CN1779535A - 薄膜晶体管阵列基板及其修补方法 - Google Patents

Abstract

一种薄膜晶体管阵列基板，包括多条第一扫瞄配线、第一介电层、多条数据配线、多个薄膜晶体管、第二介电层、多个像素电极与多条第二扫瞄配线。第一扫瞄配线与第一介电层设置于基板上，其中第一介电层覆盖住第一扫瞄配线。数据配线设置于第一介电层上，而薄膜晶体管设置于基板上，其中薄膜晶体管由对应的第一扫瞄配线与数据配线所驱动。第二介电层设置于第一介电层上，并覆盖数据配线与薄膜晶体管。像素电极与第二扫瞄配线设置于第二介电层上，其中像素电极与对应的薄膜晶体管电连接，而第二扫瞄配线与对应的第一扫瞄配线电连接。

Description

薄膜晶体管阵列基板及其修补方法

技术领域

本发明是关于一种阵列基板及其修补方法，且特别是关于一种薄膜晶体管阵列基板及其修补方法的发明。

背景技术

由于显示器的需求与日俱增，因此业界全力投入相关显示器的开发。其中，又以阴极射线管(Cathode Ray Tube)因具有优异的显示质量与技术成熟性，因此长年独占显示器市场。然而，近来由于绿色环保概念的兴起，由于其能源消耗较大与产生辐射量较大的特性，加上产品扁平化空间有限，因此无法适应市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画面质量、空间利用效率佳、低消耗功率、无辐射等优越特性之薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT-LCD)已逐渐成为市场之主流。

以薄膜晶体管液晶显示模块(TFT-LCD module)而言，其主要由液晶显示面板(liquid crystal display Panel)及背光模块(backlight module)所构成。其中，液晶显示面板通常是由薄膜晶体管阵列基板(thin film transistor arraysubstrate)、彩色滤光基板(color filter substrate)与设置于此两基板间之液晶层所构成，而背光模块用以提供此液晶显示面板所需之面光源，以使液晶显示模块达到显示的效果。

承上所述，薄膜晶体管阵列基板通常包括多条数据配线(data line)、多条扫瞄配线(scan line)、多个薄膜晶体管与多个像素电极(pixel electrode)，其中这些数据配线与这些扫瞄配线设置于基板上，且这些数据配线与这些扫瞄配线在基板上划分出多个像素区域(pixel region)。另外，薄膜晶体管设置于像素区域上，而薄膜晶体管由数据配线与扫瞄配线驱动，且薄膜晶体管与像素电极电连接。

薄膜晶体管通过扫瞄线配以及数据配线的控制而驱动其呈现“开”或“关”的状态，以决定与此薄膜晶体管电连接的像素电极是否充入电荷。然而，由于传统薄膜晶体管为单一栅极结构的设计，因此通过此薄膜晶体管而充入像素电极的电荷流量将有一定的极限。此外，在薄膜晶体管阵列基板的制造过程中，部分扫瞄配线可能发生断线，或者部分扫瞄配线与数据配线产生电气短路，因而形成薄膜晶体管阵列基板的缺陷，而影响薄膜晶体管阵列基板的成品率。

发明内容

有鉴于此，本发明的目的就是提供一种薄膜晶体管阵列基板，以解决传统薄膜晶体管之单一栅极结构所存在的限制，并提高薄膜晶体管阵列基板的成品率。

此外，本发明的再一目的就是提供一种薄膜晶体管阵列基板的修补方法，以修补薄膜晶体管阵列基板之缺陷。

另外，本发明的又一目的是提供一种薄膜晶体管阵列基板的修补方法，以使薄膜晶体管阵列基板的修补方法更加简易方便。

再者，本发明的另一目的是提供一种薄膜晶体管阵列基板的修补方法，使得修补后之薄膜晶体管阵列基板的电气质量不会产生太大的变化。

本发明提出一种薄膜晶体管阵列基板，包括多条第一扫瞄配线、第一介电层、多条数据配线、多个薄膜晶体管、第二介电层、多个像素电极与多条第二扫瞄配线。这些第一扫瞄配线设置于基板上，且第一介电层设置于基板上并且至少覆盖住第一扫瞄配线。此外，这些数据配线设置于第一介电层上，其中这些第一扫瞄配线与这些数据配线于基板上定义出多个像素区域。另外，这些薄膜晶体管分别设置于基板上的像素区域内，其中各薄膜晶体管由对应的一条第一扫瞄配线与一条数据配线所驱动。再者，第二介电层设置于第一介电层上，并且至少覆盖数据配线与薄膜晶体管，而每一像素电极设置于各像素区域内的第二介电层上，并与对应的一个薄膜晶体管电连接。此外，这些第二扫瞄配线设置于第二介电层上，其中每一第二扫瞄配线与对应的一条第一扫瞄配线电连接。

依照本发明的较佳实施例，上述之薄膜晶体管阵列基板还包括多个接触窗(contact hole)，接触窗设置于第一介电层与第二介电层内，且每一第二扫瞄配线由这些接触窗与对应的这些第一扫瞄配线中的一条电连接。

依照本发明的第一实施例，这些第一扫瞄配线的位置与这些第二扫瞄配线的位置例如是重迭的。

依照本发明的第二实施例，在这些第一扫瞄配线与这些数据配线的交越处，这些第一扫瞄配线的位置与这些第二扫瞄配线的位置例如是不重迭的。

依照本发明的第三实施例，在这些第一扫瞄配线与这些数据配线的交越处，每一第一扫瞄配线例如由多条第一子扫瞄配线所构成，且这些第一子扫瞄配线的位置与其上方的第二扫瞄配线的位置例如是不重迭的。

在上述实施例中，第二扫瞄配线之材质例如是透明导电材质或金属材质。

在上述实施例中，每一薄膜晶体管例如是单栅极薄膜晶体管或双栅极薄膜晶体管(dual gate thin film transistor)。倘若薄膜晶体管是双栅极薄膜晶体管，则包括第一栅极、第一介电层、半导体层、源极以及漏极、第二介电层与第二栅极。第一栅极设置于基板上，且第一栅极与对应的一条第一扫瞄配线电连接。此外，第一介电层覆盖住第一栅极，而半导体层至少设置于第一栅极上方之第一介电层上。另外，源极以及漏极设置于半导体层上，且源极与对应的一条数据配线电连接。再者，第二介电层覆盖源极以及漏极，而第二栅极至少设置于半导体层上方之第二介电层上，其中第二栅极与第一栅极电连接，且第二栅极与对应的一条第二扫瞄配线电连接。

在上述实施例中，半导体层例如是通道层(channel layer)与欧姆接触层(ohmic contact layer)，其中欧姆接触层设置于信道层与源极以及漏极之间。

在上述实施例中，第二栅极之材质例如是透明导体材质或是金属材质。

本发明另提出一种薄膜晶体管阵列基板的修补方法，适于对上述第一实施例之薄膜晶体管阵列基板进行修补，当这些第一扫瞄配线中之一与对应的这些数据配线产生电气短路时，修补方法包括将第一扫瞄配线发生电气短路之处切断。此外，被切断的第一扫瞄配线可由位于其上方的第三扫瞄配线而形成通路。

在上述实施例中，将第一扫瞄配线发生电气短路之处切断的方法例如是利用激光由基板之背面将其烧断。

在上述实施例中，将第一扫瞄配线发生电气短路之处切断的方法例如是由基板之正面以激光聚焦的方式将其烧断。

本发明又提出一种薄膜晶体管阵列基板的修补方法，适于对上述第二实施例之薄膜晶体管阵列基板进行修补。当这些第一扫瞄配线中之一与对应的这些数据配线产生电气短路时，修补方法包括将发生电气短路处的第一扫瞄配线切断，且第一扫瞄配线之切断处位于第一扫瞄配线与第二扫瞄配线不重迭之处。此外，被切断的第一扫瞄配线可由位于其上方的第三扫瞄配线而形成通路。

在上述实施例中，将第一扫瞄配线发生电气短路之处切断的方法例如是利用激光由基板之背面将其烧断。

在上述实施例中，将第一扫瞄配线发生电气短路之处切断的方法例如是由基板之正面以激光聚焦的方式将其烧断。

本发明又提出一种薄膜晶体管阵列基板的修补方法，适于对上述第三实施例之之薄膜晶体管阵列基板进行修补。当这些第一扫瞄配线中之一之部分第一子扫瞄配线与对应的这些数据配线产生电气短路时，修补方法包括将发生电气短路处的第一子扫瞄配线切断。此外，第一扫瞄配线可由未被切断的其它第一子扫瞄配线以及第一扫瞄配线上方的第三扫瞄配线而形成通路。

在上述实施例中，将发生电气短路处的第一子扫瞄配线切断的方法例如是利用激光由基板之背面将其烧断。

在上述实施例中，将发生电气短路处的第一子扫瞄配线切断的方法例如是由基板之正面以激光聚焦的方式将其烧断。

基于上述说明，本发明之薄膜晶体管阵列基板将第二扫瞄配线与第一扫瞄配线电连接，因此无须对于断线之第一扫瞄配线进行修补工艺，因而使得薄膜晶体管阵列基板的成品率提高。此外，本发明之薄膜晶体管阵列基板能够由简单的修补工艺，以修补第一扫瞄配线与数据配线发生电气短路的情况，因此本发明之薄膜晶体管阵列基板的成品率能够进一步提高。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1A为依照本发明第一较佳实施例之薄膜晶体管阵列基板的俯视示意图。

图1B为沿图1A之I-I’线的剖面示意图。

图2A为双栅极薄膜晶体管的俯视示意图。

图2B为绘示沿图2A之II-II’线的剖面结构示意图。

图2C为沿图2A之III-III’线的剖面结构示意图。

图3为依照本发明第一较佳实施例之薄膜晶体管阵列基板的修补方法的示意图。

图4为依照本发明第二较佳实施例之薄膜晶体管阵列基板的俯视示意图。

图5为依照本发明第三较佳实施例之薄膜晶体管阵列基板的俯视示意图。

主要元件标记说明

100、200、300：薄膜晶体管阵列基板

110：基板

110a：像素区域

120、220、320：第一扫瞄配线

122：第一栅极

130：第一介电层

140：数据配线

142：源极

144：漏极

150：薄膜晶体管

152：半导体层

152a：欧姆接触层

152b：通道层

160：第二介电层

170：像素电极

172、190：接触窗

180：第二扫瞄配线

182：第二栅极

320a：第一子扫瞄配线

具体实施方式

第一实施例

图1A为依照本发明第一较佳实施例之薄膜晶体管阵列基板的俯视示意图。图1B是沿图1A之I-I’线的剖面示意图。请同时参照图1A与图1B，薄膜晶体管阵列基板100包括基板110、多条第一扫瞄配线120、第一介电层130、多条数据配线140、多个薄膜晶体管150、第二介电层160、多个像素电极170与多条第二扫瞄配线180。其中，第一扫瞄配线120设置于基板110上，且第一介电层130设置于基板110上并且至少覆盖住第一扫瞄配线120。此外，数据配线140设置于第一介电层130上，其中这些第一扫瞄配线120与这些数据配线140于基板110上定义出多个像素区域110a。

这些薄膜晶体管150分别设置于基板110上的像素区域110a内，其中各个薄膜晶体管150由对应的一条第一扫瞄配线120与一条数据配线140所驱动。此外，第二介电层160设置于第一介电层130上，并至少覆盖数据配线140与薄膜晶体管150。另外，每一像素电极170设置于各像素区域110a内的第二介电层160上，并与对应的一个薄膜晶体管150电连接。再者，这些第二扫瞄配线180设置于第二介电层160上，其中每一第二扫瞄配线180与对应的一条第一扫瞄配线120电连接。

更详细而言，第二扫瞄配线180例如是由多个设置于第一介电层130与第二介电层160之接触窗190，电连接至第一扫瞄配线120。换言之，每一条第二扫瞄配线180与其下方之第一扫瞄配线120电连接。值得注意的是，本发明并不限定第二扫瞄配线180由接触窗190电连接至第一扫瞄配线120。此外，第一扫瞄配线120的位置与这些第二扫瞄配线180的位置例如是重迭的。另外，第二扫瞄配线180与像素电极170之材质例如是透明导电材质、金属材质或其它导体材质，其中透明导电材质例如是铟锡氧化物(Indium Tin Oxide，ITO)或铟锌氧化物(Indium Zinc Oxide，IZO)。值得一提的是，本发明并不限定第二扫瞄配线180与像素电极170必须由同一材质所构成，但是第二扫瞄配线180与像素电极170也可以是同一材质所构成。换言之，第二扫瞄配线180与像素电极170也可以在同一工艺中完成。

当第一扫瞄配线120发生断线的情况时，无论第一扫瞄配线120之断线处是位于第一扫瞄配线120与第二扫瞄配线180之交越处或是非交越处，由于第二扫瞄配线180与第一扫瞄配线120电连接，因此即使第一扫瞄配线120发生断线，但其信号仍旧可以通过第二扫瞄配线180传递，因而不会影响正常信号的传递。换言之，如果第一扫瞄配线120发生断线，则本发明之薄膜晶体管阵列基板100无需对第一扫瞄配线120进行修补仍能使信号能正常的传递，因此薄膜晶体管阵列基板100的成品率能提高。此外，由于第二扫瞄配线180是形成在第一扫瞄配线120的上方，因此本发明之薄膜晶体管阵列基板100的开口率或是其它显示特性均不会改变。

承上所述，薄膜晶体管150例如是单栅极薄膜晶体管、双栅极薄膜晶体管或是其它种类的薄膜晶体管。值得注意的是，倘若薄膜晶体管150是双栅极薄膜晶体管，则第二扫瞄配线180还包括覆盖部分薄膜晶体管150，以构成双栅极薄膜晶体管。有关于此种双栅极薄膜晶体管的详细内容，本案申请人已于中国台湾专利申请案第93118245号中详细揭露。有关于此种双栅极薄膜晶体管应用于本发明之薄膜晶体管阵列基板100的情况将详述如后。

图2A为双栅极薄膜晶体管的俯视示意图。图2B是沿图2A之II-II’线的剖面结构示意图。图2C是沿图2A之III-III’线的剖面结构示意图。请同时参照图2A、图2B与图2C，双栅极之薄膜晶体管150包括第一栅极122、第一介电层130、半导体层152、源极142、漏极144、第二介电层160与第二栅极182，其中第一栅极122设置于基板110上，且第一栅极122与对应的第一扫瞄配线120电连接。此外，第一介电层130覆盖住第一栅极122，而半导体层144至少设置于第一栅极122上方之第一介电层130上。

源极142与漏极144设置于半导体层152上，且源极142与对应的数据配线140电连接。此外，第二介电层160覆盖源极142以及漏极144，而第二栅极182至少设置于半导体层152上方之第二介电层160上，其中第二栅极182与第一栅极122电连接，且第二栅极182与对应的第二扫瞄配线180电连接。另外，像素电极170与第二栅极182电气隔离，而像素电极170例如是由接触窗172与漏极144电连接。再者，第二栅极182经由设置于第一介电层130与第二介电层160内之接触窗190电连接至第一栅极122。

更详细而言，半导体层152例如包括通道层152b与欧姆接触层152a，而欧姆接触层152a分别设置于信道层152b以及源极142与漏极144之间，如图1B所示。此外，第二栅极152之材质例如是透明导体材质、金属材质或其它导体材质，其中透明导体材质例如包括铟锡氧化物或铟锌氧化物。由于薄膜晶体管150之双栅极的设计可以诱导通道层152b产生较大的电流通道，因此此种双栅极之薄膜晶体管150能够容许较大的电流通过，以改善液晶显示器的显示质量。

承上所述，本发明之薄膜晶体管阵列基板100不仅具有上述优点。此外，当第一扫瞄配线120与数据配线140产生电气短路时，本发明之薄膜晶体管阵列基板100也能够经由修补而成为正品。有关于本发明之薄膜晶体管阵列基板100的修补方法将详述如后。

图3为依照本发明第一较佳实施例之薄膜晶体管阵列基板的修补方法的示意图。请参照图3，当第一扫瞄配线120与对应的数据配线140产生电气短路时(如图3之虚线区域所示)，薄膜晶体管阵列基板100的修补方法包括将第一扫瞄配线120发生电气短路之处切断，然而被切断的第一扫瞄配线120仍可由位于其上方的第三扫瞄配线180而形成通路。

值得注意的是，将第一扫瞄配线120发生电气短路之处切断的方法例如是由基板110之正面以激光聚焦的方式将其烧断。其例如是适当的控制激光聚焦的深度，以烧断第一扫瞄配线120发生电气短路之处。除此之外，将第一扫瞄配线120发生电气短路之处切断的方法亦可以利用激光由基板110之背面将其烧断。此外，为了使得修补作业进行得更加的顺利，第一扫瞄配线120与第三扫瞄配线180亦可采用其它设计，详述如后。

第二实施例

图4为依照本发明第二较佳实施例之薄膜晶体管阵列基板的俯视示意图。请参照图4，第二实施例与第一实施例相似，其不同之处在于：在薄膜晶体管阵列基板200之第一扫瞄配线220与数据配线140的交越处，第一扫瞄配线220的位置与第二扫瞄配线180的位置例如是不重迭的。当第一扫瞄配线220与对应的数据配线140产生电气短路时，修补方法包括将发生电气短路处的第一扫瞄配线220切断(如放大区域之虚线A的位置)，而第一扫瞄配线220之切断处位于第一扫瞄配线220与第二扫瞄配线180不重迭之处。此外，被切断的第一扫瞄配线220可由位于其上方的第三扫瞄配线180而形成通路(类似图3所示)。另外，将第一扫瞄配线220发生电气短路之处切断的方法如同第一实施例所述，在此不再赘述。

承上所述，由于在第一扫瞄配线220与数据配线140的交越处，第一扫瞄配线220与第二扫瞄配线180是不重迭的，因此在切断第一扫瞄配线220的修补工艺中，第二扫瞄配线180与数据配线140较不容易被激光所损伤。

第三实施例

图5为依照本发明第三较佳实施例之薄膜晶体管阵列基板的俯视示意图。请参照图5，第三实施例与第二实施例相似，其不同之处在于：在薄膜晶体管阵列基板300之第一扫瞄配线320与数据配线140的交越处，第一扫瞄配线320例如由多条第一子扫瞄配线320a所构成，且这些第一子扫瞄配线320a的位置与其上方的第二扫瞄配线180的位置例如是不重迭的。当部分第一子扫瞄配线320a与对应的数据配线140产生电气短路时，修补方法包括将发生电气短路处的第一子扫瞄配线320a切断(如放大区域之虚线B的位置)。此外，第一扫瞄配线320可由未被切断的其它第一子扫瞄配线320a以及第一扫瞄配线320上方的第三扫瞄配线180而形成通路。另外，将第一子扫瞄配线320a发生电气短路之处切断的方法如同第一实施例所述，在此不再赘述。

值得注意的是，倘若第二扫瞄配线180之材质是选择铟锡氧化物或铟锌氧化物时，第二扫瞄配线180由于与金属材质之第一扫瞄配线220相比具有较大的电阻值。换言之，当信号在第二扫瞄配线180中传递时，信号有可能会产生延迟的现象(RCdelay)。因此本实施例于第一扫瞄配线320设计有多条的第一子扫瞄配线320a，因此即使切断其中一条第一子扫瞄配线320a，第一扫瞄配线320之信号仍可以经由未被切断的其它第一子扫瞄配线320a以及第一扫瞄配线320上方的第三扫瞄配线180来传递，因此修补后之薄膜晶体管阵列基板300的电气质量将不会有太大的变化。

综上所述，本发明之薄膜晶体管阵列基板及其修补方法具有下列优点：

一、与公知技术相比，本发明之薄膜晶体管阵列基板无须对于断线之第一扫瞄配线进行修补而仍能够呈现通路，因此薄膜晶体管阵列基板的成品率得以提高。

二、本发明亦可以搭配使用双栅极薄膜晶体管，以使本发明之薄膜晶体管阵列基板的电气质量能够进一步提高。

三、本发明之薄膜晶体管阵列基板能够由简单的修补工艺，即可修补第一扫瞄配线与数据配线发生电气短路的情况。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何发明所属技术领域的普通专业人员，在不脱离本发明之思想和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求书所界定者为准。

Claims (19)

1.一种薄膜晶体管阵列基板，其特征是包括：

多条第一扫瞄配线，设置于基板上；

第一介电层，设置于该基板上且至少覆盖住上述这些第一扫瞄配线；

多条数据配线，设置于该第一介电层上，其中上述这些第一扫瞄配线与上述这些数据配线于该基板上定义出多个像素区域；

多个薄膜晶体管，分别设置于该基板上的上述这些像素区域内，其中每一上述这些薄膜晶体管由对应的一条上述这些第一扫瞄配线与一条上述这些数据配线所驱动；

第二介电层，设置于该第一介电层上，且至少覆盖上述这些数据配线与上述这些薄膜晶体管；

多个像素电极，每一上述这些像素电极设置于各上述这些像素区域内的该第二介电层上，并与对应之一个上述这些薄膜晶体管电连接；以及

多条第二扫瞄配线，设置于该第二介电层上，其中每一上述这些第二扫瞄配线与对应的一条上述这些第一扫瞄配线电连接。

2.根据权利要求1所述之薄膜晶体管阵列基板，其特征是还包括多个接触窗，设置于该第一介电层与该第二介电层内，且每一上述这些第二扫瞄配线由上述这些接触窗与对应的一条上述这些第一扫瞄配线电连接。

3.根据权利要求1所述之薄膜晶体管阵列基板，其特征是上述这些第一扫瞄配线的位置与上述这些第二扫瞄配线的位置重迭。

4.根据权利要求1所述之薄膜晶体管阵列基板，其特征是在上述这些第一扫瞄配线与上述这些数据配线的交越处，上述这些第一扫瞄配线的位置与上述这些第二扫瞄配线的位置不重迭。

5.根据权利要求1所述之薄膜晶体管阵列基板，其特征是在上述这些第一扫瞄配线与上述这些数据配线的交越处，每一上述这些第一扫瞄配线由多条第一子扫瞄配线所构成，且上述这些第一子扫瞄配线的位置与其上方的该第二扫瞄配线的位置不重迭。

6.根据权利要求1所述之薄膜晶体管阵列基板，其特征是上述这些第二扫瞄配线之材质包括透明导电材质或金属材质。

7.根据权利要求1所述之薄膜晶体管阵列基板，其特征是每一上述这些薄膜晶体管为单栅极薄膜晶体管或是双栅极薄膜晶体管。

8.根据权利要求7所述之薄膜晶体管阵列基板，其特征是该双栅极薄膜晶体管包括：

第一栅极，设置于该基板上，且该第一栅极与对应的一条上述这些第一扫瞄配线电连接；

该第一介电层，覆盖住该第一栅极；

半导体层，至少设置于该第一栅极上方之该第一介电层上；

源极以及漏极，设置于该半导体层上，且该源极与对应的一条上述这些数据配线电连接；

该第二介电层，覆盖该源极以及该漏极；以及

第二栅极，至少设置于该半导体层上方之该第二介电层上，其中该第二栅极与该第一栅极电连接，且该第二栅极与对应的一条上述这些第二扫瞄配线电连接。

9.根据权利要求8所述之薄膜晶体管阵列基板，其特征是该半导体层包括通道层与欧姆接触层，而该欧姆接触层设置于该信道层与该源极以及该漏极之间。

10.根据权利要求8所述之薄膜晶体管阵列基板，其特征是该第二栅极之材质包括透明导体材质或是金属材质。

11.一种薄膜晶体管阵列基板的修补方法，适于对权利要求3所述之薄膜晶体管阵列基板进行修补，其特征是当一条上述这些第一扫瞄配线与对应的上述这些数据配线产生电气短路时，该修补方法包括：

将该第一扫瞄配线发生电气短路之处切断，而被切断的该第一扫瞄配线可由位于其上方的该第三扫瞄配线而形成通路。

12.根据权利要求11所述之薄膜晶体管阵列基板的修补方法，其特征是将该第一扫瞄配线发生电气短路之处切断的方法是利用激光由该基板之背面将其烧断。

13.根据权利要求11所述之薄膜晶体管阵列基板的修补方法，其特征是将该第一扫瞄配线发生电气短路之处切断的方法是由该基板之正面以激光聚焦的方式将其烧断。

14.一种薄膜晶体管阵列基板的修补方法，适于对权利要求4所述之薄膜晶体管阵列基板进行修补，其特征是当一条上述这些第一扫瞄配线与对应的上述这些数据配线产生电气短路时，该修补方法包括：

将发生电气短路处的该第一扫瞄配线切断，且该第一扫瞄配线之切断处位于该第一扫瞄配线与该第二扫瞄配线不重迭之处，而被切断的该第一扫瞄配线可由位于其上方的该第三扫瞄配线而形成通路。

15.根据权利要求14所述之薄膜晶体管阵列基板的修补方法，其特征是将发生电气短路处的该第一扫瞄配线切断的方法是利用激光由该基板之背面将其烧断。

16.根据权利要求14所述之薄膜晶体管阵列基板的修补方法，其特征是将发生电气短路处的该第一扫瞄配线切断的方法是由该基板之正面以激光聚焦的方式将其烧断。

17.一种薄膜晶体管阵列基板的修补方法，适于对权利要求5所述之薄膜晶体管阵列基板进行修补，其特征是当一条上述这些第一扫瞄配线的部分该第一子扫瞄配线与对应的上述这些数据配线产生电气短路时，该修补方法包括：

将发生电气短路处的该第一子扫瞄配线切断，而该第一扫瞄配线可由未被切断的其它上述这些第一子扫瞄配线以及该第一扫瞄配线上方的该第三扫瞄配线而形成通路。

18.根据权利要求17所述之薄膜晶体管阵列基板的修补方法，其特征是将发生电气短路处的该第一子扫瞄配线切断的方法是利用激光由该基板之背面将其烧断。

19.根据权利要求17所述之薄膜晶体管阵列基板的修补方法，其特征是将发生电气短路处的该第一子扫瞄配线切断的方法是由该基板之正面以激光聚焦的方式将其烧断。

Images