CN1778993A - 厚铝的高精度干法刻蚀方法 - Google Patents
厚铝的高精度干法刻蚀方法 Download PDFInfo
- Publication number
- CN1778993A CN1778993A CN 200410095295 CN200410095295A CN1778993A CN 1778993 A CN1778993 A CN 1778993A CN 200410095295 CN200410095295 CN 200410095295 CN 200410095295 A CN200410095295 A CN 200410095295A CN 1778993 A CN1778993 A CN 1778993A
- Authority
- CN
- China
- Prior art keywords
- aluminium
- layer
- reactive ion
- thick
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于厚铝的高精度干法刻蚀方法,其特征在于,包括如下步骤:步骤1:在表面覆盖有绝缘介质的硅片上,依次溅射一层金属铝层、淀积一层二氧化硅层和旋涂一层光刻胶层;步骤2:光刻铝版,显影露出待刻蚀区域的二氧化硅层;步骤3:反应离子刻蚀二氧化硅层;步骤4:反应离子刻蚀金属铝层;步骤5:去光刻胶层。
Description
技术领域
本发明属于半导体技术领域,特别是指一种厚铝的高精度干法刻蚀方法。
背景技术
厚铝的高精度干法刻蚀技术一直是亚微米集成电路工艺中的一个难点。为了保证亚微米的线条精度,需要采用干法刻蚀技术,一般用高分辨率的光刻胶作为刻蚀掩膜(mask);但是,常用的反应离子刻蚀(RIE)以氯基气体刻蚀铝,对铝和高分辨率的光刻胶的选择比通常都小于2∶1;为了保证曝光分辨率,通常使用光刻胶厚度不超过3微米,考虑足够的过刻量(典型情况下过刻50%以上)和一定的工艺余量,很难刻蚀3微米以上的厚铝。
对于硅集成电路的电极和互连线而言,2微米厚度的铝已经足够;但是,对于硅基螺旋电感,为了提高品质因数,迫切需要降低铝螺旋线圈的串联电阻,因此采用厚铝更为有利;再如特殊的功率器件和电路中,也常常用到厚铝来降低电阻和改善散热。湿法腐蚀虽然可以腐蚀厚铝,但由于其腐蚀速率的各向同性,无法保证线条精度和侧壁形貌。因此,为满足上述需要,开发厚铝的高精度干法刻蚀技术势在必行。
发明内容
本发明目的在于提供一种用于刻蚀厚铝的高精度干法刻蚀方法,这种方法利用了氯基气体刻蚀铝对二氧化硅的高选择比,以二氧化硅和光刻胶充当双层掩膜,在此基础上采用反应离子刻蚀厚铝。采用此新方法,成功刻蚀了厚度6微米、最小线宽1微米、最小间距2微米的铝线条,在集成有源器件的同时实现了较高品质因数的集成电感。
本发明一种用于厚铝的高精度干法刻蚀方法,其特征在于,包括如下步骤:
步骤1:在表面覆盖有绝缘介质的硅片上,依次溅射一层金属铝层、淀积一层二氧化硅层和旋涂一层光刻胶层;
步骤2:光刻铝版,显影露出待刻蚀区域的二氧化硅层;
步骤3:反应离子刻蚀二氧化硅层;
步骤4:反应离子刻蚀金属铝层;
步骤5:去光刻胶层。
其中步骤1中二氧化硅层厚度不低于金属铝层厚度的十分之一。
其中步骤3采用常规的四氟化碳加三氟甲烷配方,反应离子刻蚀二氧化硅层,终点触发控制,触发后过刻30%以上。
其中步骤4采用常规的氯气加三氯化硼配方,反应离子刻蚀金属铝层,终点触发控制,触发后过刻30%以上。
附图说明
为进一步说明本发明的技术内容,以下结合实施例及附图详细说明如后,其中:
图1是完成上述步骤1后的结构剖面图;
图2是完成上述步骤2后的结构剖面图;
图3是完成上述步骤3后的结构剖面图;
图4是完成上述步骤4后的结构剖面图。
在各图中,1代表需要在上面加工厚铝图形的覆盖有绝缘介质的硅衬底,如果要加工的厚铝不是第一层铝,则该绝缘介质和硅衬底之间还有若干层金属和层间介质,为统一起见,用1代表包含这若干层材料的结构,作为本技术的实施起点;2为溅射的铝;3为等离子增强方式淀积的二氧化硅;4为旋涂的光刻胶。
具体实施方式
本发明一种用于刻蚀厚铝的高精度干法刻蚀方法,包括如下步骤:
步骤1:在已经完成第一层铝布线、淀积了层间介质二氧化硅并刻蚀出通孔的硅片上,依次溅射一层金属铝、淀积一层二氧化硅和旋涂一层光刻胶;该步骤1溅射了2、3、4、5、6微米几种不同厚度的铝;按照二氧化硅层3厚度不低于金属铝层2厚度十分之一的原则,采用等离子增强化学气相淀积(PECVD)方式淀积了0.6微米二氧化硅层3;旋涂的光刻胶层4为9918-G线光刻胶,厚度1.8微米。
步骤2:光刻铝版,显影露出待刻蚀区域的二氧化硅层3;
步骤3:反应离子刻蚀二氧化硅层3;该步骤3在Lam Rainbow RIE刻蚀机上进行,刻蚀二氧化硅的条件为:功率400W,孔隙1.2cm,氩气300sccm,四氟化碳15sccm,三氟甲烷35sccm,过刻30%,终点触发控制。
步骤4:反应离子刻蚀铝;该步骤4在TCP 9600 RIE刻蚀机上进行,刻蚀铝的条件为:顶部功率290W,底部功率50W,氯气60sccm,三氯化硼20sccm,氮气5sccm,过刻30%,终点触发控制。
步骤4:去胶。
其中,步骤5去胶为可选步骤:如果金属铝层2足够厚,在刻蚀金属铝层2时一般光刻胶就会被去除干净;而且金属铝层2上的二氧化硅层3也被去除掉大部分,只残留一薄层二氧化硅层3。这一薄层残留的二氧化硅层3,在此后刻蚀通孔或压焊点的步骤中,可以同后续生长的介质层(一般是二氧化硅)一起刻蚀去除,并不需要增加额外的工序。从步骤1到步骤5,厚铝图形的加工已经完成。这一技术既用于单层铝布线,也可以应用到多层铝布线中,完成特定厚铝层的制作。
为验证本发明通过增加铝厚度改善集成电感品质因数的有效性,在硅片上制作0.25微米N型场效应晶体管的同时,也制作了最为常见的平面双层铝螺旋线电感,即二次铝螺旋线构成电感面,电感中心端子借助通孔由一次铝线引出。其中,一次铝采用通常的厚度0.6微米;二次铝厚度分别为2、3、4、6微米,其中2微米厚度的铝未采用本发明技术,其余厚度的金属铝均采用了本发明的技术。
表1对比了几种不同铝厚度下的10nH螺旋电感的最高品质因数。各电感均采用了相同的版图参数,即螺旋线圈匝数为6,线条宽度为9微米,相邻线条间距为2微米,线圈内径为121微米。
表1.几种不同螺旋线圈铝厚度的10nH集成电感最高品质因数
螺旋线圈铝厚度(微米) | 2 | 3 | 4 | 6 |
电感最高品质因数 | 4.2 | 6.2 | 7.2 | 8.6 |
通过对比发现,本发明对平面螺旋电感的最大品质因数改善明显,并且,品质因数的改善程度随铝层厚度的增加而提高。用于对比的几种电感的版图、隔离介质材料和衬底材料均相同,显然,正是由于本发明技术实现的厚铝降低了螺旋线圈的串联电阻(和铝的厚度近似成反比),从而提高了电感品质因数。同时,测试发现0.25微米N型场效应晶体管性能优良,未发现明显受到厚铝刻蚀的等离子体损伤影响。
本发明的技术原理和特点为:
(1)亚微米集成电路中需要高精度的铝刻蚀技术,因此高分辨率的光刻胶和干法刻蚀方法是必须的。但是,常规的氯基刻蚀铝的方案对铝和高分辨率光刻胶的刻蚀选择比很低,一般小于1∶2;而出于光刻分辨率的需要,一般不允许过厚的光刻胶;因此,很难通过单层光刻胶的掩蔽,来完成厚度超过3微米的铝层的干法刻蚀。
(2)湿法腐蚀铝对高分辨率的光刻胶有极高的选择性,可以腐蚀厚铝;但是,由于腐蚀的各向同性,无法保证线条精度和侧壁形貌,因而不能用于亚微米的集成电路工艺中。
(3)本发明利用氯基气体刻蚀铝对二氧化硅有良好的选择性(一般选择比大于10∶1),采用淀积二氧化硅和旋涂光刻胶充当双层刻蚀掩膜的方法,来掩蔽厚铝以完成刻蚀工艺,既保证了采用干法刻蚀能达到的精度,又有效的克服了单层光刻胶难以掩蔽厚铝刻蚀的缺点,实现了高精度的超厚铝刻蚀:成功刻蚀了最大厚度6微米、最小线宽1微米和最小距离2微米的铝线条。
(4)本发明增加的额外工艺步骤为淀积一次二氧化硅和二氧化硅层的选择性刻蚀;至于铝线条上作为掩膜的二氧化硅,本身厚度不是很大(约为铝厚度的十分之一),并且在刻蚀铝时已经被刻掉一部分,不会形成严重的台阶;余下的薄层也不必单独去除,可以利用对后续淀积的介质层刻蚀时的足量过刻来去除,并不增加额外的工艺步骤;经验证,该方法对深亚微米MOS器件性能并不产生显著的不良影响。
(5)本发明具有工艺简单、成本经济和可靠性强的优点,可以适用于电感和功率器件等需要较厚铝层的特殊应用中。
Claims (4)
1、一种用于厚铝的高精度干法刻蚀方法,其特征在于,包括如下步骤:
步骤1:在表面覆盖有绝缘介质的硅片上,依次溅射一层金属铝层、淀积一层二氧化硅层和旋涂一层光刻胶层;
步骤2:光刻铝版,显影露出待刻蚀区域的二氧化硅层;
步骤3:反应离子刻蚀二氧化硅层;
步骤4:反应离子刻蚀金属铝层;
步骤5:去光刻胶层。
2、根据权利要求1所述的用于厚铝的高精度干法刻蚀方法,其特征在于,其中步骤1中二氧化硅层厚度不低于金属铝层厚度的十分之一。
3、根据权利要求1所述的用于厚铝的高精度干法刻蚀方法,其特征在于,其中步骤3采用常规的四氟化碳加三氟甲烷配方,反应离子刻蚀二氧化硅层,终点触发控制,触发后过刻30%以上。
4、根据权利要求1所述的用于厚铝的高精度干法刻蚀方法,其特征在于,其中步骤4采用常规的氯气加三氯化硼配方,反应离子刻蚀金属铝层,终点触发控制,触发后过刻30%以上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410095295 CN1778993A (zh) | 2004-11-19 | 2004-11-19 | 厚铝的高精度干法刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410095295 CN1778993A (zh) | 2004-11-19 | 2004-11-19 | 厚铝的高精度干法刻蚀方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1778993A true CN1778993A (zh) | 2006-05-31 |
Family
ID=36769448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410095295 Pending CN1778993A (zh) | 2004-11-19 | 2004-11-19 | 厚铝的高精度干法刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1778993A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101590477B (zh) * | 2008-05-30 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 减少铝垫刻蚀工艺中铝腐蚀的方法及相应的铝垫刻蚀方法 |
CN102154650A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 一种双极型集成电路制作过程中的厚铝刻蚀方法 |
CN101399219B (zh) * | 2007-09-28 | 2011-11-02 | 上海华虹Nec电子有限公司 | 金属层间通孔的制备和填充方法 |
CN101591797B (zh) * | 2008-05-30 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
CN104517821A (zh) * | 2013-09-26 | 2015-04-15 | 北大方正集团有限公司 | 薄场铝栅的铝刻蚀工艺及其应用 |
CN107799396A (zh) * | 2017-09-29 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 铝衬垫的刻蚀方法 |
CN110928142A (zh) * | 2019-11-28 | 2020-03-27 | 北京遥测技术研究所 | 一种光刻厚胶与金属基底结合力的改善方法 |
WO2022226875A1 (zh) * | 2021-04-29 | 2022-11-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
-
2004
- 2004-11-19 CN CN 200410095295 patent/CN1778993A/zh active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399219B (zh) * | 2007-09-28 | 2011-11-02 | 上海华虹Nec电子有限公司 | 金属层间通孔的制备和填充方法 |
CN101590477B (zh) * | 2008-05-30 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 减少铝垫刻蚀工艺中铝腐蚀的方法及相应的铝垫刻蚀方法 |
CN101591797B (zh) * | 2008-05-30 | 2012-08-08 | 中芯国际集成电路制造(上海)有限公司 | 铝垫电化学刻蚀方法 |
CN102154650A (zh) * | 2011-01-30 | 2011-08-17 | 福建福顺微电子有限公司 | 一种双极型集成电路制作过程中的厚铝刻蚀方法 |
CN102154650B (zh) * | 2011-01-30 | 2013-05-01 | 福建福顺微电子有限公司 | 一种双极型集成电路制作过程中的厚铝刻蚀方法 |
CN104517821A (zh) * | 2013-09-26 | 2015-04-15 | 北大方正集团有限公司 | 薄场铝栅的铝刻蚀工艺及其应用 |
CN104517821B (zh) * | 2013-09-26 | 2017-11-21 | 北大方正集团有限公司 | 薄场铝栅的铝刻蚀工艺及其应用 |
CN107799396A (zh) * | 2017-09-29 | 2018-03-13 | 上海华虹宏力半导体制造有限公司 | 铝衬垫的刻蚀方法 |
CN110928142A (zh) * | 2019-11-28 | 2020-03-27 | 北京遥测技术研究所 | 一种光刻厚胶与金属基底结合力的改善方法 |
CN110928142B (zh) * | 2019-11-28 | 2023-08-29 | 北京遥测技术研究所 | 一种光刻厚胶与金属基底结合力的改善方法 |
WO2022226875A1 (zh) * | 2021-04-29 | 2022-11-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1154018C (zh) | 改进的接触和深沟槽构图 | |
US6780775B2 (en) | Design of lithography alignment and overlay measurement marks on CMP finished damascene surface | |
US8445182B2 (en) | Double exposure technology using high etching selectivity | |
JP3249317B2 (ja) | パターン作成方法 | |
CN1280878C (zh) | 半导体器件的制法 | |
KR100272644B1 (ko) | 드라이에칭방법 | |
US7592220B2 (en) | Capacitance process using passivation film scheme | |
US20120168841A1 (en) | Multiple Patterning Method | |
US7897472B2 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
US11121314B2 (en) | Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices | |
US20070117340A1 (en) | Integrated circuit arrangement with capacitor in an interconnect layer and method | |
CN1778993A (zh) | 厚铝的高精度干法刻蚀方法 | |
CN1239318A (zh) | 层间介电层平坦化制造方法 | |
KR20100099335A (ko) | 무반사 유전체를 포함하는 집적회로 커패시터 및 그 제조방법 | |
CN1374699A (zh) | 半导体器件及其制造方法 | |
US10636657B2 (en) | Semiconductor pitch patterning | |
US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
US7977248B2 (en) | Double patterning with single hard mask | |
CN1270353C (zh) | 使用电子束辐射形成增强晶体管栅极的方法及包括该晶体管栅极的集成电路 | |
CN1243379C (zh) | 在铜镶嵌制程中制作mim电容器的方法 | |
KR100281891B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
EP3882955A1 (en) | A method of manufacturing a semi-conducting thin film device | |
US6809019B2 (en) | Method for producing a semiconductor structure, and use of the method | |
US6326276B1 (en) | Method for forming a capacitor in dram | |
US6396679B1 (en) | Single-layer dielectric structure with rounded corners, and circuits including such structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |