CN1776906A - 一种芯片识别代码的配置系统和配置方法 - Google Patents
一种芯片识别代码的配置系统和配置方法 Download PDFInfo
- Publication number
- CN1776906A CN1776906A CN 200510130002 CN200510130002A CN1776906A CN 1776906 A CN1776906 A CN 1776906A CN 200510130002 CN200510130002 CN 200510130002 CN 200510130002 A CN200510130002 A CN 200510130002A CN 1776906 A CN1776906 A CN 1776906A
- Authority
- CN
- China
- Prior art keywords
- chip
- xor gate
- metal level
- identification code
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000008859 change Effects 0.000 claims abstract description 26
- 238000013461 design Methods 0.000 claims description 10
- 238000012986 modification Methods 0.000 claims description 9
- 230000004048 modification Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 claims description 4
- 101100042793 Gallus gallus SMC2 gene Proteins 0.000 claims description 2
- 230000008676 import Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Abstract
本发明公开了一种芯片识别代码的配置系统，用于多金属层结构的芯片中，其特征在于：包括若干异或门，每个异或门的输入端数量与金属层数量相同，所述每个异或门的各输入端与所述芯片的各金属层一一对应，且每个输入端连接其所对应的金属层的电源或地，所述每个异或门的输出都代表一位二进制数，所有异或门的输出组合成一个二进制字串表示的芯片识别代码。本发明还公开了一种芯片识别代码的配置方法。利用本发明，可以最小的硅片改动，实现芯片识别代码的改变，达到降低芯片设计制造成本的目的。可以广泛应用于集成电路的设计制造过程中。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种芯片识别代码的配置系统、配置方法和修改方法。
背景技术
在集成电路芯片的设计和制造过程中，芯片设计工程师需要用芯片识别代码，即Chip ID来记录芯片的设计/制造记录，同时软件工程师(包括驱动或固件工程师)也需要一个唯一的Chip ID来识别不同批次或功能的芯片。
为了更好地理解芯片ID的配置，在此先简单介绍一下芯片的制造。芯片的制造可以分为两个主要部分，一是在晶片表面制造出有源器件和无源器件，二是用金属系统来连接各个器件。
在中等规模的集成电路时代，仅需要单层金属的工艺流程，但是对于目前的大规模集成电路来说，器件在晶圆上的分布更加密集，实际上就减少了金属连线的可用空间，因此出现了多层金属结构。所述各层金属通过层之间的过孔相连接，以实现各个器件之间以及各金属层之间的连接。所述各个金属层都有电源和地，各层之间的电源和地都是分别相通的，并且连接到各相关器件。
在上述内容的基础上，简单介绍现有技术中Chip ID的配置方式，1)保存在芯片的ROM中；2)有的芯片没有ROM，则一般会在某一个金属层，如第一金属层设置Chip ID，具体方法为将Chip ID的各个输出与所述第一金属层的电源或地直接连接，以得到一个二进制字串表示的芯片识别代码，所述二进制字串还可以进一步地表示成ASCII码的芯片识别代码，以便于人们识别。
在多层金属结构芯片的设计制造过程中，如果需要修改n个金属层，则需要修改所述n个金属层的电路设计及光刻母版或掩膜版(在下面的叙述中只用“掩膜版”来代替所述的“金属层的电路设计及光刻母版或掩膜版”)，而且同时也要修改Chip ID配置电路所对应金属层的掩膜版。在这种情况下，如果Chip ID配置电路所对应的金属层不在所述n个金属层中，例如需要修改第二、三金属层，而Chip ID在第一金属层，那么依据上述的Chip ID配置方式，总计要改变3个金属层，即需要修改n+1个金属层，因而大大增加了芯片设计制造成本。
发明内容
针对上述问题，本发明提出了一种Chip ID的配置系统、配置方法和修改方法，目的在于减少改变Chip ID时的麻烦。
为了达到上述目的，本发明公开了一种芯片识别代码的配置系统，用于多金属层结构的芯片中，其特征在于：
包括若干异或门，每个异或门的输入端数量与金属层数量相同，所述每个异或门的各输入端与所述芯片的各金属层一一对应，且每个输入端连接其所对应的金属层的电源或地，
所述每个异或门的输出都代表一位二进制数，所有异或门的输出组合成一个二进制字串表示的芯片识别代码。
优选地，所述系统还包括译码电路，依次连接所有异或门的输出端，并与芯片的总线相连，用于将二进制字串表示的芯片识别代码发送到芯片的总线上，以供识别。
优选地，所述系统中异或门的个数为8的整倍数。
一种多金属层结构的芯片，包括若干异或门，每个异或门的输入端数量与金属层数量相同，所述每个异或门的各输入端与所述芯片的各金属层一一对应，且每个输入端连接其所对应的金属层的电源或地，所述每个异或门的输出都代表一位二进制数，所有异或门的输出组合成一个二进制字串表示的芯片识别代码。
一种对芯片识别代码进行配置的方法，包括：
将每个异或门的各个输入端都连接到与其相对应的各金属层的电源或地，则各个异或门的输出组成一个二进制字串表示的芯片识别代码，具体为：
若所述异或门的输入端连接到电源，则该输入对应高电平“1”，若连接到地，则该输入对应低电平“0”，
所述异或门不同的“0”、“1”输入组合决定该异或门输出值为“0”或“1”，
若干个所述异或门的输出“0”或“1”组成一个二进制字串表示的芯片识别代码；
在修改芯片金属层中的电路连接的同时，确定需要修改的金属层，则得到可用于修改芯片识别代码的金属层；
在设计所述需要修改的金属层的电路图时，改变异或门位于所述确定需要修改的金属层的输入的连接，具体为：由连接到地改变为连接到电源，或由连接到电源改变为连接到地。
优选地，从所述确定需要修改的金属层中选择某个金属层，只在该金属层改变异或门的输入值。
优选地，根据用户对芯片识别代码的要求来确定需要修改输入值的异或门。
优选地，在用户读出所述芯片识别代码时，通过一定的编码方法使所述二进制字串表示的芯片识别代码构成一个字串，即以一个字串表示的芯片识别代码。
优选地，所述每四个异或门的输出对应一个16进制数字，若干16进制数字组成一个16进制数字表示的芯片识别代码。
优选地，所述每八个异或门的输出对应一个ASCII码字符，若干ASCII码字符组成一个ASCII码字串表示的芯片识别代码。
本发明所描述的Chip ID的配置系统、配置方法以及修改方法，通过使异或门的各个输入端分别连接各个金属层的电源或地，得到各异或门的不同输出，以组成Chip ID；在设计制造中需要改变电路连接时，就可以通过修改某个或某几个异或门在所需改变的金属层的输入，实现Chip ID的改变。通过上述Chip ID的配置系统、配置方法和修改方法，可以通过改变某个或某几个异或门在任意一个金属层的输入值，即可改变Chip ID，因此利用本发明，可以最小的硅片改动，实现Chip ID的改变，达到降低芯片研发制造成本的目的。
附图说明
图1a为本发明的多金属层结构芯片的芯片识别代码配置系统在芯片中的结构示意图；
图1b为本发明Chip ID的配置系统示意图；
图2为四输入异或门真值表。
具体实施方式
本发明Chip ID的配置系统、配置方法及修改方法，其核心内容是利用了多输入异或门的特性，即改变其输入中的任意一个逻辑值，都会导致所述异或门输出逻辑值发生改变。
下面结合附图，以一个具体实施例进一步说明本发明Chip ID的配置系统、配置方法。
在芯片中Chip ID都是以二进制数据表示的，如果人们需要读出，则读出的值可以为16进制数据，也可以进一步表示为ASCII码的字符串。为了便于识别，在下面的叙述中，必要时文中使用ASCII码字符串来表示Chip ID。
在本例中，假设芯片有四个金属层，且该芯片的ASCII码值的芯片识别代码为“CHIP21”。
如图1a所示，本发明的芯片配置系统位于芯片的器件层中，在器件层之上，有四个金属层，用于连接各器件及各金属层。所述芯片配置系统的输入连接到各个金属层的电源或地(“电源或地”在图中未示出)，以得到Chip ID。其输出在需要时可以通过芯片的总线(图中未示出)读出。
如图1b所示，为本发明Chip ID的配置系统示意图。
因为该芯片的ASCII码值的识别代码“CHIP21”为6位，而每位代码都需要8位二进制数来表示，所以共需要6*8＝48位的二进制数据来表示。而在本发明中，每个二进制数据都要由一个异或门的输出得到，因此该芯片中需要48个异或门来产生所述Chip ID。根据ASCII编码表，可以得到“CHIP21”所对应的48位的二进制数据应该为：
01000011 0100100 001001001 01010000 00110010 00110001，
所以，如果所述48个异或门的输出依次用“Y47Y46Y45……Y2Y1Y0”来表示，则有，
Y47Y46Y45……Y2Y1Y0＝01000011 01001000 01001001 01010000 0011001000110001。
上面已确定了异或门的个数，下面确定每个异或门的输入数。
在本例中，所述芯片有四个金属层，则每个异或门应该有四个有效输入，并且每个异或门的每个输入都要连接到四个金属层中的其中一层，在此用(ABCD)n来表示第n个异或门的四个输入值，从A至D依次对应第一至第四金属层，所述ABCD分别与所在金属层的电源或地相连接。
因此，所述异或门输出Y47Y46Y45……Y2Y1Y0所对应的各个异或门的输入，如果分别用(ABCD)47、(ABCD)46、……、(ABCD)1、(ABCD)0来表示，则其值根据图2所示的异或门真值表，可以分别为：
(ABCD)47＝0000；
(ABCD)46＝0001；
(ABCD)45＝0011；
……；
(ABCD)2＝1001；
(ABCD)1＝1010；
(ABCD)0＝1011。
上述(ABCD)n中的“0”值表示该输入连接到所在金属层的地，“1”值表示该输入连接到所在金属层的电源。
以(ABCD)47＝0000为例，根据图3所示的异或门真值表，因为Y47为0，则可知(ABCD)47还可以为0011、0101、0110等值，同理，其它(ABCD)n也可以取其它值。并且在第一次配置Chip ID时，相同的异或门输出值所对应的输入值也可以相同，例如输出为“0”的所有异或门，可以令其输入都为“0000”，所有输出为“1”的异或门，可以令其输入都为“0001”，当然除了“0000”和“0001”，也可以取其它值。第一次配置时使用相同输出则对应相同输入的原则，会大大简化电路设计。
以上所述为本发明的Chip ID的配置系统和方法，下面具体说明如何修改利用上述配置系统和方法所得到的Chip ID。
如果在芯片的制造过程中，经检测发现某些金属层有需要改变的地方，则在改变金属层的掩膜版的同时，也要将Chip ID做出相应的改变，以记录芯片的设计及制造记录。
假如上述实例中芯片的第三金属层需要修改，则在制作掩膜版时，不用像现有技术中一样，对第三层及Chip ID所在的第一层金属层都做出更改，而是只对第三金属层做出修改即可。
具体方法为：在制造新的第三金属层的掩膜版时，除了改变需要修改的金属连接电路之外，只要改变某个或某几个异或门在第三金属层的输入值即可实现Chip ID的修改。
在本例中需要修改的Chip ID为CHIP21，在此可以通过修改任意一个异或门在第三金属层的输入值即C值，即可改变所述Chip ID-CHIP21。假如需要将所述CHIP21改变成为CHIP23，则最后一位ASCII码值应该由“1”变为“3”，即用二进制数据表示的Chip ID的字串应由“……00110001”变为“……00110011”，即Y1由0变为1，而(ABCD)1原本等于1010，根据图3所示的四输入的异或门真值表，可知通过改变(ABCD)1中的任意一项，都可以使该异或门的输出Y1由0变为1，而现在我们要改变的是该异或门位于第三金属层的输入，即C值，因此将C值由“1”改变为“0”，即(ABCD)1由1010变为1000，则Y1变为1，即可得到所需的Chip ID：CHIP23。
同理，如果需要改变的是第二金属层，而改变的内容为由CHIP21改变成为CHIP30，则按照上述的方法，二进制的Chip ID应该由“……0011001000110001”更改为“……00110011 00110000”，由此可知应该改变的Y值分别为：
Y0：1→0
Y8：0→1；
假设Y0的输入(ABCD)18原本为0001，
Y8的输入(ABCD)8原本为0000；
因为在本例中，需要改变第二金属层的掩膜版，即需要改变B值，因此，将(ABCD)0、(ABCD)8中的B值都加以改变，分别为：
(ABCD)0：0001→0101，
(ABCD)8：0000→0100。
即可得到用户所需的Chip ID：CHIP30。
在需要读取Chip ID时，一般可以通过译码器得到16进制或ASCII码表示的Chip ID。
上述实例中的CHIP21、CHIP23或CHIP30仅是为了说明本发明的系统及方法而给出的示例，而非实际的Chip ID，本发明的Chip ID在实际应用中往往可由更多位数据组成，代表的内容包括了厂商、时间、版本等多项内容，但其配置原理及修改方法与所述示例相同。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1、一种芯片识别代码的配置系统，用于多金属层结构的芯片中，其特征在于：
包括若干异或门，每个异或门的输入端数量与金属层数量相同，所述每个异或门的各输入端与所述芯片的各金属层一一对应，且每个输入端连接其所对应的金属层的电源或地，
所述每个异或门的输出都代表一位二进制数，所有异或门的输出组合成一个二进制字串表示的芯片识别代码。
2、根据权利要求1所述的系统，其特征在于：还包括译码电路，依次连接所有异或门的输出端，并与芯片的总线相连，用于将二进制字串表示的芯片识别代码发送到芯片的总线上，以供识别。
3、根据权利要求2所述的系统，其特征在于：所述异或门的个数为4或8的整倍数。
4、一种多金属层结构的芯片，其特征在于：包括若干异或门，每个异或门的输入端数量与金属层数量相同，所述每个异或门的各输入端与所述芯片的各金属层一一对应，且每个输入端连接其所对应的金属层的电源或地，所述每个异或门的输出都代表一位二进制数，所有异或门的输出组合成一个二进制字串表示的芯片识别代码。
5、一种利用权利要求1所述的系统对芯片识别代码进行配置的方法，其特征在于，包括：
a)将每个异或门的各个输入端都连接到与其相对应的各金属层的电源或地，则各个异或门的输出组成一个二进制字串表示的芯片识别代码，具体为：
若所述异或门的输入端连接到电源，则该输入对应高电平“1”，若连接到地，则该输入对应低电平“0”，
所述异或门不同的“0”、“1”输入组合决定该异或门输出值为“0”或“1”，
若干个所述异或门的输出“0”或“1”组成一个二进制字串表示的芯片识别代码；
b)在修改芯片金属层中的电路连接的同时，确定需要修改的金属层，则得到可用于修改芯片识别代码的金属层；
c)在设计所述需要修改的金属层的电路图时，改变异或门位于所述确定需要修改的金属层的输入的连接，具体为：由连接到地改变为连接到电源，或由连接到电源改变为连接到地。
6、根据权利要求5所述的方法，其特征为，从所述确定需要修改的金属层中选择某个金属层，只在该金属层改变异或门的输入值。
7、根据权利要求5或6所述的方法，其特征为，根据用户对芯片识别代码的要求来确定需要修改输入值的异或门。
8、根据权利要求5所述的方法，其特征为，在用户读出所述芯片识别代码时，通过一定的编码方法使所述二进制字串表示的芯片识别代码构成一个字串，即以一个字串表示的芯片识别代码。
9、根据权利要求8所述的系统，其特征在于：所述每四个异或门的输出对应一个16进制数字，若干16进制数字组成一个16进制数字表示的芯片识别代码。
10、根据权利要求9所述的系统，其特征在于：所述每八个异或门的输出对应一个ASCII码字符，若干ASCII码字符组成一个ASCII码字串表示的芯片识别代码。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510130002 CN1776906A (zh) | 2005-12-08 | 2005-12-08 | 一种芯片识别代码的配置系统和配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510130002 CN1776906A (zh) | 2005-12-08 | 2005-12-08 | 一种芯片识别代码的配置系统和配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1776906A true CN1776906A (zh) | 2006-05-24 |
Family
ID=36766306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510130002 Pending CN1776906A (zh) | 2005-12-08 | 2005-12-08 | 一种芯片识别代码的配置系统和配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1776906A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101110419B (zh) * | 2006-07-19 | 2010-12-01 | 迈克纳斯公司 | 具有用于产生识别数据的金属可编程的金属层的集成电路结构及其制造方法 |
| CN101751592B (zh) * | 2008-12-17 | 2012-09-05 | 四川凯路威电子有限公司 | 在硅片上批量设置和读取芯片唯一识别码的方法及电路 |
-
2005
- 2005-12-08 CN CN 200510130002 patent/CN1776906A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101110419B (zh) * | 2006-07-19 | 2010-12-01 | 迈克纳斯公司 | 具有用于产生识别数据的金属可编程的金属层的集成电路结构及其制造方法 |
| CN101751592B (zh) * | 2008-12-17 | 2012-09-05 | 四川凯路威电子有限公司 | 在硅片上批量设置和读取芯片唯一识别码的方法及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10972126B2 (en) | Data compression and storage | |
| JP2012244305A (ja) | メモリコントローラ、半導体メモリ装置、および復号方法 | |
| CN100504781C (zh) | 一种用cpu同时加载多片fpga的方法 | |
| US6385617B1 (en) | Method and apparatus for creating and manipulating a compressed binary decision diagram in a data processing system | |
| JP2016042380A (ja) | クロス・ページ・セクタ、マルチ・ページ符号化およびパー・ページ符号化を使用して多重レベル・セル・フラッシュ・メモリ・デバイスにデータを記憶するための方法および装置 | |
| CN1881476A (zh) | 用于在集成电路装置上存储阵列冗余数据的装置和方法 | |
| CN1235691A (zh) | 应用交叉存取法校正多级单元存储器的方法和装置 | |
| JP7343709B2 (ja) | 誤り訂正システム | |
| CN109002369B (zh) | 基于汉明距离对数字进行二进制编码的方法和装置 | |
| CN1799104A (zh) | 存储在非易失性存储器中的数据的完整性控制 | |
| TWI669916B (zh) | 低密度奇偶校驗碼延伸方法 | |
| JP4456650B2 (ja) | Ｎｂ／ｍｂコーディングの方法および装置」と補正する。 | |
| US20180254782A1 (en) | Efficient silent code assignment to a set of logical codes | |
| CN1906617A (zh) | 用于在集成电路芯片内的电压岛上执行电源布线的方法和设备 | |
| CN1776906A (zh) | 一种芯片识别代码的配置系统和配置方法 | |
| JP4413091B2 (ja) | 半導体装置 | |
| Pae et al. | Minimal aliasing single-error-correction codes for dram reliability improvement | |
| Arming et al. | Data compression in hardware—The Burrows-Wheeler approach | |
| CN100351802C (zh) | 获取硬件信息的方法及系统 | |
| CN108228953B (zh) | 一种保护集成电路版图的方法 | |
| CN106066832A (zh) | 存取存储器模块/增加写入端口的方法以及存储器控制器 | |
| CN105207675A (zh) | 用于数模转换器的编码、译码装置及方法 | |
| US20180315484A1 (en) | A method for operating a semiconductor memory | |
| CN1862968A (zh) | 电路布置以及设计电路布置的方法 | |
| US9406364B2 (en) | Codec to reduce simultaneously switching outputs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |