CN1776695A - 用于校验光刻中的分辨率增强技术和光学邻近校正的方法 - Google Patents

用于校验光刻中的分辨率增强技术和光学邻近校正的方法 Download PDF

Info

Publication number
CN1776695A
CN1776695A CNA2005101149796A CN200510114979A CN1776695A CN 1776695 A CN1776695 A CN 1776695A CN A2005101149796 A CNA2005101149796 A CN A2005101149796A CN 200510114979 A CN200510114979 A CN 200510114979A CN 1776695 A CN1776695 A CN 1776695A
Authority
CN
China
Prior art keywords
image
simulated wafer
feature
output
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101149796A
Other languages
English (en)
Other versions
CN100397403C (zh
Inventor
L·W·利布曼
I·C·格劳尔
J·A·卡尔普
M·慕克尔吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1776695A publication Critical patent/CN1776695A/zh
Application granted granted Critical
Publication of CN100397403C publication Critical patent/CN100397403C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)的方法，所述方法包括：将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像。根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移其第一特征。计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度。根据所述预定的最大覆盖误差，相对于所述模拟晶片图像的第二特征偏移其第一特征。计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度，以及比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。

Description

用于校验光刻中的分辨率增强技术和光学邻近校正的方法
技术领域
本发明总体涉及半导体器件制造，尤其涉及用于校验光刻中的分辨率增强技术和光学邻近校正的方法和系统。
背景技术
在半导体衬底上制造集成电路通常包括多种光刻步骤。光刻过程首先在衬底表面上施加光致抗蚀剂材料薄层。然后通过光刻曝光工具将光致抗蚀剂暴露给辐射源，其改变了在暴露给辐射的区域上的光致抗蚀剂的可溶性。所述光刻曝光工具通常包括不与曝光辐射相互作用的透明区域、以及与曝光辐射相互作用的被构图的一种或多种材料，所述相互作用或者阻挡辐射或者偏移辐射的相位。
由于每个连续代的集成电路上都在半导体衬底上布满了越来越多的电路元件，有必要减小特征的尺寸，所述特征即为构成电路元件的线路和间隔。能在衬底上精确制造的最小特征尺寸受到下述因素的限制：在衬底上形成掩模图形的无变形光学图像的制造工艺能力、光致抗蚀剂与显影液的化学和物理反应、以及使用被构图的光致抗蚀剂的后续工艺(如蚀刻或扩散)的均匀性。
当光刻系统试图印刷的电路元件的尺寸接近曝光辐射的波长时，所产生的印刷电路元件的形状变得与掩模上的相应图形明显不同。例如，电路元件的线宽可能随着其它线路的邻近而改变。这种不一致的线宽可能导致本应相同的电路元件以不同速度运行，从而对整个集成电路的运行产生问题。另一个实例是，线路端部趋向于缩短或“拉后”。当线路自身更小时，这种微小的缩短量会变得更加明显。此外，线端的拉后可能导致连接的遗漏或减弱，从而容易发生故障。
因此，在20世纪70年代早期发展了光学邻近校正(OPC)，作为用于解决半导体制造中的光刻变形的方法。OPC的目的是利用通过增强晶片图形的“可印刷性”而设置的给定设备，在IC中制造更小的特征。尤其是，OPC系统地改变光掩模的几何图形，以补偿由光衍射和抗蚀剂工艺效应导致的非线性变形。例如，这些变形包括随图形密度变化的线宽变化，其会影响器件的运行速度，还包括可能断开触头连接的线端缩短。原因包括：在抗蚀剂和蚀刻处理中的标线(reticle)图形逼真度、光学邻近效应、以及扩散和负载效应。结合OPC的掩模从而是这样的系统，其在图形转移中试图消除不希望的变形效应。
OPC的工作是通过对预期具有变形的IC布局进行微小改变。为了补偿线端缩短，利用锤头形状延伸线路，从而使抗蚀剂中的线路大大接近于初始的预定布局。为了补偿圆形倒角，将衬线形状增加(或从倒角去除)到倒角，以在硅中产生更接近理想布局的倒角。确定最优的类型、尺寸和对称(或不对称)非常复杂，其依赖于邻近的几何图形和处理参数。而且，通常需要复杂的计算机程序以正确实现OPC。
从而，随着希望的和实际的光刻分辨率的差距持续增大，越来越多地采用了复杂的分辨率增强技术(RET)和OPC来保持有利润的芯片产量。但是，对于校验这些复杂的RET和OPC方案是否已获得最优化的(或甚至足够的)掩模图形，不是一项简单的任务。基于模型的校验，又称为光学规则检查(ORC)，是一种在模拟晶片图像上实现形状检查的方法。尽管RET和OPC增强布局形状的模拟晶片图像提供了对特定布局形状的构图的定性了解(并且在某些情况下允许提取例如局部特征的宽度或间距的定量信息)，但是要确保给定光掩模板上的全部数百万个形状可以形成功能电路是非常困难的。这是部分由于难于设计对巨大数量的模拟图像的有效而安全的测量，使得输出报告不会充满错误的损坏误差。
难于在大型设计上进行可靠ORC的另一因素是晶片目标规格的不确定性。一些参数，例如沟槽长度控制，得到非常好的规定，并可以在模拟图像中测量。但是，许多毁坏性的晶片故障发生在复杂的二维形状上，经常包括不易于在模拟晶片图像上限定或测量的级间相互作用。
发明内容
通过一种基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)的方法，可以克服或减轻前述讨论的现有技术的缺陷和不足。在一个示例实施例中，所述方法包括：将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像。根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征。计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度。根据所述预定的最大覆盖误差，相对于所述模拟晶片图像的第二特征偏移所述绘制的掩模布局的模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和所述第二特征对应所述比例图像的所述第一和所述第二特征。计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度，以及比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
在另一个实施例中，一种基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)的系统，包括：缩放装置，用于将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像。根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征。计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度。根据所述预定的最大覆盖误差，相对于所述模拟晶片图像的第二特征偏移所述绘制的掩模布局的模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和所述第二特征对应所述比例图像的所述第一和所述第二特征。计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度，以及比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
在另一个实施例中，一种存储介质，包括：一种机器可读计算机程序代码，用于基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)；以及用于使计算机实施一种方法的指令。所述方法包括：将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像。根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征。计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度。根据所述预定的最大覆盖误差，相对于所述模拟晶片图像的第二特征偏移所述绘制的掩模布局的模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和所述第二特征对应所述比例图像的所述第一和所述第二特征。计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度，以及比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
附图说明
参照下列示例附图，其中用相同的标号表示相同的元件：
图1(a)示出了示例集成电路布局的部分，其特征在于聚合物导体(PC)和相连的传导路径，所述传导路径与对角阴影线中的接触区域(CA)一起将所述PC连接到上一布线级；
图1(b)示例示出图1(a)的设计布局在应用RET和OPC之后的一个可能的模拟晶片图像；
图2示出图1(a)的示例集成电路的布局形状，其被按比例缩小到预期的图1(b)所示的模拟图像的近似尺寸；
图3(a)到图3(d)示出图2的比例集成电路布局，其中在四个X-Y象限的每个中将所述PC与CA的交叉区域偏移(模拟的覆盖误差)确定的最大值；
图4(a)到图4(d)示出图1(b)的模拟晶片图像，其中在四个X-Y象限中的每个中将所述PC与CA的交叉区域偏移如图3(a)到图3(d)所示的值；
图5是示出根据本发明实施例的用于校验光刻中的分辨率增强技术和光学邻近校正的方法的流程图；以及
图6是实施图5所示方法的示例计算系统。
具体实施方式
首先参照图1(a)，示出了示例集成电路布局100的部分，其特征在于聚合物导体(PC)102(以纯色示出)和相连的传导路径104，该路径与接触区域(CA)106(示出为对角阴影线)一起将相对于PC的连接焊接到上一布线级。如上所述，当光刻系统试图印刷其尺寸接近于曝光辐射的波长的电路元件时，所产生的印刷电路元件的形状变得与掩模上的相应图形明显不同。因此，为了提供对构图特定布局形状的定性了解，已经使用了RET和OPC增强布局形状的模拟晶片图像。图1(b)从而示出了图1(a)的设计布局100的一个可能的模拟晶片图像110的示例图。注意到，所述模拟晶片图像110示出了模拟PC 112、路径114以及接触区域116中的变形。所述模拟晶片图像110可以通过利用现有的基于模型、经验校准的光刻模拟工具来生成，例如在基于模型的光学临近校正或基于模型的校验中通用的工具。
尽管现有技术中有形成模拟晶片图像(尤其是，利用在直线路径上的方形焊盘的非常简单的实例)的能力，但是，对于施加到设计布局形状上的RET和OPC技术是否实际形成满意的晶片图像，要给出定量判断仍然非常困难。换言之，尽管可以形成如图1(b)所示的模拟晶片图像，但仍没有方法可靠地预测(只基于模拟图像)所述设计是否能形成功能芯片。
因此，根据本发明的实施例，公开了一种利用基于模型的校验的方法和系统，用于可靠地识别在的RET和OPC增强掩模图像中的毁坏性故障。这样实现该方法，首先将绘制的IC图案的布局形状按比例缩放到希望的晶片目标尺寸。例如，图2示出聚合物导体202和路径204的比例图像200(相对于图1(a)的图像100)，其尺寸与模拟晶片图像110的尺寸相当。在比例图像200中，接触区域206以PC 202为中心位于其上方。这样，在理想情况下，接触区域206和PC区域的交叉面积表现为PC 202的全部面积，即所示的双向交叉阴影线区域。
然后，如图3(a)到3(d)所示，将具有比例图像的PC 202和CA 206相对彼此偏移这样的距离，所述距离为在其下芯片可以正常工作的预定最大覆盖误差。在示例实施例中，在X-Y坐标方格的每个象限(即+X+Y，-X+Y，-X-Y，+X-Y)中都执行这种覆盖偏移。在各个示例中，PC和CA区域的交叉面积(如双向交叉阴影线所示)生成一个参数，该参数基本允许该简单布局结构正确运行。利用常规CAD工具可以容易地实现计算该PC与CA的交叉面积，并能得到理想布局的基本功能或产量量度Ai。在一个实施例中，可以通过对每个覆盖偏移的交叉面积求和而确定Ai。
对应于比例图像200的每个覆盖偏移，然后对图1(b)所示的模拟晶片图像110也执行同样的偏移操作。也就是说，对于X-Y坐标方格的每个象限，将具有模拟晶片图像110的模拟PC 202和CA 206相对彼此偏移这样的距离，所述距离为同样的预定最大覆盖误差。图4(a)到图4(d)示出在每个象限中将所述模拟晶片图像110偏移最大覆盖误差。当由构图模拟进行预测时(在最坏覆盖条件情况下)，所获得的模拟PC 112和CA 116的交叉面积确定了实际功能或产量量度As。其中Ai通过对比例图像200的每个覆盖偏移的交叉面积求和来确定，而As相应地通过对模拟图像110的每个覆盖偏移的交叉面积求和来确定。
如果不考虑局部布局环境的细节，通过下述公式，利用模拟图像110相对于比例晶片图像200的各自的功能或产量量度，考虑超过量变化(excessive variation)参数Δ，则现在可以识别毁坏性RET或OPC故障，
Δ＝(Ai-As)/Ai
然而，在对全部布局位置识别毁坏性故障极限中，使芯片发生故障的覆盖面积的精确值A的一定量的不确定性仍是一个困难。然而，通过实验地确定单个参数Δ(其表示理想覆盖面积和模拟覆盖面积之差与理想覆盖面积的比值)，可以看到，通过改善RET、OPC或构图方案而不断地减小Δ，可以提高产量。
为概括上述方法，图5示出了处理流程图，其中描述利用基于模型的校验以可靠地识别RET和OPC增强掩模图像中的毁坏性故障的方法500。如方框502所示，方法500首先将绘制的掩模布局形状按比例缩放到其希望晶片尺寸。如图504所示，将比例图像相对于彼此偏移预定最大覆盖误差。在所述示例实施例中，实施了四个覆盖误差偏移(每个偏移对应于X-Y轴的每个象限)。但是，也可以实现更多或更少的覆盖偏移。然后，如方框506所示，对每个覆盖偏移计算主体交叉参数(如聚合物导体与接触区域的交叉面积)以确定理想布局的产量量度。可以理解，尽管这里只示出了单个布局位置，所述构思同样适用于多个级间和级内性能或产量参数。
另外，尽管这里描述的示例实施例示出为比较所述比例和模拟图像的交叉面积，可以理解，可以使用其它交叉“参数”用于这种比较。例如，还可以确定并比较比例和模拟图像的接触区域与聚合物导体区域的交叉周长。这样，尽管聚合物导体和接触区域形状的交叉周长可能是比例图像的精确限定的矩形，但是，由于例如圆形倒角和形状内间距(如不接触地环绕触点的金属线)的影响，模拟图像中相同形状的相应交叉可能在模拟图像中显著不同。
仍然参照图5，如方框508所示，利用与所述比例图像相同的最大覆盖误差，以同样的方式偏移模拟晶片图像(如本领域已知的通过基于模型的校验技术生成的图像)。如方框510所示，然后计算利用每个覆盖偏移的模拟PC和CA区域的交叉面积，以确定模拟布局的产量量度。然后，如方框512所示，根据上文给出的用于建立“超过量变化”参数Δ的公式，比较所确定的模拟图像的产量量度和确定的比例图像产量量度。
最后，图6示出了示例计算机系统600的实施例框图，其中可以执行图5所示的方法。图6所示计算机系统600旨在用来表示计算机系统的一般范围，因此这种可选的计算机系统可以包括更多、更少和/或不同的部件。
如图6所示，计算机系统600包括总线602或其它通信器件以传输信息，以及耦合到总线602的处理器604以处理信息。尽管所述计算机系统600被示出具有单个处理器，但是还可以包括多个处理器和/或协处理器。在多处理器的实施例中，可以通过单元、储存器或其它用于划分处理器之间的工作的技术划分由多个较验和可制造工具执行的操作。例如，由一个处理器操作一个单元，而由不同的处理器操作另一个单元。当完成所述单元操作时，处理器可以对另一个单元执行较验操作。
将随机存取存储器(RAM)或其它类型的动态存储设备606(图6中示出为主存储器)耦合到总线602，以存储信息和将由处理器604执行的指令。所述主存储器606还可以用于在处理器602执行指令中存储临时变量或其它中间信息。还示出了，将只读存贮器(ROM)和/或其它静态数据存储设备608耦合到总线602，用于存储由处理器604执行的静态信息和其它指令，而将数据存储设备610(如磁盘或光盘及其相应的驱动器)耦合到总线602，用于存储信息和指令。
计算机系统600还可以通过总线602耦合到显示设备612，例如阴极射线管(CRT)或液晶显示器(LCD)，用于对计算机用户显示信息。可以将包括文字数字以及其它键的文字数字输入设备614耦合到总线602，从而允许用户把信息和命令选项传送给处理器604。可用于计算机系统600的其它类型的用户输入设备为光标控制设备616，例如鼠标、滚轮、或光标方向键，用于把方向信息和命令选项传送给处理器602，以及控制显示器612上的光标运动。另外，可以使用网络接口618以提供对网络的访问，例如局域网。
从上述得出，所述方法实施例从而可以采取计算机或控制器实施的工艺和用于实施所述工艺的装置的形式。还可以将所述公开实施为包括存储在有形介质中的指令的计算机程序代码的形式，所述有形介质例如软盘、CD-ROM、硬盘驱动器、或任何其它计算机可读的存储介质，其中，当计算机或控制器装载并执行上述计算机程序代码时，所述计算机就成为实施本发明的设备。还可以将所述公开实施为计算机程序代码或信号的形式，例如，所述代码或信号无论是否存储在存储介质中，由计算机或控制器装载和/或执行，或通过一些传输介质传送，如通过电线、电缆、光纤、或通过电磁辐射等，其中，当计算机装载并执行上述计算机程序代码时，所述计算机就成为实施本发明的设备。当在通用微处理器上执行时，所述计算机程序代码段会配置该微处理器以生成特定逻辑电路。
虽然已经参照一个或多个优选实施例描述了本发明，本领域技术人员可以理解，在不脱离本发明范围的情况下，可以进行多种改变，并可以用等同物替换其元件。另外，在不脱离本发明主要范围的情况下，可以根据本发明内容进行多种修改以适应特定的情况或材料。因此，这意味着本发明不被作为用于实施本发明的最优方式而公开的特定实施例所限制，而是包括落在所附权利要求书的范围中的所有实施例。

Claims (20)

1.一种基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)的方法，所述方法包括：
将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像；
根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征；
计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度；
根据所述预定的最大覆盖误差，相对于所述绘制的掩模布局的模拟晶片图像的第二特征偏移所述模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和第二特征对应所述比例图像的所述第一和第二特征；
计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度；以及
比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
2.如权利要求1所述的方法，其中所述交叉参数包括交叉面积。
3.如权利要求1所述的方法，还包括根据如下公式确定超过量变化参数，Δ：
Δ＝(Ai-As)/Ai
其中As是所述模拟晶片图像的所述产量量度，Ai是所述比例图像的所述产量量度。
4.如权利要求3所述的方法，其中：
所述比例图像的所述产量量度Ai是通过对所述比例图像的所述第一和第二特征的多个覆盖偏移中的每个计算交叉面积而确定；以及
所述模拟晶片图像的所述产量量度As是通过对所述模拟晶片图像的所述第一和第二特征的多个覆盖偏移中的每个计算交叉面积而确定。
5.如权利要求4所述的方法，其中：
所述比例图像的所述第一和第二特征的所述多个覆盖偏移，对应在X-Y轴的四个象限中的每个中的对角偏移；以及
所述模拟晶片图像的所述第一和第二特征的所述多个覆盖偏移，同样对应在所述X-Y轴的所述四个象限中的每个中的所述对角偏移。
6.如权利要求4所述的方法，其中：
通过对所述比例图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述比例图像的所述产量量度Ai；以及
通过对所述模拟晶片图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述模拟晶片图像的所述产量量度As。
7.如权利要求1所述的方法，其中通过基于模型的校验工具形成所述绘制的掩模布局的所述模拟晶片图像。
8.一种基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)的系统，所述系统包括：
缩放装置，用于将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像；
偏移装置，用于根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征；
计算装置，用于计算所述比例图像的所述第一和所述第二特征的交叉参数，从而确定理想布局的产量量度；
另一偏移装置，用于根据所述预定的最大覆盖误差，相对于所述绘制的掩模布局的模拟晶片图像的第二特征偏移所述模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和第二特征对应所述比例图像的所述第一和第二特征；
另一计算装置，用于计算所述模拟晶片图像的所述第一和所述第二特征的交叉参数，从而确定模拟布局的产量量度；以及
比较装置，用于比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
9.如权利要求8所述的系统，其中所述交叉参数包括交叉面积。
10.如权利要求8所述的系统，还包括用于根据如下公式确定超过量变化参数Δ的装置：
Δ＝(Ai-As)/Ai
其中As是所述模拟晶片图像的所述产量量度，Ai是所述比例图像的所述产量量度。
11.如权利要求10所述的系统，其中：
所述比例图像的所述产量量度Ai是通过对所述比例图像的所述第一和所述第二特征的多个覆盖偏移中的每个计算交叉面积而确定；以及
所述模拟晶片图像的产量量度As是通过对所述模拟晶片图像的所述第一和所述第二特征的多个覆盖偏移中的每个计算交叉面积而确定。
12.如权利要求11所述的系统，其中：
所述比例图像的所述第一和第二特征的所述多个覆盖偏移，对应在X-Y轴的四个象限中的每个中的对角偏移；以及
所述模拟晶片图像的所述第一和第二特征的所述多个覆盖偏移，同样对应在所述X-Y轴的所述四个象限中的每个中的所述对角偏移。
13.如权利要求11所述的系统，其中：
通过对所述比例图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述比例图像的所述产量量度Ai；以及
通过对所述模拟晶片图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述模拟晶片图像的所述产量量度As。
14.如权利要求8所述的系统，其中所述绘制的掩模布局的所述模拟晶片图像通过基于模型的校验工具形成。
15.一种存储介质，包括：
一种机器可读计算机程序代码，用于基于模型地校验光刻中的分辨率增强技术(RET)和光学邻近校正(OPC)；以及
用于使计算机实施一种方法的指令，所述方法包括：
将绘制的掩模布局的形状按比例缩放到其相应的预定晶片尺寸，以生成比例图像；
根据预定的最大覆盖误差，相对于所述比例图像的第二特征偏移所述比例图像的第一特征；
计算所述比例图像的所述第一和所述第二特征的交叉面积，从而确定理想布局的产量量度；
根据所述预定的最大覆盖误差，相对于所述绘制的掩模布局的模拟晶片图像的第二特征偏移所述模拟晶片图像的第一特征，其中所述模拟晶片图像的所述第一和所述第二特征对应所述比例图像的所述第一和所述第二特征；
计算所述模拟晶片图像的所述第一和所述第二特征的交叉面积，从而确定模拟布局的产量量度；以及
比较所述模拟晶片图像的所述产量量度与所述比例图像的所述产量量度。
16.如权利要求15所述的方法，还包括根据如下公式确定超过量变化参数，Δ：
Δ＝(Ai-As)/Ai
其中As是所述模拟晶片图像的所述产量量度，Ai是所述比例图像的所述产量量度，并且所述交叉参数包括交叉面积。
17.如权利要求16所述的方法，其中：
所述比例图像的所述产量量度Ai是通过对所述比例图像的所述第一和所述第二特征的多个覆盖偏移中的每个计算交叉面积而确定；以及
所述模拟晶片图像的产量量度As是通过对所述模拟晶片图像的所述第一和所述第二特征的多个覆盖偏移中的每个计算交叉面积而确定。
18.如权利要求17所述的方法，其中：
所述比例图像的所述第一和第二特征的所述多个覆盖偏移，对应在X-Y轴的四个象限中的每个中的对角偏移；以及
所述模拟晶片图像的所述第一和第二特征的多个覆盖偏移，同样对应在所述X-Y轴的所述四个象限中的每个中的所述对角偏移。
19.如权利要求17所述的方法，其中：
通过对所述比例图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述比例图像的所述产量量度Ai；以及
通过对所述模拟晶片图像的所述第一和第二特征的所述多个覆盖偏移中的每个的所述交叉面积求和，而确定所述模拟晶片图像的所述产量量度As。
20.如权利要求15所述的方法，其中通过基于模型的校验工具形成所述绘制的掩模布局的所述模拟晶片图像。
CNB2005101149796A 2004-11-18 2005-11-16 用于校验光刻中的分辨率增强技术和光学邻近校正的方法 Expired - Fee Related CN100397403C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/904,600 2004-11-18
US10/904,600 US6996797B1 (en) 2004-11-18 2004-11-18 Method for verification of resolution enhancement techniques and optical proximity correction in lithography

Publications (2)

Publication Number Publication Date
CN1776695A true CN1776695A (zh) 2006-05-24
CN100397403C CN100397403C (zh) 2008-06-25

Family

ID=35734386

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101149796A Expired - Fee Related CN100397403C (zh) 2004-11-18 2005-11-16 用于校验光刻中的分辨率增强技术和光学邻近校正的方法

Country Status (2)

Country Link
US (1) US6996797B1 (zh)
CN (1) CN100397403C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482697B (zh) * 2008-01-07 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种减小opc模型残余误差的方法
CN101625521B (zh) * 2008-07-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN102193305A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种增强高meef图形的opc精度的方法
CN101571669B (zh) * 2008-04-28 2012-12-12 中芯国际集成电路制造(北京)有限公司 基于模型的校验光学邻近修正的方法
CN104698761A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
CN105279306A (zh) * 2014-07-09 2016-01-27 三星电子株式会社 检测应力、训练简化模型、释放应力的方法及计算系统
CN113671804A (zh) * 2021-08-25 2021-11-19 全芯智造技术有限公司 确定掩模扰动信号的方法、设备和计算机可读存储介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275226B2 (en) * 2004-04-21 2007-09-25 International Business Machines Corporation Method of performing latch up check on an integrated circuit design
WO2006129319A2 (en) * 2005-06-02 2006-12-07 Daro Semiconductors Ltd. Apparatus, method and computer-readable code for automated design of physical structures of integrated circuits
US7707528B1 (en) * 2007-02-24 2010-04-27 Cadence Design Systems, Inc. System and method for performing verification based upon both rules and models
US7689948B1 (en) 2007-02-24 2010-03-30 Cadence Design Systems, Inc. System and method for model-based scoring and yield prediction
US7725845B1 (en) 2007-02-24 2010-05-25 Cadence Design Systems, Inc. System and method for layout optimization using model-based verification
KR100826655B1 (ko) * 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
US7765021B2 (en) * 2008-01-16 2010-07-27 International Business Machines Corporation Method to check model accuracy during wafer patterning simulation
US7975244B2 (en) * 2008-01-24 2011-07-05 International Business Machines Corporation Methodology and system for determining numerical errors in pixel-based imaging simulation in designing lithographic masks
US7805693B2 (en) * 2008-02-15 2010-09-28 International Business Machines Corporation IC chip design modeling using perimeter density to electrical characteristic correlation
US7900169B2 (en) * 2009-01-06 2011-03-01 International Business Machines Corporation OPC model calibration process
US8099684B2 (en) * 2009-01-08 2012-01-17 International Business Machines Corporation Methodology of placing printing assist feature for random mask layout
JP2014174288A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 集積回路装置及びマスクレイアウトの作成方法
CN105278938A (zh) * 2014-06-30 2016-01-27 深圳市中兴微电子技术有限公司 一种芯片集成方法及装置
US9471743B1 (en) 2015-03-31 2016-10-18 Globalfoundries Inc. Predicting process fail limits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425113B1 (en) 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US6601231B2 (en) * 2001-07-10 2003-07-29 Lacour Patrick Joseph Space classification for resolution enhancement techniques
CN1190708C (zh) * 2001-09-18 2005-02-23 联华电子股份有限公司 掩膜图案的校正方法
US6687895B2 (en) * 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
US20040009409A1 (en) 2002-07-11 2004-01-15 Jiunn-Ren Hwang Optical proximity correction method
SG120106A1 (en) 2002-07-26 2006-03-28 Asml Masktools Bv Automatic optical proximity correction (OPC) rule generation
US7082596B2 (en) 2002-11-27 2006-07-25 Synopsys, Inc. Simulation-based selection of evaluation points for model-based optical proximity correction
EP1496397A1 (en) * 2003-07-11 2005-01-12 ASML Netherlands B.V. Method and system for feedforward overlay correction of pattern induced distortion and displacement, and lithographic projection apparatus using such a method and system
US6961920B2 (en) * 2003-09-18 2005-11-01 International Business Machines Corporation Method for interlayer and yield based optical proximity correction

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482697B (zh) * 2008-01-07 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种减小opc模型残余误差的方法
CN101571669B (zh) * 2008-04-28 2012-12-12 中芯国际集成电路制造(北京)有限公司 基于模型的校验光学邻近修正的方法
CN101625521B (zh) * 2008-07-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN102193305A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种增强高meef图形的opc精度的方法
CN102193305B (zh) * 2010-03-12 2013-01-16 中芯国际集成电路制造(上海)有限公司 一种增强高meef图形的opc精度的方法
CN104698761A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 基于面积的opc模型校准方法
CN105279306A (zh) * 2014-07-09 2016-01-27 三星电子株式会社 检测应力、训练简化模型、释放应力的方法及计算系统
CN113671804A (zh) * 2021-08-25 2021-11-19 全芯智造技术有限公司 确定掩模扰动信号的方法、设备和计算机可读存储介质
CN113671804B (zh) * 2021-08-25 2024-02-13 全芯智造技术有限公司 确定掩模扰动信号的方法、设备和计算机可读存储介质

Also Published As

Publication number Publication date
CN100397403C (zh) 2008-06-25
US6996797B1 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
CN100397403C (zh) 用于校验光刻中的分辨率增强技术和光学邻近校正的方法
CN108333865B (zh) 掩膜版图形的修正方法
US9910348B2 (en) Method of simultaneous lithography and etch correction flow
US5972541A (en) Reticle and method of design to correct pattern for depth of focus problems
US7569310B2 (en) Sub-resolution assist features for photolithography with trim ends
CN107844033B (zh) 一种校正全局金属层工艺热点的方法
US7921385B2 (en) Mask-pattern determination using topology types
JP5455438B2 (ja) マスクパターンデータ作成方法
CN114200790A (zh) 一种降低晶圆套刻偏差的方法及装置
CN116520646A (zh) 改善套刻精度的方法
US8108803B2 (en) Geometry based electrical hotspot detection in integrated circuit layouts
CN102156382A (zh) 光学邻近修正的判断方法
KR101074106B1 (ko) 포토마스크의 디자인방법 및 포토마스크를 사용하여 반도체장치를 제조하는 방법
US20080148198A1 (en) Hotspot totalization method, pattern correction method, and program
CN113495424A (zh) 光学邻近修正方法及掩膜版的制作方法
KR100742968B1 (ko) 마스크 제작 방법 및 마스크 바이어스 최적화 방법
Tabery et al. Design-based metrology: advanced automation for CD-SEM recipe generation
CN112219271B (zh) 用以识别与光学邻近校正相关的系统性缺陷的混合设计布局
US20230324881A1 (en) Machine learning (ml)-based process proximity correction (ppc) method and semiconductor device manufacturing method including the same
US20080148200A1 (en) Method for checking the layout of an integrated circuit
EP4060409A1 (en) Novel interface definition for lithographic apparatus
US20240201578A1 (en) Optical proximity correction (opc) method and method of manufacturing mask by using the same
CN106154736B (zh) 提升图案精密度的方法
CN113534599A (zh) 光学邻近校正方法和包括该方法的制造掩模的方法
CN116520632A (zh) 版图修正方法、存储介质及终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20151116

EXPY Termination of patent right or utility model