CN1774036A - 视频信号处理电路 - Google Patents
视频信号处理电路 Download PDFInfo
- Publication number
- CN1774036A CN1774036A CN 200510129169 CN200510129169A CN1774036A CN 1774036 A CN1774036 A CN 1774036A CN 200510129169 CN200510129169 CN 200510129169 CN 200510129169 A CN200510129169 A CN 200510129169A CN 1774036 A CN1774036 A CN 1774036A
- Authority
- CN
- China
- Prior art keywords
- signal
- synchronizing
- video signal
- mentioned
- composite video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
本发明提供一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理。该视频信号处理电路包括:模拟滤波器,其从上述模拟合成视频信号中除去高频成分;同步分离电路,其从上述模拟滤波器的输出信号中分离同步信号;AD转换器,其对上述模拟合成视频信号进行AD转换;和数字视频信号处理电路,其利用由上述同步分离电路所得到的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
Description
技术领域
本发明涉及对电视广播信号等模拟合成视频信号进行AD转换并且对数字化后的合成视频信号实施视频信号处理的视频信号处理电路。
背景技术
在过去,广泛地将采用BIP-IC的模拟方式的译码器(模拟视频译码器)用作从模拟电视广播信号等模拟合成视频信号生成RGB信号的视频译码器。然而,近年来,由于数字技术的发展,且伴随着诸如液晶显示器(LCD)或等离子体显示板(PDP)等数字显示器的普及,利用MOS-IC的数字方式的译码器(数字视频译码器)逐渐增多。
图11是示出模拟视频译码器70的结构的框图。在图11中,从外部向模拟视频译码器70输入模拟合成视频信号,该信号被提供给模拟同步分离电路71和模拟视频信号处理电路72。模拟同步分离电路71从模拟合成视频信号中分离出同步信号,并将其提供给模拟视频信号处理电路72。模拟视频信号处理电路72利用从模拟同步分离电路71提供的同步信号,对模拟合成视频信号实施各种视频信号处理(如Y/C分离、彩色解调等),生成模拟RGB信号并输出。
图12是示出数字视频译码器80的结构的框图。在图12中,从外部向数字视频译码器80输入模拟合成视频信号。在利用AD转换器(ADC)81将该模拟合成视频信号转换成数字信号之后,将其提供给数字同步分离电路82和数字视频信号处理电路83。数字同步分离电路82从数字转换后的合成视频信号中分离出同步信号,并将其提供给数字视频信号处理电路83。数字视频信号处理电路83利用从数字同步分离电路82提供的同步信号,对数字化后的合成视频信号实施各种视频信号处理(如Y/C分离、彩色解调等),生成数字RGB信号并输出。
另外,在特开2003-153298号公报中以及特开平10-254422号公报中有模拟合成视频信号相关的记载。
上述数字视频译码器同模拟视频译码器相比,具有伴随数字化的优点。然而,对于弱电场时的同步性能而言,就不及模拟视频译码器了。下面,针对两者的同步性能的差异进行描述。
图13A是无噪声的状态下的模拟合成视频信号的波形图。在图13A中示出了由亮度信号与同步信号合成的黑白电视信号。另外,彩色电视信号就是在黑白电视信号中、于脉冲后沿(back porch)上叠加彩色脉冲定向信号(color burst)并在亮度信号上叠加载波彩色信号。
正如图13A的虚线所示,同步信号的分离(同步分离)是通过利用比较器按同步信号的前端电平(同步脉冲顶部电平(sync tip level))与区分电平(pedestal level)之间的限幅电平截出(限幅)合成视频信号来进行的。通过这种同步分离,如图13B所示同步信号得以分离。但是,正如图13C中明显看出的那样,在弱电场时,合成视频信号中出现高频噪声,而这种噪声会对同步分离产生影响。
图14是示出同步分离的顺序的图。图14的左侧示出了使用模拟视频译码器的顺序的一例,右侧示出了使用数字视频译码器的顺序的一例。下面,根据图14,针对弱电场时的同步分离来对模拟视频译码器和数字视频译码器进行比较。
正如图14的左侧所示,模拟视频译码器通过利用模拟低通滤波器从模拟合成视频信号中除去高频成分,通过利用比较器按限幅电平截出所得到的信号,来分离同步信号。由此,根据模拟视频译码器,即使是在弱电场时也可以很好地分离同步信号。
另一方面,如图14的右侧所示,数字视频译码器首先按采样时钟来对模拟合成视频信号进行采样,再转换成数字合成视频信号。此时,由于因弱电场信号而叠加的噪声的原因,导致在数字转换后的合成视频信号中含有数字化的噪声成分。尽管这种噪声成分被数字低通滤波器在某种程度上减弱,但是最终还是残留有同步分离后的信号,即再生的同步信号。
这样,目前,数字视频译码器针对弱电场时的同步分离比模拟视频译码器要差。
在此,由于同步信号是合成视频信号的定时信息,因而在未正确再现同步信号的情况下,会产生诸如所谓的画面震颤、亮度信号或彩色信号未被正确再生等之类的问题。
发明内容
本发明提供了一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:模拟滤波器,其从上述模拟合成视频信号中除去高频成分;同步分离电路,其从上述模拟滤波器的输出信号中分离同步信号;AD转换器,其对上述模拟合成视频信号进行AD转换;和数字视频信号处理电路,其利用由上述同步分离电路而得到的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
此外,本发明还提供了一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:AD转换器,其对上述模拟合成视频信号进行AD转换;数字同步分离电路,其从经上述AD转换器数字化的合成视频信号中分离同步信号;输入端子,其从外部接收同步信号的供给;选择器,其选择由上述数字同步分离电路而得到的同步信号和提供到上述输入端子的同步信号中的任何一个;和数字视频信号处理电路,其利用由上述选择器选择的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
附图说明
图1是示出根据第一实施方式的视频信号处理电路的结构的框图。
图2是示出同步分离电路结构的一个例子的图。
图3示出了垂直同步分离电路中的信号的波形图。
图4是示出根据第二实施方式的视频信号处理电路结构的框图。
图5是示出数字同步分离电路结构的一个例子的图。
图6是示出在图4的视频信号处理电路中附加同步分离电路而成的视频信号处理电路的结构的框图。
图7是示出模拟同步分离电路结构的一个例子的图。
图8是用于说明钳位脉冲的定时调节的框图。
图9是同步信号以及钳位脉冲的波形图。
图10是示出具有根据噪声成分切换同步信号的功能的视频信号处理电路的结构的框图。
图11是示出模拟视频译码器的结构的框图。
图12是示出数字视频译码器的结构的框图。
图13A是无噪声状态下的模拟合成视频信号的波形图。
图13B是通过同步分离而从模拟合成视频信号分离出的同步信号的波形图。
图13C是弱电场时的模拟合成视频信号的波形图。
图14是示出同步分离的顺序的图。
具体实施方式
下面,根据附图来说明本发明的实施例。
[第一实施方式]
图1是根据第一实施方式的视频信号处理电路1的结构的框图。该视频信号处理电路1是根据从外部输入的模拟合成视频信号生成数字的3原色(RGB)信号的输出电路。在这里,所谓模拟合成视频信号,是指将亮度信号或彩色信号等视频信号与同步信号合成而成的模拟信号,例如NTSC制式或PAL制式等电视信号。
在图1中,视频信号处理电路1包括:AD转换器(ADC)11、数字视频信号处理电路12、低通滤波器(LPF)21以及同步分离电路22。优选的是,在含有ADC 11以及数字视频信号处理电路12的数字IC 10中还附加LPF 21以及同步分离电路22。在这种结构中,来自外部的模拟合成信号被输入到ADC 11以及LPF 21中。
LPF 21是用于从所输入的模拟合成视频信号中除去高频成分的模拟低通滤波器。利用这个LPF 21来除去模拟合成视频信号(特别是弱电场信号)所含有的高频噪声成分。LPF 21将所得到的信号提供给同步分离电路22。
同步分离电路22从自LPF 21提供的模拟信号中分离同步信号,经由数字IC 10的输入端子13将所得到的同步信号提供给数字视频信号处理电路12。在这里,同步信号是水平同步信号(H-SYNC)以及垂直同步信号(V-SYNC),或是将它们合成后的合成同步信号(C-SYNC)。在图2中,示出了同步分离电路22的结构的一个例子。不过,作为同步分离电路,已知了各种类型的同步分离电路,对本实施例所涉及的同步分离电路22的类型不作特别限制。下面,对图2中所示的同步分离电路22进行描述。另外,在下面的说明中,把模拟合成视频信号设为NTSC制式的电视信号。
在图2中,同步分离电路22包含比较器31、PLL电路32、分频器33、垂直同步分离电路34以及开关电路35。
比较器31通过从LPF 21接收除去噪声后的模拟合成视频信号的供给,并按规定的限幅电平L1来截出(限幅)该模拟合成视频信号,从而从模拟合成视频信号中分离信号S1(C-SYNC)。接着,将所得到的信号S1提供给PLL电路32。该PLL电路32包含相位检测器32a、环路滤波器32b、电压控制振荡器(VCO)32c以及分频器32d。
相位检测器32a接收比较器31的输出信号S1与分频器32d的输出信号S5(再生的H-SYNC)的输入,将两者的相位进行比较,并向环路滤波器32b输出具有与两者的相位差相对应的电压值的相位差信号S2。
环路滤波器32b从自相位检测器32a提供的相位差信号S2中除去高频成分,并将所得到的信号S3提供给VCO 32c。
VCO 32根据从环路滤波器32b提供的信号S3的电压值,改变其输出信号S4的振荡频率,并提供给分频器32d。在这里,VCO 32c朝着在比较器31的输出信号S1与分频器32d的输出信号S5之间没有相位差的方向,使振荡频率改变。
分频器32d包含降值计数器,其按分频比N(N为偶数)对VCO 32c的输出信号S4进行分频,生成周期1H(1个水平扫描期间)的信号S5。分频器32d将这个信号S5作为再生的H-SYNC输出到数字IC 10的输入端子13的同时,还将其反馈给相位检测器32a。此外,分频器32d在生成信号S5的过程中,按分频比N/2对VCO 32c的输出信号S4进行分频,生成周期H/2的信号S6,并将该信号S6输出到分频器33。
分频器33包含降值计数器,其按分频比525对自分频器32d提供的周期H/2的信号S6进行分频,并生成周期262.5H的信号S7。分频器33将所得到的信号S7输出到开关电路35。
上述比较器31的输出信号S1在被提供给上述PLL电路32的同时,还被提供给垂直同步分离电路34。
垂直同步分离电路34包含积分电路34a和比较器34b。图3中示出了输入到垂直同步分离电路34的输入信号S1、积分电路34a的输出信号S8以及比较器34b的输出信号S9的波形图。
积分电路34a通过模拟方式或数字方式对输入信号S1进行积分,并将积分信号S8输出到比较器34b。比较器34b按规定的限幅电平L2截出来自于积分电路34a的积分信号S8,并将所得到的信号S9输出到开关电路35。此外,比较器34b还将信号S9提供给分频器33。分频器33通过信号S9按适当的定时进行复位。例如,分频器33针对某一系列模拟合成视频信号按信号S9所含的初始脉冲进行复位。
开关电路35将分频器33的输出信号S7以及垂直同步分离电路34的输出信号S9中的任何一个信号选择性地作为再生的V-SYNC并输出到数字IC 10的输入端子13。例如,开关电路35针对某一系列模拟合成视频信号,直到信号S9的初始脉冲被输出为止一直选择信号S9,在输出该脉冲之后选择信号S7。
另外,还将由上述同步分离电路22再生的C-SYNC、H-SYNC或V-SYNC输出到视频信号处理电路1的外部。
返回到图1,ADC 11对所输入的模拟合成视频信号进行AD转换,并将所得到的数字合成视频信号提供给数字视频信号处理电路12。
数字视频信号处理电路12利用提供到输入端子13的同步信号(H-SYNC和V-SYNC),也就是由同步分离电路22再生的同步信号,对由ADC 11数字化的合成视频信号实施规定的视频信号处理,生成数字的RGB信号,并输出到外部。在这里,作为规定的视频信号处理,例如是,生成用于使模拟合成视频信号电平固定的钳位电路(未示出)的钳位脉冲的处理、根据数字化的合成视频信号生成亮度信号(Y)和彩色信号(C)的Y/C分离处理、根据所生成的彩色信号来解调色差信号(R-Y、G-Y、B-Y)的彩色解调处理、以及根据亮度信号和色差信号生成RGB信号的RGB信号生成处理等等。
简单地对具有上述结构的视频信号处理电路1的操作进行描述。来自外部的模拟合成视频信号被输入到ADC 11和LPF 21。LPF 21从模拟合成视频信号中除去噪声成分,并将所得到的信号输出到同步分离电路22。同步分离电路22从除去噪声后的模拟合成视频信号中提取出同步信号(H-SYNC和V-SYNC),并将该同步信号提供给数字视频信号处理电路12。另一方面,ADC 11对模拟合成视频信号进行AD转换,并将经数字转换后的合成视频信号提供给数字视频信号处理电路12。数字视频信号处理电路12利用由同步分离电路22正确再生的同步信号,从数字合成视频信号中生成数字RGB信号,并加以输出。
根据上面描述的本实施例,获得了以下效果。也就是,在对所输入的模拟合成视频信号进行AD转换,对数字化后的合成视频信号实施视频信号处理的视频信号处理电路中,没有对AD转换后的合成视频信号进行同步分离,而是利用模拟滤波器从模拟合成视频信号中除去高频成分,并对所得到的信号进行同步分离。因此,相对于过去的数字视频译码器80而言能够改善弱电场时的同步性能,从而能够在弱电场时得到正确的同步信号。其结果是,能够减弱由于不同步而导致的画面震颤。此外,由于能够使用正确的同步信号,因而能够良好地进行亮度信号和彩色信号等信号的再生。
此外,在具有对所输入的模拟合成视频信号进行AD转换的AD转换器以及对由该AD转换器数字化的合成视频信号实施视频信号处理的数字视频信号处理电路的视频信号处理电路(数字视频译码器)中,在内部没有对AD转换后的合成视频信号进行同步分离,而是从利用模拟滤波器从模拟合成视频信号中除去高频成分,并对所得到的信号进行同步分离的外部电路中接收同步信号的供给。由此,根据本实施例,相对于过去的数字视频译码器80而言能够改善弱电场时的同步性能,从而能够在弱电场时得到正确的同步信号。其结果是,能够减弱由于不同步而导致的画面震颤。此外,由于能够使用正确的同步信号,因而能够良好地进行亮度信号和彩色信号等信号的再生。
[第二实施方式]
图4是示出根据第二实施方式的视频信号处理电路2的结构的框图。该视频信号处理电路2是根据从外部输入的模拟合成视频信号生成数字的3原色(RGB)信号并输出的电路。
在图4中,视频信号处理电路2具有AD转换器(ADC)111、数字同步分离电路112、数字视频信号处理电路113、输入端子114以及选择器115。在优选实施方式中,视频信号处理电路2是由数字IC构成的数字视频译码器。在这种结构中,来自外部的模拟合成视频信号被输入到ADC111中。
ADC 111转换所输入的模拟合成视频信号,将得到的数字合成视频信号提供给数字同步分离电路112和数字视频信号处理电路113。
数字同步分离电路112从自ADC 111提供的数字合成视频信号中分离同步信号,并将所得到的同步信号经由后面所述的选择器115提供给数字视频信号处理电路113。在这里,同步信号是水平同步信号(H-SYNC)以及垂直同步信号(V-SYNC)。图5中示出了数字同步分离电路112的结构的一个例子。不过,作为数字同步分离电路112,已知了各种类型的数字同步分离电路,对本实施例所涉及的数字同步分离电路112的类型不作特别限制。下面,对图5中所示的数字同步分离电路112进行描述。另外,在下面的描述中,把模拟合成视频信号设为NTSC制式的电视信号。
在图5中,数字同步分离电路112包含数字低通滤波器(数字LPF)130、比较器131、PLL电路132、分频器133、垂直同步分离电路134以及开关电路135。
数字LPF 130从ADC 111中接收数字的合成视频信号的供给,并从该信号中除去高频成分。接着,数字LPF 130将所得到的信号S0’提供给比较器131。
比较器131通过按规定的限幅电平L1’截出(限制)自数字LPF 130提供的合成视频信号S0’,从合成视频信号S0’中分离信号S1’(C-SYNC)。接着,将所得到的信号S1’提供给PLL电路132以及垂直同步分离电路134。
由于PLL电路132、分频器133、垂直同步分离电路134以及开关电路135与图2中所示的同步分离电路22的部件(符号32~35)相同,因此省略对它们的描述。不过,在本实施例中,包含在PLL电路132中的分频器132d的输出信号(再生的H-SYNC)以及开关电路135的输出信号(再生的V-SYNC)都被输出到选择器115。
返回图4,数字视频信号处理电路113利用自选择器115提供的同步信号(H-SYNC和V-SYNC),对由ADC 111数字化的合成视频信号实施规定的视频信号处理,生成数字的RGB信号,并输出到外部。在这里,作为规定的视频信号处理,同上述第一实施例一样,例如是生成钳位脉冲的处理、Y/C分离处理、彩色解调处理、RGB信号生成处理等等。
如上所述,本实施例的视频信号处理电路2能够利用内部的数字同步分离电路112来提取同步信号,并且利用这个同步信号从模拟合成视频信号中生成数字RGB信号。也就是说,上述视频信号处理电路2单独作为数字视频译码器发挥作用。
然而,如前所述,在利用数字同步分离电路112来进行同步分离的结构当中,不能在弱电场时得到正确的同步信号。因此,在弱电场时,就会产生诸如所谓的画面震颤的问题以及所谓的亮度信号或彩色信号未被正确再生的问题。而且,如前所述,对于在弱电场时的同步分离而言,模拟同步分离电路比数字同步分离电路性能更好。
所以,在本实施方式中,为了使提高弱电场时的同步性能成为可能,视频信号处理电路2变为能够利用由外部的模拟同步分离电路而得到的同步信号的结构。具体来讲,在视频信号处理电路2中设置有:从外部的模拟同步分离电路中接收同步信号的供给的输入端子114;和选择由数字同步分离电路112而得到的同步信号以及输入到输入端子114的同步信号中的任何一个信号的选择器115。下面,具体地对该结构进行描述。
图6是示出给视频信号处理电路2附加模拟同步分离电路120而成的视频信号处理电路3的结构的框图。在图6中,来自外部的模拟合成视频信号在被输入到ADC 111的同时,还被输入到模拟同步分离电路120。
模拟同步分离电路120利用模拟滤波器从模拟合成视频信号中除去高频成分,从所得到的信号中分离同步信号,并将该同步信号提供给视频信号处理电路2的输入端子114。在这里,同步信号是水平同步信号(H-SYNC)以及垂直同步信号(V-SYNC),或是将它们合成后的合成同步信号(C-SYNC)。
图7中示出了模拟同步分离电路120的结构的一个例子。不过,作为模拟同步分离电路,已知了各种类型的模拟同步分离电路,对本实施方式所涉及的模拟同步分离电路120的类型不作特别限制。下面,对图7中所示的模拟同步分离电路120进行描述。另外,在下面的描述中,把模拟合成视频信号设为NTSC制式的电视信号。
在图7中,模拟同步分离电路120包含模拟低通滤波器(模拟LPF)140、比较器141、PLL电路142、分频器143、垂直同步分离电路144以及开关电路145。
模拟LPF 140从所输入的模拟合成视频信号中除去高频成分。通过利用该模拟LPF 140,来除去模拟合成视频信号(特别是弱电场信号)中所含的高频噪声成分。模拟LPF 140将所得到的信号提供给比较器141。
由于比较器141、PLL电路142、分频器143、垂直同步分离电路144以及开关电路145与图2中所示的同步分离电路22的部件(符号31~35)相同,因而省略对它们的描述。不过,在本实施例中,包含在PLL电路142中的分频器142d的输出信号(再生的H-SYNC)以及开关电路145的输出信号(再生的V-SYNC)都经由输入端子114而被输出到选择器115。
返回图6,由模拟同步分离电路120分离出的同步信号经由视频信号处理电路2的输入端子114而被提供给选择器115。因此,向选择器115提供由数字同步分离电路112分离出的同步信号(以下,称为“同步信号Sd”)和由模拟同步分离电路120分离出的同步信号(以下,称为“同步信号Sa”)。
选择器115选择同步信号Sd和同步信号Sa中的任何一个。例如,当能从外部设置的寄存器116的数值为“0”时,选择同步信号Sd,当为“1”时,选择同步信号Sa。接着,选择器115在将所选择的同步信号Sd或Sa输出到外部的同时,还将其提供给数字视频信号处理电路113。
数字视频信号处理电路113利用自选择器115提供的同步信号Sd或Sa,对数字的合成视频信号实施规定的视频信号处理,生成数字的RGB信号,并加以输出。
接下来,对具有上述结构的视频信号处理电路2的优选使用方式进行描述。
使用者(例如,电视接收机的制造商)在重视成本胜于重视同步性能的情况下,不另外附加模拟同步分离电路120,而将图4中所示的视频信号处理电路2搭载到作为视频译码器的电视接收机上。在这种情况下,假如将寄存器116的数值设置为“0”的话,则由数字同步分离电路112提取出的同步信号Sd就被提供给数字视频信号处理电路113。由此,在这种使用方式下,对于相对噪声小的视频信号而言能够得到正确的同步信号,而对于相对噪声大的视频信号(弱电场信号等)而言则不能得到正确的同步信号。
另一方面,使用者在重视同步性能胜于重视成本的情况下,给视频信号处理电路2另外附加了模拟同步分离电路120,将图6中所示的视频信号处理电路3搭载在作为视频译码器的电视接收机上。在这种情况下,假如将寄存器116的数值设为“1”,则由模拟同步分离电路120提取出的同步信号Sa被提供给数字视频信号处理电路113。由此,在这种使用方式下,对于相对噪声大的视频信号(弱电场信号等)而言也能够得到正确的同步信号。也就是说,使用者通过另外附加模拟同步分离电路120,能够提高数字视频译码器的同步性能。
在这里,假设了提供同步信号Sd的情况,也就是将同步信号Sd的定时作为基准来设计数字视频信号处理电路113。因此,使用者在另外附加模拟同步分离电路120的情况下,确定相对于同步信号Sd的同步信号Sa的时间性不一致。具体来讲,由于在使用者切换选择器115的输出而选择同步信号Sd的情况下和选择同步信号Sa的情况下,通过比较适当位置上的信号(例如,选择器115的输出信号)的波形,从而确定相对于同步信号Sd的同步信号Sa的时间性不一致。接着,使用者以消除该时间性不一致的方式,对由数字视频信号处理电路113所生成的各种定时信号进行调节。因此,优选由数字视频信号处理电路113所生成的定时信号可以进行时间性调节。
下面,对上述定时信号的调节,以钳位脉冲的定时的调节为例进行说明。图8是用于说明钳位脉冲的定时的调节的框图。
在图8中,数字视频信号处理电路113所包含的钳位脉冲生成电路113a根据从选择器115提供的同步信号Sd或Sa,向钳位电路150输出钳位脉冲。钳位电路150在提供钳位脉冲的期间,将模拟合成视频信号固定到规定电平。
图9是同步信号以及钳位脉冲的波形图。在图9中,(a)中示出了同步信号Sd,(b)中示出了根据同步信号Sd生成的钳位脉冲CPd。如这些附图所示,钳位脉冲生成电路113a从同步信号Sd的下降沿开始经过规定时间t1后,产生钳位脉冲CPd。在这里,规定时间t1是为了使钳位脉冲CPd最佳执行电平固定而预先确定的,并且是在寄存器113中设定的。
在图9中,(c)中示出了同步信号Sa,(d)中示出了根据同步信号Sa生成的钳位脉冲CPa。如这些附图所示,同步信号Sa相对于同步信号Sd仅延迟时间t2,由此钳位脉冲CPa相对于钳位脉冲CPd也仅延迟时间t2。由于该钳位脉冲的延迟有可能会影响最佳的钳位。因此,使用者相对于同步信号Sd测定同步信号Sa的延迟时间t2,并将寄存器113b的设定值从t1改为(t1-t2)。由此,如图9(e)中所示,钳位脉冲生成电路113a从同步信号Sa的下降沿开始经过时间(t1-t2)后,就会产生钳位脉冲CPa’。其结果是,能够使根据同步信号Sa生成的钳位脉冲CPa’的定时同图9(b)中所示的理想钳位脉冲CPd的定时一致。另外,延迟时间t2的测定例如是在将寄存器116设置成“0”的情况下和设置成“1”的情况下观测同步信号、钳位脉冲或者钳位电路150的输出信号的波形并且通过比较所得到的波形而进行的。
根据上面描述的本实施方式所涉及的视频信号处理电路2,获得了以下效果。即,在对所输入的模拟合成视频信号进行AD转换并对数字化的合成视频信号实施视频信号处理的视频信号处理电路中,由于设置了从外部模拟同步分离电路接收同步信号的供给的输入端子114,因此能够提高在弱电场时的同步性能,其中外部模拟同步分离电路利用模拟滤波器从模拟合成视频信号中除去高频成分,并从所得到的信号中分离同步信号。
此外,由于在具有从模拟同步分离电路中接收同步信号的供给的输入端子114的同时,还具有数字同步分离电路112以及选择提供到输入端子114的同步信号和由数字同步分离电路112得到的同步信号的其中之一的选择器115,因此使用者可以选择以下两种使用方式,即:(A)不设置模拟同步分离电路、而在数字同步分离电路112中进行同步分离的重视成本的使用方式;(B)设置有模拟同步分离电路、并在模拟同步分离电路中进行同步分离的重视同步性能的使用方式。
此外,由于在具有输入端子114的同时,还具有数字同步分离电路112和选择器115,因而当利用模拟同步分离电路选择同步信号时以及当利用数字同步分离电路112选择同步信号时,通过比较同步信号和钳位脉冲等的波形,能够相对于由数字同步分离电路112所得到的同步信号来确定由模拟同步分离电路所得到的同步信号的时间性不一致。而且,通过根据确定结果调节模拟同步分离电路和数字视频信号处理电路113等,从而能够补偿由模拟同步分离电路所得到的同步信号的时间性不一致。
此外,根据本实施方式所涉及的视频信号处理电路3,也就是根据在视频信号处理电路2中附加了模拟同步分离电路120的结构,获得了以下效果。即,由于在对所输入的模拟合成视频信号进行AD转换并对数字化的合成视频信号实施视频信号处理的视频信号处理电路中,设置了利用模拟滤波器从模拟合成视频信号中除去高频成分并从所得到的信号中分离同步信号的模拟同步分离电路120,因此能够利用模拟同步分离电路120得到正确的同步信号,从而能够提高在弱电场时的同步性能。
此外,由于具有模拟同步分离电路120、数字同步分离电路112、选择器115,因而在这种条件下,能够切换使用由模拟同步分离电路120所得到的同步信号和由数字同步分离电路112所得到的同步信号。例如,对于相对噪声小的信号而言最好使用由数字同步分离电路112所得到的同步信号,而对于相对噪声大的信号(弱电场信号等)而言最好使用由模拟同步分离电路120所得到的同步信号。图10中示出了具有根据噪声量来切换同步信号的功能的视频信号处理电路4的结构。在图10中,视频信号处理电路4具有检测模拟合成视频信号中所包含的噪声量的噪声检测器160。而且,选择器115根据噪声检测器160的检测结果来选择同步信号。具体来讲,在利用噪声检测器160检测出的噪声量未达到规定电平的情况下,选择器115选择由数字同步分离电路112所得到的同步信号,而在规定电平以上的情况下,选择由模拟同步分离电路120所得到的同步信号。
再者,本发明不限于上述实施方式,在不脱离本发明主旨的范围内可以作出各种变形。例如,在上述第一实施方式中,同步分离电路22也可以将C-SYNC作为同步信号提供给数字视频信号处理电路12。在这种情况下,由于在同步分离电路22中不需要从C-SYNC中分离出H-SYNC和V-SYNC,因而在图2中可以省略除比较器31以外的电路。由此,在数字视频信号处理电路12一侧必须有用于从C-SYNC中分离出H-SYNC和V-SYNC的电路(例如,图2的32~35)。
此外,在上述第二实施方式中,模拟同步分离电路120也可以将C-SYNC作为同步信号提供给视频信号处理电路2。在这种情况下,由于在模拟同步分离电路120中不需要从C-SYNC中分离出H-SYNC和V-SYNC,因而在图7中可以省略除模拟LPF 140和比较器141以外的部分。由此,在视频信号处理电路2一侧必须有用于从C-SYNC中分离出H-SYNC和V-SYNC的电路(例如,图7的142~145)。
此外,在上述第二实施方式中,当选择由模拟同步分离电路120所得到的同步信号时,也可以停止数字同步分离电路112的操作。相反,当选择由数字同步分离电路112所得到的同步信号时,也可以停止模拟同步分离电路120的操作。
此外,在上述第一和第二实施方式中,数字视频信号处理电路12、113最好是用于生成数字RGB信号的电路,但并不限于此,也可以是用于对数字的合成视频信号实施使用同步信号的处理的电路。例如,数字视频信号处理电路12、113也可以是用于生成亮度信号和彩色信号并输出的电路、用于生成亮度信号和色差信号并输出的电路,或是生成钳位脉冲并输出的电路等等。
Claims (9)
1.一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:
模拟滤波器,其从上述模拟合成视频信号中除去高频成分;
同步分离电路,其从上述模拟滤波器的输出信号中分离同步信号;
AD转换器,其对上述模拟合成视频信号进行AD转换;和
数字视频信号处理电路,其利用由上述同步分离电路而得到的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
2.一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:
输入端子,其接收从通过利用模拟滤波器从上述模拟合成视频信号中除去高频成分而得到的信号中分离出的同步信号的供给;
AD转换器,其对上述模拟合成视频信号进行AD转换;和
数字视频信号处理电路,其利用提供给上述输入端子的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
3.一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:
AD转换器,其对上述模拟合成视频信号进行AD转换;
数字同步分离电路,其从经上述AD转换器数字化的合成视频信号中分离同步信号;
输入端子,其从外部接收同步信号的供给;
选择器,其选择由上述数字同步分离电路所得到的同步信号和提供到上述输入端子的同步信号中的任何一个;和
数字视频信号处理电路,其利用由上述选择器选择的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
4.根据权利要求3所述的视频信号处理电路,其特征在于,上述输入端子连接模拟同步分离电路,该模拟同步分离电路利用模拟滤波器从上述模拟合成视频信号中除去高频成分,并从所得到的信号中分离同步信号后输出。
5.根据权利要求4所述的视频信号处理电路,其特征在于,
包括噪声检测器,其检测上述模拟合成视频信号所包含的噪声量,
上述选择器根据上述噪声检测器的检测结果来选择同步信号。
6.根据权利要求5所述的视频信号处理电路,其特征在于,当上述模拟合成视频信号所包含的噪声量为规定阈值以上时,上述选择器选择由上述模拟同步分离电路所得到的同步信号。
7.一种视频信号处理电路,其接收至少合成了亮度信号和同步信号的模拟合成视频信号,并对该模拟合成视频信号进行处理,其特征在于,包括:
AD转换器,其对上述模拟合成视频信号进行AD转换;
数字同步分离电路,其从经上述AD转换器数字化的合成视频信号中分离同步信号;
模拟同步分离电路,其利用模拟滤波器从上述模拟合成视频信号中除去高频成分,并从所得到的信号中分离同步信号;
选择器,其选择由上述数字同步分离电路所得到的同步信号和由上述模拟同步分离电路所得到的同步信号中的任何一个;和
数字视频信号处理电路,其利用由上述选择器选择的同步信号,对经上述AD转换器数字化的合成视频信号实施规定的视频信号处理。
8.根据权利要求7所述的视频信号处理电路,其特征在于,
包括噪声检测器,其检测上述模拟合成视频信号所包含的噪声量,
上述选择器根据上述噪声检测器的检测结果来选择同步信号。
9.根据权利要求8所述的视频信号处理电路,其特征在于,当上述模拟合成视频信号所包含的噪声量为规定的阈值以上时,上述选择器选择由上述模拟同步分离电路所得到的同步信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292132 | 2004-10-05 | ||
JP2004292645 | 2004-10-05 | ||
JP2004292132A JP2006109029A (ja) | 2004-10-05 | 2004-10-05 | 映像信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1774036A true CN1774036A (zh) | 2006-05-17 |
CN100405821C CN100405821C (zh) | 2008-07-23 |
Family
ID=36378238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101291698A Expired - Fee Related CN100405821C (zh) | 2004-10-05 | 2005-10-08 | 视频信号处理电路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2006109029A (zh) |
CN (1) | CN100405821C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105933574A (zh) * | 2016-05-20 | 2016-09-07 | 南京邮电大学 | 视频中行、场同步信号的分离系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930010844B1 (ko) * | 1991-01-12 | 1993-11-12 | 삼성전자 주식회사 | 전자카메라의 비디오신호기록장치 |
JPH089190A (ja) * | 1994-06-15 | 1996-01-12 | Hitachi Ltd | 同期判定回路 |
US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
JPH0884320A (ja) * | 1994-09-13 | 1996-03-26 | Hitachi Ltd | ビデオディスク再生装置およびそれを用いた表示システム |
JP3087635B2 (ja) * | 1995-12-11 | 2000-09-11 | 日本電気株式会社 | 画像同期制御表示装置 |
JP4461522B2 (ja) * | 1999-09-20 | 2010-05-12 | パナソニック株式会社 | 水平同期分離回路 |
JP4472098B2 (ja) * | 2000-03-31 | 2010-06-02 | シャープ株式会社 | 同期信号処理回路および表示装置 |
CN1331548A (zh) * | 2000-06-26 | 2002-01-16 | 张培忠 | 对称型全帧行扰乱电视图象加/解密器 |
JP2002278495A (ja) * | 2001-03-16 | 2002-09-27 | Fujitsu General Ltd | サンプリング位相調整回路 |
JP2003087602A (ja) * | 2001-09-07 | 2003-03-20 | Fujitsu General Ltd | 映像信号処理回路 |
CN1510917A (zh) * | 2002-12-25 | 2004-07-07 | 乐金电子(沈阳)有限公司 | 数字电视输入信号处理装置及方法 |
-
2004
- 2004-10-05 JP JP2004292132A patent/JP2006109029A/ja active Pending
-
2005
- 2005-10-08 CN CNB2005101291698A patent/CN100405821C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105933574A (zh) * | 2016-05-20 | 2016-09-07 | 南京邮电大学 | 视频中行、场同步信号的分离系统 |
CN105933574B (zh) * | 2016-05-20 | 2019-05-21 | 南京邮电大学 | 视频中行、场同步信号的分离系统 |
Also Published As
Publication number | Publication date |
---|---|
CN100405821C (zh) | 2008-07-23 |
JP2006109029A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8854545B2 (en) | Television functionality on a chip | |
CN1113544C (zh) | 运动检测电路、运动检测方法以及亮度/色度信号分离装置 | |
US7468760B2 (en) | Apparatus and related method for level clamping control | |
CN1076071A (zh) | 用于显示广告画面数据的屏幕显示电路 | |
CN1652613A (zh) | 视频信号中的运动检测 | |
CN1801951A (zh) | 过采样a/d转换电路 | |
CN102238384A (zh) | 多通道视频解码器 | |
CN1536897A (zh) | 视频信号处理器与使用该处理器的tv接收机 | |
US7456903B2 (en) | Video signal processing circuit | |
US7956931B2 (en) | Delay circuit and video signal processing circuit using the same | |
CN1189041C (zh) | 数字彩色信号再现电路 | |
CN1774036A (zh) | 视频信号处理电路 | |
CN1122407C (zh) | 彩色电视制式确定电路 | |
CN101223697B (zh) | 利用折叠补偿采样消除寄生信号的信号处理器及其方法 | |
CN1197348C (zh) | 电视信号处理装置中产生沙堡信号的系统、方法和设备 | |
CN1275290A (zh) | 电视接收机的彩色传输制式判别电路 | |
CN1739301A (zh) | 从复合视频基带信号中分离色度信号的方法和设备 | |
US8072546B2 (en) | Method and apparatus for reducing cross-luminance in an image display device | |
JP2007097019A (ja) | 遅延回路及びそれを用いた映像信号処理回路 | |
CN1027668C (zh) | 文字广播信号发生装置及文字广播信号接收机 | |
CN1416271A (zh) | 复合视频输出信号的稳定装置 | |
KR100404581B1 (ko) | 동기신호 생성회로 | |
CN85104163A (zh) | 逐行倒相彩色系统辉度信号及色信号之分离 | |
JPH0846821A (ja) | デジタル同期分離回路 | |
CN1747560A (zh) | 可抑制假色杂讯的三维视频混成信号解调方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080723 Termination date: 20201008 |
|
CF01 | Termination of patent right due to non-payment of annual fee |