CN1770454A - 三维存储器系统芯片 - Google Patents

三维存储器系统芯片 Download PDF

Info

Publication number
CN1770454A
CN1770454A CNA2004100409683A CN200410040968A CN1770454A CN 1770454 A CN1770454 A CN 1770454A CN A2004100409683 A CNA2004100409683 A CN A2004100409683A CN 200410040968 A CN200410040968 A CN 200410040968A CN 1770454 A CN1770454 A CN 1770454A
Authority
CN
China
Prior art keywords
interconnection line
layer
chip
soc
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100409683A
Other languages
English (en)
Other versions
CN100508196C (zh
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB2004100409683A priority Critical patent/CN100508196C/zh
Priority to US11/163,889 priority patent/US20060097279A1/en
Publication of CN1770454A publication Critical patent/CN1770454A/zh
Application granted granted Critical
Publication of CN100508196C publication Critical patent/CN100508196C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种含有半3D－M层的三维存储器系统芯片(3DM－SoC)。它充分利用了三维存储器(3D－M)可堆叠于衬底电路上的特点，将SoC芯片中嵌入式存储器上的闲置互连线层转化为3D－M。该转化过程以极低的额外工艺成本，在基本不增加芯片面积的前提下能极大地增加SoC的存储容量，提高其性能。本发明还提供了一种具有大3D－M基本阵列的3DM－SoC，它可以避免因3D－M与系统的集成而需要对独立衬底电路块的版图进行改动。

Description

三维存储器系统芯片
                              技术领域
本发明涉及集成电路领域，更确切地说，涉及电编程三维存储器系统芯片(3DM-SoC)。
                              背景技术
集成电路日新月异的进步使芯片功能日益增加。由于现有技术中存储器和数据处理器均基于衬底晶体管1t，故很容易地集成在同一衬底上，这导致系统芯片(system-on-a-chip，简称为SoC)的广泛应用(图1A和图1B)。如图1A所示，一个SoC芯片一般含有嵌入式存储器(embedded memory，简称为eM，其所占的芯片区域称为eM区)0EM和嵌入式数据处理器(embedded processor，简称为eP，其所占的芯片区域称为eP区)0EP。eM含有RAM和/或ROM，它用来存储数据；eP具有逻辑和/或模拟功能，它对数据进行处理。
在SoC芯片中，eM区中所需互连线的层数一般远少于eP区。如图1B所示，该SoC芯片的eP区0EP共使用了4层互连线1EP，即IL1-IL4，而其eM区0EM只使用了2层互连线1EM，即IL1和IL2，故有2层互连线在eM区内未被使用(IL3和IL4)。本发明将这些由未被使用的互连线层(如IL3和IL4)所占据的空间称为闲置空间1DY。对于基于damascene的工艺流程，该闲置空间1DY由哑金属(dummy metal，如30d、40d)填充。
现有的SoC芯片中eM区0EM可能占有多于～50％的芯片面积。同时，eM区0EM所需互连线1EM的层数(～3)远小于eP区0EP所需互连线1EP的层数(～8)。相应地，SoC芯片有很大的闲置空间1DY(在＞～50％的芯片面积上＞～5层互连线)。为了充分应用该闲置空间1DY，本发明提供了一种含有半3D-M层的三维存储器系统芯片(three-dimensional memorysystem-on-a-chip，简称为3DM-SoC)。它充分利用了三维存储器(three-dimensional memory，简称为3D-M)可堆叠于衬底电路上的特点，将闲置空间1DY转化为3D-M。该转化过程以极低的额外工艺成本，在基本不增加芯片面积的前提下能极大地增加SoC的存储容量，从而提高其功能。
本发明还提供了一种具有大3D-M基本阵列的3DM-SoC。当3D-M与eP、eM集成时，最好使用大3D-M基本阵列，即3D-M基本阵列最好能够覆盖至少一个独立衬底电路块，如eP、eM(至少eM的单位阵列)，甚至于整个芯片，这样能够避免因为集成而需要对eP、eM的版图进行改动。
                              发明目的
本发明的主要目的是提供一种额外工艺成本极低，且在基本不增加芯片面积的前提下，具有更大存储容量、更强功能的SoC芯片。
本发明的另一目的是提供一种能避免对现有SoC芯片中独立电路块的版图设计作较大改动的SoC芯片。
根据这些以及别的目的，本发明提供了多种三维存储器系统芯片(3DM-SoC)。
                              发明内容
本发明提供了一种含有半3D-M层的三维存储器系统芯片(3DM-SoC)。一般说来，系统芯片(SoC)含有基于衬底晶体管的嵌入式数据处理器(eP)和嵌入式存储器(eM)。由于eP区所需的互连线层数要大于eM区，eM区内一般有多个互连线层未被利用，它们形成一闲置空间。本发明充分利用了三维存储器(3D-M)可堆叠于衬底电路上的特点，将该闲置空间转化为3D-M。该3D-M层由于仅覆盖eM区，而不覆盖eP区，故称为半3D-M层。该转化过程以极低的额外工艺成本(对于某些实施例来说，每个3D-M层仅需一次额外光刻步骤)，在基本不增加芯片面积的前提下能极大地增加SoC的存储容量，从而使其具有更强功能。
本发明还提供了一种具有大3D-M基本阵列的3DM-SoC。当3D-M与eP、eM集成时，最好使用大3D-M基本阵列，即3D-M基本阵列最好能够覆盖至少一个独立衬底电路块，如eP、eM(至少eM的单位阵列)，甚至于整个芯片，这样能够避免因为集成而需要对eP、eM的版图进行改动。
                              附图说明
图1A是一种现有系统芯片(SoC)的顶视图；图1B是图1A中现有SoC芯片沿AA’的截面图；
图2是一种三维存储器(3D-M)的截面图；
图3是一种具有半3D-M层的三维存储器系统芯片(3DM-SoC)的截面图；
图4表示第一种在3DM-SoC中使用的3D-M/互连线；
图5A-图5E表示该第一种3D-M/互连线的一种生产工艺流程；
图6表示一种使用电编程三维存储器(EP-3DM)的3DM-SoC；
图7A-图7C表示几种3D-M膜的实施例；
图8表示第二种在3DM-SoC中使用的3D-M/互连线；
图9A-图9C表示该第二种3D-M/互连线的一种生产工艺流程；
图10表示第三种在3DM-SoC中使用的3D-M/互连线；
图11A-图11D表示该第三种3D-M/互连线的一种生产工艺流程；
图12表示第四种在3DM-SoC中使用的3D-M/互连线；
图13A-图13D表示该第四种3D-M/互连线的一种生产工艺流程；
图14A-图14CB表示一种混合型互连线层及其两种生产工艺流程；
图15表示一种具有半3D-M层和全3D-M层的3DM-SoC，该全3D-M层能覆盖eM和eP区域；
图16是一种现有技术采用的小基本阵列3D-M的版图设计；
图17对本发明所定义的3D-M基本阵列作了详细描述；
图18A-图18C是三种具有大3D-M基本阵列的3DM-SoC的版图设计。
                             具体实施方式
三维存储器(3-dimensional memory，简称为3D-M)将一个或多个存储层在垂直于衬底的方向上相互叠置在衬底电路上(参见中国专利ZL98119572.5、美国专利5,835,396、6,717,222等)。如图2所示，3D-M含有至少一个(最好是两个以上)叠置于衬底电路10上的3D-M层100，3D-M层100上有多条地址选择线(包括字线102a和位线108i、108j)和多个介于字线和位线间的3D-M元，层间连接通道孔100av提供3D-M层100和衬底电路10之间的电连接。
3D-M可以根据其编程的方式来分类(参见美国专利6,717,222)：如果其所存储的内容是通过电的形式来编程的，则该3D-M被称为电编程3D-M(EP-3DM)；如果其所存储的内容是通过非电的形式(如掩模)来编程的，则该3D-M被称为非电编程3D-M(NEP-3DM)。电编程3D-M(EP-3DM)可以进一步分为三维随机存取存储器(3D-RAM)、三维一次电编程存储器(3-D one-time programmable，简称为3D-OTP)和三维多次电编程存储器(3-Dwrite-many，简称为3D-WM)。另一方面，一种典型的非电编程3D-M(NEP-3DM)是掩模编程三维只读存储器(3D-MPROM)。图2中的3D-M即为3D-MPROM：它以隔离介质106的存在与否来表示逻辑“0”或“1”。
3D-M也可以采用常规半导体存储器的分类法来分类，即它可以分为三维随机存取存储器(3D-RAM)和三维只读存储器(3D-ROM，包含3D-MPROM、3D-OTP、3D-WM等)。由同一发明人提出的中国专利(专利号ZL98119572.5)和中国专利申请(如专利申请02131089.0等)即采取这种分类法。在本申请中，上述分类法被交替使用。
图3表示一种具有半3D-M层的三维存储器系统芯片(3DM-SoC)。在该实施例中，图1B中的闲置空间1DY被转换成一3D-M层3DM。由于该3D-M层只覆盖了eM区，而非整个芯片，故其称为半3D-M层(图15中的3D-M层3DMB由于基本覆盖了整个芯片，包括eM区0EM和eP区0EP，故其称为全3D-M层)。在半3D-M层3DM，互连线层IL3构成位线30m，互连线层IL4构成字线40m，在位线和字线之间有一3D-M膜36。该3D-M膜36含有二极管膜(包括p-n二极管、p-i-n二极管、Schottky二极管等)或其它有源元件(参见中国专利ZL98119572.5、美国专利5,835,396、6,717,222等)。
在该实施例中，eP区0EP和eM区0EM中互连线层数的差别为2(即4-2)。相应地，可以在闲置空间1DY中建成1个3D-M层。如果该互连线层数的差别为6，则可以建成3个3D-M层(如使用分离的3D-M结构)到5个3D-M层(如使用相互交叉的3D-M结构)(对于分离的3D-M和相互交叉的3D-M，可参见美国专利6,717,222中的图9-图10)。
图4表示第一种在3DM-SoC中使用的3D-M/互连线。这里，3D-M/互连线是指在3DM-SoC中相邻两互连线层ILa(包括低层导体30L、30M)、ILb(包括高层导体40L、40M1、40M2)的两种连接方式：
1)在eP区0EP，通过通道孔38形成常规互连线连接，该通道孔38对低层和高层导体提供双向电连接(两个方向的电阻相近)；
2)在eM区0EM，通过3D-M膜36形成3D-M元(3D-M元存储的数字信息由，如3D-M膜的存在与否，来表示)，该3D-M膜36对低层和高层导体提供单向电连接(两个方向的电阻相差较大)。
注意到，现有技术中，相邻两互连线层一般只具有第1)种连接方式，即通过通道孔的双向电连接。
图5A-图5E表示该第一种3D-M/互连线的一种生产工艺流程。该工艺流程与常规dualdamascene工艺相比，只多了一个额外的光刻步骤(参看图5B)。相应地，其额外工艺成本很低。它含有如下步骤：
1)通过damascene等方法，形成第一布线层ILa。这里，数字31表示低层导体30L、30M之间的层内介质(图5A)；
2)淀积并刻蚀3D-M层。在该步骤后，在eM区0EM的逻辑“1”存储元处形成了3D-M柱36(图5B)；
3)淀积、平面化并刻蚀第一层间介质33直到在eM区0EM中的3D-M柱36被暴露。紧接着淀积第二层间介质35(图5C)。第一和第二层间介质33、35的结构和构成与常规dual damascene中所用层间介质类似；
4)刻蚀通道孔和沟槽图形，直到：在eM区0EM中的3D-M柱36上表面被暴露；在eP区0EP中的低层导体30L上表面被暴露(图5D)。该步骤与常规dual damascene类似；
5)通过CMP等方法，填充并平面化第二布线层ILb(图5E)。该步骤也与常规dualdamascene类似。
图4、图5A-图5E的实施例以3D-MPROM(掩膜编程)为例。图6的实施例则以EP-3DM(电编程)为例。该EP-3DM与3D-MPROM不同处在于：它不像3D-MPROM一样需要在不同存储元的位置处选择性地刻蚀3D-M膜，而是在每个存储元处形成3D-M膜36P。该3D-M膜36P可以含有二极管-反熔丝膜、或其它有源元件。有关EP-3DM的细节可参看中国专利ZL98119572.5、美国专利5,835,396、6,717,222等。对于熟悉本专业的人士来说，虽然本说明书的大部分实施例均以3D-MPROM为例，但其精神可以很容易地推广到别的3D-M中(如EP-3DM)。
图7A-图7C表示几种3D-M膜的实施例。图7A中的3D-M膜36含有一p膜36a和一n膜36b。在p膜36a和n膜36b之间还可含有一i膜。该i膜可以是轻微掺杂的。图7B中的3D-M膜36还含有一底缓冲膜36d和一顶缓冲膜36c。这些缓冲膜36c、36d含有导体材料，如TiW、W、Cu或强掺杂的半导体材料。它们可与p和n膜36a、36b分别同时形成。底缓冲膜36d可以防止低层导体30M上的缺陷对n膜36b产生不良影响；顶缓冲膜36c可在刻蚀第一层间介质33时保护p膜36a。图7C中的3D-M膜36P还含有一反熔丝膜36e。该3D-M膜36P可用于EP-3DM。对于熟悉本专业的人士，上述3D-M膜的实施例仅代表了极少部分可能的3D-M膜(参见中国专利ZL98119572.5、美国专利5,835,396、6,717,222等)。
图8表示第二种在3DM-SoC中使用的3D-M/互连线。与图4相似，该3D-M/互连线与dual damascene工艺匹配且额外工艺成本极低。其与图4的唯一差别是：高层导体40M2在eM区0EM通过一半通道孔38M与3D-M膜36接触(而不是直接与之接触)。这里，半通道孔38M只穿越了层间介质33的一部分(其深度小于全通道孔38)，即从高层导体40M2到3D-M膜36的顶端。与之比较，全通道孔38完全穿越了层间介质33，即从高层导体40M2到低层导体30L。
图9A-图9C表示该第二种3D-M/互连线的一种生产工艺流程。与图5A-图5E类似，在eM区0EM形成多个3D-M柱36(图9A)。在该实施例中，每个3D-M元处均有一个3D-M柱36。接着，第一和第二层间介质33、35被淀积并平面化。与图5C不同的是，在该步骤时，eM区0EM内没有3D-M柱36被暴露。图9B-图9C类似图5D-图5E，即形成通道孔和沟槽并填充高层导体。3D-M中存储的数码信息通过半通道孔38M的存在与否表示。
图10表示第三种在3DM-SoC中使用的3D-M/互连线。该3D-M/互连线是个自对准柱形3D-M，其细节详见美国专利6,717,222。自对准柱形3D-M的3D-M膜36成矩形，其一边长等于低层导体30M的宽度；另一边长等于高层导体40M2的宽度。
图11A-图11D表示该第三种3D-M/互连线的一种生产工艺流程。它包含如下步骤：
1)依次淀积低层导体(30M、30L)和3D-M膜36。接着在eP区0EP除去3D-M膜36。之后，在eM区0EM连续刻蚀3D-M膜36和低层导体30M。接着淀积并平面化一介质膜133(图11A)；
2)在eM区0EM刻蚀开口36o、在eP区0EP刻蚀开口38o(图11B)。在该实施例中，这些开口是nF开口。有关nF开口的细节参见序列号为10/230,648、10/230,610的美国专利申请；
3)形成低层导体140(图11C)；
4)刻蚀低层导体140。该步骤将刻蚀穿3D-M膜36直到低层导体30M被暴露。
图12表示第四种在3DM-SoC中使用的3D-M/互连线。该3D-M/互连线是个自对准自然结3D-M，其细节详见美国专利6,717,222。3D-M膜36b自然形成在高层导体40M2和低层导体30M的交叉处。
图13A-图13D表示该第四种3D-M/互连线的一种生产工艺流程。它包含如下步骤：
1)依次淀积低层导体(30M、30L)和第一3D-M半膜36a。该3D-M半膜36a可能是图7A中3D-M膜36中的n膜。接着在eP区0EP除去该第一3D-M半膜36a。之后，在eM区0EM连续刻蚀该第一3D-M半膜36a和低层导体30M。接着淀积并平面化一介质膜133，并在eM区0EM形成nF开口36o(图13A)；
2)形成第二3D-M半膜36b，并在eP区0EP除去该第二3D-M半膜36b(图13B)；
3)在eP区0EP刻蚀nF开口38o，并淀积高层导体140(图13C)；
4)刻蚀高层导体140。该步骤类似与图11D(图13D)。
图14A-图14CB表示一种混合型互连线层及其两种生产工艺流程。其中，图14A表示一种混合型互连线层ILx。所谓混合型互连线层ILx，即在同一互连线层的不同区域内使用不同导体。在不同区域内使用不同导体可以满足这些区域内不同器件(如常规互连线、3D-M元等)的不同需求。对于图14A中的实施例，eM区0EM内的eM导体30M含有TiSi2等适用于3D-M的导体材料；eP区0EP内的eP导体30L含有Cu等适用于常规互连线的导体材料。
图14BA-图14BB表示了该混合型互连线层ILx的一种生产工艺流程。首先形成eP导体30L及其覆盖介质32t。接着在其两边形成spacer膜32s(图14BA)。之后，淀积eM导体30M(图14BB)。在刻蚀eM导体30M后，形成所需的混合型互连线层ILx。
图14CA-图14CB表示了该混合型互连线层ILx的另一种生产工艺流程。该工艺流程与damascene工艺匹配。首先，在第一介质31内通过damascene形成eP导体30L。接着在整个硅片表面覆盖一层保护介质32u(图14CA)。之后，刻蚀穿保护介质32u并在第一介质31内形成沟槽32Mt(图14CB)。然后在沟槽32Mt内填充eM导体30M并平面化，形成混合型互连线层ILx。
图15表示一种具有半3D-M层和全3D-M层的3DM-SoC。在该实施例中，除了在eM区0EM的闲置空间中形成3D-M 3DMA，还形成了至少一个全3D-M层3DMB。这里，全3D-M层3DMB是指该3D-M层几乎能覆盖整个芯片，如至少一部分eP区0EP和至少一部分eM区0EM。该3D-M层3DMB也含有多个低层地址选择线50、高层地址选择线60和3D-M元56。由于全3D-M层的加入，3DM-SoC的功能变得更为强大。
图16是一种现有技术采用的小基本阵列3D-M的版图设计。该3D-M芯片00a采用小基本阵列，故含有多个(4×4＝16个)基本阵列03A、03B...。虽然3D-M存储元本身不占用衬底面积，但其周边电路(如地址解码器、读出电路等)需要占用衬底。这些周边电路将衬底割裂开来，导致在衬底设计别的电路极大不便。相应地，系统集成较难于实现。
图17对本发明所定义的3D-M基本阵列作了详细描述。3D-M基本阵列03K的范围可通过如下方法得到：在3D-M存储阵列中任选一存储元(如1aa)，并在x和y方向分别将与其相连的地址选择线(x方向为88a，y方向为86a)向两端延伸，直到它们遇到第一个占用衬底的3D-M周边电路(x方向为98a、98b，y方向为96a、96b)。这样，3D-M基本阵列03K在x方向的范围介于周边电路98a、98b之间，y方向的范围介于周边电路96a、96b之间。该3D-M基本阵列的定义保证其所覆盖的衬底可以不含任何3D-M电路，从而可以将其用作别的用途(如在该处设计与3D-M集成的eP、eM)。注意，图17的实施例中3D-M基本阵列在x方向的范围大于地址选择线88a的长度，在y方向的范围大于地址选择线86a的长度(当3D-M采取单端读出、单端驱动等设计时，这些情形是可能的，参见美国专利6,717,222等)。
当3D-M与eP、eM集成时，其3D-M基本阵列需要大到能覆盖至少一个具有独立功能的衬底电路块(即独立衬底电路块，如eP、eM或eM单位阵列)的程度。这样，这些独立衬底电路块不会因为与3D-M的集成而需改变版图设计。图18A-图18C是三种含有大3D-M基本阵列的3DM-SoC的版图设计。图18A中的3DM-SoC芯片00b含有一个3D-M基本阵列03X，它能完全覆盖与3D-M集成的eP区0EP和eM区0EM。图18B中的3DM-SoC芯片00c含有两个3D-M基本阵列03Y、03Z，它们能分别覆盖eP区0EP和eM区0EM。图18C中的3DM-SoC芯片00d的eM区含有三个eM单位阵列0EM1-0EM3，其3D-M含有四个3D-M基本阵列03Y、03Z1-03Z3。其中，3D-M基本阵列03Y能覆盖eP区0EP，3D-M基本阵列03Z1-03Z3能分别覆盖一个eM单位阵列0EM1-0EM3。
最后，我们将讨论3DM-SoC的应用。3DM-SoC中的3D-M可以用来存储各种多媒体资料，如音乐文件(如MP3文件)、影像文件(如MPEG文件)、GPS中的地图、电子词典中的文档/发音/图像等。它也可以用来存储被测试芯片的测试矢量。这些可能性是无限的。有关3DM-SoC的应用可参考美国专利6,717,222等。
虽然以上说明书具体描述了本发明的一些实例，熟悉本专业的技术人员应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种三维存储器系统芯片，其特征在于含有：
一基于衬底晶体管的嵌入式数据处理器(0EP)和一基于衬底晶体管的嵌入式存储器(0EM)；
一半三维存储层(3DM)，该半三维存储层堆叠于至少部分所述嵌入式存储器(0EM)上，且不堆叠于至少部分所述嵌入式数据处理器(0EP)上。
2.根据权利要求1所述的系统芯片，其特征还在于：所述半三维存储层含有电编程三维存储器(EP-3DM)(36P)和/或非电编程三维存储器(NEP-3DM)(36)。
3.根据权利要求1所述的系统芯片，其特征还在于：
至少一部分所述嵌入式存储器(0EM)使用的互连线(1EM)的层数小于所述嵌入式数据处理器(0EP)；
该半三维存储层(3DM)堆叠于该部分嵌入式存储器(0EM)上。
4.根据权利要求1所述的系统芯片，其特征还在于：
所述嵌入式数据处理器(0EP)含有第一和第二导体(30p、40p)；
所述半三维存储层(3DM)含有第一和第二地址选择线(30m、40m)；
所述第一导体(30p)和第一地址选择线(30m)处于同一互连线层(IL3)，所述第二导体(40p)和第二地址选择线(40m)处于另一互连线层(IL4)。
5.根据权利要求1所述的系统芯片，其特征在于还含有：一全三维存储层(3DMB)，该全三维存储层堆叠于至少部分所述嵌入式存储器(0EM)和至少部分所述嵌入式数据处理器(0EP)上。
6.一种集成电路，其特征在于含有：
第一互连线层(IL3)和高于并紧邻于第一互连线层的第二互连线层(IL4)；
在该第一和第二互连线层之间具有至少两种连接方式：
1)至少一通道孔(38)，该通道孔对所述第一和第二互连线层提供双向电连接；
2)至少一3D-M膜(36)，该3D-M膜为所述第一和第二互连线层提供单向电连接。
7.根据权利要求6所述的集成电路，其特征还在于：所述第一或第二互连线层中至少有一层为混合型互连线层(ILx)，该混合型互连线层含有第一和第二导线(30L、30M)，所述第一和第二导线含有不同导体材料。
8.根据权利要求7所述的集成电路，其特征还在于：所述第一导线(30L)与一通道孔(38)相接触；所述第二导线(30M)与一3D-M膜(36)接触。
9.一种三维存储器系统芯片，其特征在于含有：
至少一三维存储器基本阵列(03X、03Y)；
一基于衬底晶体管的嵌入式数据处理器(0EP)；
该三维存储器基本阵列(03X、03Y)在衬底的投影能覆盖该嵌入式数据处理器(0EP)。
10.一种三维存储器系统芯片，其特征在于含有：
至少一三维存储器基本阵列(03X、03Z)；
一基于衬底晶体管的嵌入式存储器(0EM)，该嵌入式存储器含有至少一单位阵列(0EM1-0EM3)；
该三维存储器基本阵列(03X、03Z)在衬底的投影能覆盖至少一个所述单位阵列(0EM1-0EM3)。
CNB2004100409683A 2004-11-05 2004-11-05 三维存储器系统芯片 Expired - Fee Related CN100508196C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNB2004100409683A CN100508196C (zh) 2004-11-05 2004-11-05 三维存储器系统芯片
US11/163,889 US20060097279A1 (en) 2004-11-05 2005-11-02 Three-Dimensional Memory System-on-a-Chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100409683A CN100508196C (zh) 2004-11-05 2004-11-05 三维存储器系统芯片

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008101836848A Division CN101694841B (zh) 2004-11-05 2004-11-05 三维存储器集成电路的互连线层

Publications (2)

Publication Number Publication Date
CN1770454A true CN1770454A (zh) 2006-05-10
CN100508196C CN100508196C (zh) 2009-07-01

Family

ID=36315425

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100409683A Expired - Fee Related CN100508196C (zh) 2004-11-05 2004-11-05 三维存储器系统芯片

Country Status (2)

Country Link
US (1) US20060097279A1 (zh)
CN (1) CN100508196C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844862A (zh) * 2010-04-12 2012-12-26 高通股份有限公司 用于叠层集成电路的双面互连cmos
WO2017152828A1 (zh) * 2016-03-07 2017-09-14 成都海存艾匹科技有限公司 含有三维存储阵列的分布式模式处理器
CN107169404A (zh) * 2016-03-07 2017-09-15 杭州海存信息技术有限公司 含有三维存储阵列的分布式模式处理器
CN107305594A (zh) * 2016-04-22 2017-10-31 杭州海存信息技术有限公司 含有三维存储阵列的处理器
CN110537259A (zh) * 2019-06-28 2019-12-03 长江存储科技有限责任公司 三维存储器件中的存储器内计算
US11461266B2 (en) 2019-06-28 2022-10-04 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158220B2 (en) * 2004-10-19 2007-01-02 Guobiao Zhang Three-dimensional memory system-on-a-chip
US7715227B2 (en) * 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
FR3030881A1 (fr) * 2014-12-22 2016-06-24 Commissariat Energie Atomique Procede de realisation d'un circuit integre en trois dimensions
CN109119413A (zh) * 2015-05-06 2019-01-01 成都三维艾匹科技有限公司 地址/数据转换器分离的三维纵向存储器

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844862A (zh) * 2010-04-12 2012-12-26 高通股份有限公司 用于叠层集成电路的双面互连cmos
US8912043B2 (en) 2010-04-12 2014-12-16 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
CN102844862B (zh) * 2010-04-12 2015-07-29 高通股份有限公司 用于叠层集成电路的双面互连cmos
CN111384051A (zh) * 2016-03-07 2020-07-07 杭州海存信息技术有限公司 兼具语音识别功能的存储器
CN111446250A (zh) * 2016-03-07 2020-07-24 杭州海存信息技术有限公司 增强网络安全的处理器
CN107301222A (zh) * 2016-03-07 2017-10-27 杭州海存信息技术有限公司 兼具数据分析功能的大数据存储器
CN111446248B (zh) * 2016-03-07 2023-04-07 杭州海存信息技术有限公司 用于语音识别的处理器
CN107317803A (zh) * 2016-03-07 2017-11-03 杭州海存信息技术有限公司 增强网络安全的处理器
CN107316014A (zh) * 2016-03-07 2017-11-03 杭州海存信息技术有限公司 兼具图像识别功能的存储器
CN107358254A (zh) * 2016-03-07 2017-11-17 杭州海存信息技术有限公司 用于图像识别的处理器
CN107357828A (zh) * 2016-03-07 2017-11-17 杭州海存信息技术有限公司 兼具语音识别功能的存储器
CN107393537A (zh) * 2016-03-07 2017-11-24 杭州海存信息技术有限公司 用于语音识别的处理器
CN107392017A (zh) * 2016-03-07 2017-11-24 杭州海存信息技术有限公司 兼具查毒功能的存储器
CN111446247B (zh) * 2016-03-07 2023-04-07 杭州海存信息技术有限公司 兼具查毒功能的存储器
WO2017152828A1 (zh) * 2016-03-07 2017-09-14 成都海存艾匹科技有限公司 含有三维存储阵列的分布式模式处理器
CN111384052A (zh) * 2016-03-07 2020-07-07 杭州海存信息技术有限公司 含有三维存储阵列的分布式模式处理器
CN107169404A (zh) * 2016-03-07 2017-09-15 杭州海存信息技术有限公司 含有三维存储阵列的分布式模式处理器
CN111446248A (zh) * 2016-03-07 2020-07-24 杭州海存信息技术有限公司 用于语音识别的处理器
CN111446247A (zh) * 2016-03-07 2020-07-24 杭州海存信息技术有限公司 兼具查毒功能的存储器
CN111463203A (zh) * 2016-03-07 2020-07-28 杭州海存信息技术有限公司 兼具图像识别功能的存储器
CN111384052B (zh) * 2016-03-07 2022-09-27 杭州海存信息技术有限公司 含有三维存储阵列的分布式模式处理器
CN111384051B (zh) * 2016-03-07 2022-09-27 杭州海存信息技术有限公司 兼具语音识别功能的存储器
CN107305594B (zh) * 2016-04-22 2021-01-08 杭州海存信息技术有限公司 含有三维存储阵列的处理器
CN107305594A (zh) * 2016-04-22 2017-10-31 杭州海存信息技术有限公司 含有三维存储阵列的处理器
US11430785B2 (en) 2019-06-28 2022-08-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
US11114434B2 (en) 2019-06-28 2021-09-07 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
US11461266B2 (en) 2019-06-28 2022-10-04 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
US11594531B2 (en) 2019-06-28 2023-02-28 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
CN110537259A (zh) * 2019-06-28 2019-12-03 长江存储科技有限责任公司 三维存储器件中的存储器内计算

Also Published As

Publication number Publication date
US20060097279A1 (en) 2006-05-11
CN100508196C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
US9437610B2 (en) Three dimensional stacked nonvolatile semiconductor memory
US9269660B2 (en) Multilayer connection structure
US20230282579A1 (en) 3d nand memory device and method of forming the same
TWI293505B (en) Stacked semiconductor memory device
CN1728382A (zh) 半导体器件
CN1770454A (zh) 三维存储器系统芯片
TW201114005A (en) 3D integrated circuit layer interconnect
CN1183545C (zh) 存储元件装置及其制造方法
US20060151881A1 (en) Semiconductor device and method of manufacture thereof
CN1870246A (zh) 形成闪速存储器器件位线的方法
CN1181549C (zh) 半导体器件及其制造方法
KR20170127061A (ko) 적층된 반도체 디바이스를 상호연결하는 방법
US9032353B2 (en) Method and system for three-dimensional layout design of integrated circuit elements in stacked CMOS
CN1452248A (zh) 存储器结构
US7158220B2 (en) Three-dimensional memory system-on-a-chip
CN101694841B (zh) 三维存储器集成电路的互连线层
US11276669B2 (en) High capacity semiconductor device including bifurcated memory module
US20080055957A1 (en) Three-Dimensional Memory Module (3D-MM) Excelling Contemporary Micro-Drive (CMD)
CN1499521A (zh) 使用了金属镶嵌工艺的磁存储器件及其制造方法
US20230050150A1 (en) Stacked architecture for three-dimensional nand
CN1897161A (zh) N进制掩膜编程存储器
CN1202569C (zh) 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法
CN1310311C (zh) 改进的三维掩膜编程只读存储器
CN112385038B (zh) 通过xtacking形成的用以提高存储器阵列效率并且实现缩放的新型3d交叉点存储器结构
US11031378B2 (en) Semiconductor device including high speed heterogeneous integrated controller and cache

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 610041 B-36, 6 Yongfeng Road, Chengdu, Sichuan

Patentee after: Zhang Guobiao

Address before: 610051 5A-001 box 59, Jianshe Road, Sichuan, Chengdu, China

Patentee before: Zhang Guobiao

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20181105

CF01 Termination of patent right due to non-payment of annual fee