CN1767396B - 可编程逻辑器件、接收机电路和发射机电路 - Google Patents

可编程逻辑器件、接收机电路和发射机电路 Download PDF

Info

Publication number
CN1767396B
CN1767396B CN2005101160672A CN200510116067A CN1767396B CN 1767396 B CN1767396 B CN 1767396B CN 2005101160672 A CN2005101160672 A CN 2005101160672A CN 200510116067 A CN200510116067 A CN 200510116067A CN 1767396 B CN1767396 B CN 1767396B
Authority
CN
China
Prior art keywords
circuit
data
programmable logic
logic device
decoders
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101160672A
Other languages
English (en)
Other versions
CN1767396A (zh
Inventor
拉马纳德·文卡塔
雷克什·H.·帕特尔
崇·H.·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN1767396A publication Critical patent/CN1767396A/zh
Application granted granted Critical
Publication of CN1767396B publication Critical patent/CN1767396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

在具备支持较大范围数据率(例如，小于、等于和大于3.125Gbps的数据率)的能力的硬知识产权(IP)模块中提供八位十位(8B10B)编码。高速串行接口电路的每个通道包括具有两个8B10B解码器的接收机电路和具有两个8B10B编码器的发射机电路。接收机和发射机电路能够被配置成采取三种操作模式之一进行操作：级联模式、双通道模式和单通道模式。

Description

可编程逻辑器件、接收机电路和发射机电路
技术领域
技术领域本发明涉及八位十位(8B10B)编码。更特别地，本发明涉及用于高速数据率的8B10B编码。 
背景技术
可编程逻辑器件(PLD)技术以其允许通用硬件设计(被嵌入在集成电路中)被编程以满足许多不同应用的需要的能力而著名。为了便于PLD在某些应用中的使用，知识产权(IP)模块被耦合至PLD核心电路。在一种应用中，IP模块是支持诸如高速串行接口(HSSI)通信的多通道通信协议的逻辑或数据模块。HSSI通信包括诸如，例如，串行快速I/O和PCI-Express的工业标准。在多通道通信协议中，数据在多个通道上来回地在PLD核心电路和IP模块之间传送。 
这种HSSI通信使用8B10B编码，所述8B10B编码有利地提供了直流(DC)平衡和受限的游程。DC平衡意味着沿数据路径被传输的二进制“1”的数量等于二进制“0”的数量。这确保了在串行缓冲器的输出电压不过于偏向源电压或接地电压。受限的游程意味着被传输的连续的二进制“1”和“0”的数量被限于，例如，5。这便于接收芯片锁定输入数据。 
当前的8B10B编码技术具备处理以最大为3.125吉比特每秒(Gbps)的速率被传输的数据的能力。然而，随着技术的进步，支持甚至更高数据率(例如，大于3.125Gbps的数据率，例如，6.5Gbps)的协议正在被开发。 
当前的8B10编码已知为以软IP实现。相比以硬IP实现的体系结构，以软IP实现的体系结构占用了较大的区域。 
考虑到前述事实，以具备支持更大范围的数据率(例如，小于、 等于和大于3.125Gbps的数据率)的能力的硬IP提供8B10B编码应该是值得期待的。 
发明内容
依据本发明，在具备支持更大范围的数据率(例如，小于、等于和大于3.125Gbps的数据率)的能力的硬知识产权(IP)模块中提供八位十位(8B10B)编码。 
根据本发明，提供了一种可编程逻辑器件，包括：可编程逻辑器件核心电路；硬知识产权模块，所述模块支持多通道通信协议中的高速数据率，并且被耦合至所述可编程逻辑器件核心电路，其中每个通道包括接收机电路，所述接收机电路具有配备第一八位十位解码器的第一处理电路和配备第二八位十位解码器的第二处理电路，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计，包括第一复用器电路，所述第一复用器电路被耦合至第一八位十位解码器和第二八位十位解码器中的每一个的输出和输入；和其中每个通道还包括发射机电路，所述发射机电路具有配备第一八位十位编码器的第三处理电路和配备第二八位十位编码器的第四处理电路，所述发射机电路包括第二复用器电路，所述第二复用器电路被耦合至第一八位十位解码器和第二八位十位解码器。 
根据本发明的一个实施例，其中所述接收机电路还包括：第一字节对准电路，所述第一字节对准电路被耦合以接收来自外部电路的数据流，并且可操作地将所述数据流对准十位字节边界；和第二字节对准电路，所述第二字节对准电路被耦合以接收所述来自外部电路的数据流，并且可操作地将所述数据流对准二十位字节边界。 
根据本发明的一个实施例，其中，所述第一处理电路被耦合以接收对于小于第一值的数据率、来自所述第一字节对准电路和对于大于第一值的数据率、来自所述第二字节对准电路之一的第一数据，并且可操作地处理所述第一数据以输出到所述可编程逻辑器件核心电路；和对于大于第一值的数据率，第二处理电路被耦合以接收来自所述第 二字节对准电路的第二数据，并且可操作地处理所述第二数据以输出到所述可编程逻辑器件核心电路，其中所述第一值大约是3.125吉比特每秒，并且其中对于小于第一值的数据率：所述第一字节对准电路接收所述数据流；并且所述第一处理电路接收来自所述第一字节对准电路的第一数据；以及其中对于大于第一值且小于或等于大约6.5吉比特每秒的第二值的数据率：所述第二字节对准电路接收所述数据流；所述第一处理电路接收来自所述第二字节对准电路的、包含十个最高位的第一数据；并且所述第二处理电路接收来自所述第二字节对准电路的、包含十个最低位的第二数据。 
根据本发明的一个实施例，其中：所述第一八位十位解码器可操作地将来自所述第一处理电路的数据从十位字节形式转换至八位字节形式；并且所述第二八位十位解码器可操作地将来自所述第二处理电路的数据从十位字节形式转换至八位字节形式。 
根据本发明的一个实施例，其中所述第一复用器电路被耦合以接收所述第一八位十位解码器的输出和所述第二八位十位解码器的输出，并且可操作地：发送所述第一八位十位解码器的输出到所述第二八位十位解码器的输入；并且发送所述第二八位十位解码器的输出到所述第一八位十位解码器的输入。 
根据本发明的一个实施例，其中使用至少一个配置随机访问存储器信号，控制所述第一处理电路和所述第二处理电路。 
根据本发明的一个实施例，其中所述第二复用器电路被耦合至所述第一八位十位编码器和所述第二八位十位编码器，并且可操作地：发送所述第一八位十位编码器的输出到所述第二八位十位编码器的输入；并且发送所述第二八位十位编码器的输出到所述第一八位十位编码器的输入。 
根据本发明，提供了一种数字处理系统，包含：处理电路；被耦合至所述处理电路的存储器；和如上限定的可编程逻辑器件，所述可编程逻辑器件被耦合到所述处理电路和所述存储器。 
根据本发明，提供了一种印刷电路板，在所述印刷电路板上安装 了如上限定的可编程逻辑器件。 
根据本发明的一个实施例，印刷电路板还包括：存储器，所述存储器被安装在所述印刷电路板上，并且被耦合到所述可编程逻辑器件。 
根据本发明的一个实施例，印刷电路板还包含：处理电路，所述处理电路被安装在所述印刷电路板上，并且被耦合到所述可编程逻辑器件。 
根据本发明，提供了一种支持高速数据率的接收机电路，包含：第一字节对准电路，所述第一字节对准电路被耦合以接收数据流，并且可操作地将所述数据流对准十位字节边界；第二字节对准电路，所述第二字节对准电路被耦合以接收数据流，并且可操作地将所述数据流对准二十位字节边界；第一处理电路，所述第一处理电路被耦合以接收对于小于第一值的数据率、来自所述第一字节对准电路和对于大于第一值的数据率、来自所述第二字节对准电路之一的第一数据，并且可操作地处理所述第一数据以输出到可编程逻辑器件核心电路；和第二处理电路，对于大于第一值且小于或等于第二值的数据率，所述第二处理电路被耦合以接收来自第二对准电路的第二数据，并且可操作地处理所述第二数据以输出到所述可编程逻辑器件核心电路；其中所述第一值大约是3.125吉比特每秒，并且其中对于小于第一值的数据率：所述第一字节对准电路接收所述数据流；并且所述第一处理电路接收来自所述第一字节对准电路的第一数据；以及其中对于大于第一值且小于或等于大约6.5吉比特每秒的第二值的数据率：所述第二字节对准电路接收所述数据流；所述第一处理电路接收来自所述第二字节对准电路的、包含十个最高位的第一数据；并且所述第二处理电路接收来自所述第二字节对准电路的、包含十个最低位的第二数据，并且其中：所述第一处理电路包括第一八位十位解码器，所述第一八位十位解码器可操作地将所述第一数据从十位字节形式转换至八位字节形式；并且所述第二处理电路包括第二八位十位解码器，所述第二八位十位解码器可操作地将所述第二数据从十位字节形式转换为八位字节形式。 
根据本发明的一个实施例，接收机电路还包括复用器，所述复用器被耦合以接收所述第一八位十位解码器的输出和所述第二八位十位解码器的输出，并且可操作地：发送所述第一八位十位解码器的输出到所述第二八位十位解码器的输入；并且发送所述第二八位十位解码器的输出到所述第一八位十位解码器的输入。 
根据本发明的一个实施例，其中所述第一字节对准电路、所述第二字节对准电路、所述第一处理电路和所述第二处理电路以硬知识产权模块形式实现，并且使用至少一个配置随机访问存储器信号控制这些电路的操作，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计。 
根据本发明，提供了一种可操作地支持高速数据率的发射机电路，所述发射机电路包括：第一处理电路，所述第一处理电路被耦合以接收来自可编程逻辑器件核心电路的数据流，并且可操作地处理所述数据流以供输出，其中所述第一处理电路包括可操作地将所述数据流从八位字节形式转换为十位字节形式的第一八位十位编码器；第二处理电路，所述第二处理电路被耦合以接收来自所述可编程逻辑器件核心电路的所述数据流，并且可操作地处理所述数据流以供输出，其中所述第二处理电路包括第二八位十位编码器；和复用器电路，所述复用器电路被耦合至第一八位十位编码器和第二八位十位编码器中的每一个的输出和输入。 
根据本发明的一个实施例，其中对于小于或等于3.125吉比特每秒的数据率，所述第一处理电路接收来自所述可编程逻辑器件核心电路的数据流。 
根据本发明的一个实施例，其中对于大于3.125吉比特每秒、且小于或等于6.5吉比特每秒的数据率：所述第一处理电路接收来自所述可编程逻辑器件核心电路的数据流的八个最高位；并且所述第二处理电路接收来自所述可编程逻辑器件核心电路的数据流的八个最低位。 
根据本发明的一个实施例，其中所述复用器电路被耦合以接收所 述第一八位十位编码器的输出和所述第二八位十位编码器的输出，并且可操作地：发送所述第一八位十位编码器的输出到所述第二八位十位编码器的输入；并且发送所述第二八位十位编码器的输出到所述第一八位十位编码器的输入。 
根据本发明的一个实施例，其中所述第一处理电路和所述第二处理电路以硬知识产权模块的形式实现，并且使用至少一个配置随机访问存储器信号控制这些电路的操作，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计。 
依据本发明，在支持最大为6.5Gbps的数据率的硬IP模块中提供HSSI电路。HSSI电路的每个通道能够包括支持两个8B10B解码器的接收机电路和支持两个8B10B编码器的发射机电路。控制信号能够被提供(例如，使用动态或静态配置随机访问存储器)以允许接收机和/或发射机电路被配置用于处理数据。这两个8B10B解码器和编码器能够以这样一种方式被耦合，即允许各自的接收机和发射机电路被配置成以以下三种操作模式之一操作：级联模式、双通道模式和单通道模式。 
通过使用级联模式和双通道模式，每个通道能够支持大于3.125Gbps，并且最大为6.5Gbps的数据率。在级联模式下，每个解码器或编码器的输出作为输入被发送到另一个解码器或编码器，允许数据信号互相作用。在这种模式下，8B10B编码的特征，包括DC平衡和游程，得以保持。在双通道模式下，每个解码器或编码器独立于另一个解码器或编码器处理数据信号。在这个模式下，8B10B编码的一些特征，例如，游程，没有被保持。 
通过使用单通道模式，每个通道能够支持小于或等于3.125Gbps的数据率。在单通道模式下，仅一个解码器或编码器被使用。在这种模式下，8B10B编码的特征，包括DC平衡和游程，得以保持。 
附图说明
在结合附图仔细考察下面的详细描述之后，本发明的上面的和其它的目标和优点将是显而易见的，在其中，相似的参考符号指相似的贯穿全篇的部分，在其中： 
图1是可编程逻辑器件的一个示例的实施例的简化框图； 
图2是在图1中示意的可编程逻辑器件的代表性部分的更加详细的、但仍然简化的框图； 
图3是在图2中示意的电路的代表性部分中的发射机和接收机电路的简化框图； 
图4是依据本发明，在图2中示意的电路的代表性部分中的接收机电路的简化框图； 
图5是依据本发明，以级联模式操作的图4的接收机电路的简化框图； 
图6是依据本发明，以双通道模式操作的图4的接收机电路的简化框图； 
图7是依据本发明，以单通道模式操作的图4的接收机电路的简化框图； 
图8是依据本发明，在图2中示意的电路的代表性部分中的发射机电路的简化框图； 
图9是依据本发明，以级联模式操作的图8的发射机电路的简化框图； 
图10是依据本发明，以双通道模式操作的图8的发射机电路的简化框图； 
图11是依据本发明，以单通道模式操作的图8的发射机电路的简化框图； 
图12是依据本发明，采用可编程逻辑器件、多芯片模组，或其它适当的器件的一种示例的系统的简化原理框图。 
具体实施方式
依据本发明构造的示例的可编程逻辑器件(PLD)100被显示在图1中。PLD 100是包括了PLD核心电路110和知识产权(IP)模块120的集成电路。PLD核心电路110能够是几种已知类型和构造的任何一种的典型可编程逻辑电路。IP模块120能够是软IP模块，在其 中，电路作为可编程逻辑被编程进入。利用连线表或硬件描述语言(例如，甚高速集成电路硬件描述语言(VHDL)或Verilog)，电路按照门电路和门电路的互连来描述，所述门电路和门电路的互连能够与周围的逻辑组合。在另一个实施例中，IP模块120能够是硬IP模块，在其中，电路以硬件被定制设计。仍然在另一个实施例中，IP模块120能够是牢固的IP模块，在其中，电路以硬件被部分地设计，但可为不同的应用而配置。 
尽管本发明在这里主要被描述在PLD环境中，本发明还能够在诸如，例如，专用标准产品(ASSP)、专用集成电路(ASIC)、全定制芯片或专用芯片等任何适当的器件上被实现。 
依据本发明，IP模块120被配置成支持，例如，诸如高速串行接口(HSSI)电路的多通道通信协议。HSSI电路被用以经由连接122接收一个或多个高速串行(HSS)信号，并且把如此接收的信息以该核心电路更易于使用的形式传递至PLD核心电路110。作为选择或附加地，IP模块120可以被用以经由连接122输出一个或多个指示从PLD核心电路110接收到的信息的信号。引线130被用以在PLD核心电路110和IP模块120之间传达信号。PLD核心电路110还可以经由引线112输入和/或输出其它的，典型地，非IP模块信号。 
为了清晰起见，本发明被主要描述在具有HSSI电路的IP模块120的环境中。本发明的原理可适用于很多采用传统的八位十位(8B10B)编码的HSSI通信标准。(关于8B10B编码的信息，参考Franaszek等人的美国专利号4,486,739)。在这里，示例电路示意的HSSI标准支持包括，例如，称为串行快速I/O、PCI-Express、光纤通道和很多非工业标准协议的标准，所述非工业标准协议是正式的工业标准协议的变更。一些用户有时可能需要设计和采用这种工业标准的变型，并且很多这种变型能够被本发明的电路支持。该电路还可能在物理层(PHY)上，而非HSSI标准上被支持。对于一些标准，该HSSI电路可能是在IP模块120中完全可实现的。对于另一些标准，该接口的一部分可能在IP模块120中被实现，并且该接口的一部分可 能在PLD核心电路110中被实现。 
图2示意了在IP模块120中具有HSSI电路200的PLD 100的局部框图。HSSI电路200包括最多N个通道210。通道N的数量可能依据HSSI标准而改变。依据本发明，每个通道210能够以最大为6.5吉比特每秒(Gbps)操作。每个通道210包括接收机电路212和发射机电路214。 
每个接收机电路212经由相关的接收机(RX)信号230接收来自外部电路的数据，并且经由引线260部分地把接收到的数据转换为更适用于PLD核心电路110的形式。例如，每个接收机电路212能够每次从外部电路接收十位(由于8B/10B编码)的连续的串行字节，并且能够每次向PLD核心电路110输出八位的连续的并行字节。 
每个发射机电路214经由相关的引线270从PLD核心电路110接收数据，并且经由发射机信号240把接收到的数据部分地转换为更适用于外部电路的形式。例如，每个发射机电路214能够每次从PLD核心电路110接收八位的连续的并行字节，并且能够每次向外部电路输出十位的连续的串行字节。 
尽管没有显示，每个数据通道210经由相关的驱动器接收和/或输出一个数据流。为了避免该图过于复杂，该数据流被显示为在接收机信号230和发射机信号240上被发送。每个驱动器能够是差动驱动器，因为所关注的的HSSI标准与本示例的实施例都是使用差动信令接收和传输信息。每个接收机驱动器具有一对相关的输入管脚，并且每个发射机驱动器具有一对相关的输出管脚，所述的输入管脚和输出管脚分别耦合接收机电路212和发射机电路214。接收机电路212可以包括，例如，先入先出(FIFO)电路、解串行器、8B10B解码器和字节对准电路等。发射机电路214可以包括，例如，FIFO电路、串行器和8B10B编码器。 
图3是在HSSI电路200中的通道210的更详细的框图。通道210包括接收机电路300和发射机电路350。 
接收机电路300包括字节对准电路304、Deskew FIFO缓冲器 308、时钟补偿FIFO 314、8B10B解码器320、字节解串行器326、相位补偿FIFO 330和复用器302、310、316、322、328和332。接收机电路300作为输入接收来自外部电路的串行数据信号230、来自PLD核心电路110的PLD接收机时钟信号338和也来自PLD核心电路110的控制信号342和348。接收机电路300作为输出向PLD核心电路110发送并行数据信号344、接收机时钟信号340和状态信号342和348。 
字节对准电路304经由数据信号230和复用器302接收来自外部电路的数据。字节对准电路304使用模式检测以确定在输入数据流中的字节或字边界，并且把数据与恢复的时钟信号重新对准。 
字节对准后或字对准后的数据沿路径306被发送到Deskew FIFO308和复用器310。Deskew FIFO 308存储字节对准后或字对准后的数据，并且通过消除在不同通道间的输入数据的迟滞提供通道对准。这种迟滞可能由，例如，传输线路长度、温度、在数据接收通道间的制造(也就是工艺参数)变化等导致。通道对准后的数据被发送到复用器310。 
复用器310能够被配置成作为输出发送来自字节对准电路304或Deskew FIFO 308的数据。例如，当HSSI接收路径被配置成仅使用单个通道接收数据抽样的时候，通道对准功能可能不是需要的。在这种情况下，复用器310作为输出发送来自字节对准电路304的数据。 
复用器310的输出沿路径312被发送到时钟补偿FIFO 314和复用器316。时钟补偿FIFO 314还作为输入接收来自路径342的FIFO控制信号。为了补偿在始发数据的源的时钟和将使用接收到的数据的器件的时钟(例如，与HSSI电路相关的PLD核心电路的时钟)之间的任何频率差异，时钟补偿FIFO 314调整数据作为输出而被发送的频率。时钟补偿后的数据作为输入被发送到复用器316。时钟补偿FIFO 314还可以产生沿路径342输出至PLD核心电路110的状态信号。 
复用器316能够被配置成作为输出发送来自复用器310或时钟补偿FIFO 314的数据。复用器316的输出沿路径318被发送到8B10B 解码器320和复用器322。8B10B解码器把数据从十位字节形式转换至八位字节形式。解码后的数据作为输入被发送到复用器322。 
复用器322能够被配置成作为输出发送来自复用器316或8B10B解码器320的数据。复用器322的输出沿路径324被发送到字节解串行器326和复用器328。字节解串行器326蓄积数据的连续字节，并且并行输出该数据。并行数据作为输入被发送到复用器328。 
复用器328能够被配置成作为输出发送来自复用器322或字节解串行器326的数据。复用器328的输出被发送到相位补偿FIFO 330。为了补偿在始发数据的源的时钟和将使用接收到的数据的器件的时钟(例如，与HSSI电路相关的PLD核心电路的时钟)之间的任何相位差异，相位补偿FIFO 330调整数据作为输出被发送的相位。相位补偿后的数据作为输入被发送到复用器332。 
复用器332能够被配置成作为输出沿路径334向PLD核心电路110发送来自相位补偿FIFO 330的数据。 
发射机电路350包括相位补偿FIFO 354、字节串行器356、8B10B编码器360和复用器352、358和362。发射机电路350作为输入接收来自PLD核心电路110的并行数据信号270和发射机时钟信号368。发射机电路350作为输出向外部电路发送串行数据信号240。 
相位补偿FIFO354经由复用器352接收数据信号270。为了补偿在始发数据的源的时钟(例如，与HSSI电路相关的PLD核心电路的时钟)和将使用接收到的数据的器件的时钟之间的任何相位差异，相位补偿FIFO 354调整数据作为输出被发送的相位。 
相位补偿后的数据作为输入被发送到字节串行器356。字节串行器356并行地接收数据字节，并且连续地一个接一个地输出这些字节。字节串行化后的数据作为输入被发送到复用器358。 
复用器358能够被配置成作为输出发送来自PLD核心电路110(经由数据信号270)或字节串行器356的数据。复用器358的输出作为输入被发送到8B10B编码器360。8B10B编码器360把数据从八位字节形式转换为十位字节形式。为了沿路径240输出至外部电路， 编码后的数据作为输入被发送到复用器362。 
接收机电路300和发射机电路350还包括便于该电路的各个方面的测试的其它元件。这些元件包括伪随机位序列(PRBS)验证器334、自测试验证器336、自测试生成器364和PRBS生成器366。测试数据信号346被发送到PLD核心电路110。 
依据本发明，HSS电路200包括N个通道210，每个通道都支持最大为6.5Gbps的数据率。这是通过以硬IP实现HSSI电路200而达到的。每个接收机电路能够包括支持两个8B10B解码器的电路。接收机电路还包括十位字节对准电路，以及二十位字节对准电路。每个发射机电路能够包括支持两个8B10B编码器的电路。控制信号能够被提供(例如，使用动态或静态配置随机访问存储器)以允许接收机和/或发射机电路被配置用于处理数据。这两个8B10B解码器和编码器能够以这样一种方式被耦合，即允许各自的接收机和发射机电路被配置成以以下三种操作模式之一操作：级联模式、双通道模式和单通道模式。 
通过使用级联模式和双通道模式，每个通道能够支持大于3.125Gbps，并且最大为6.5Gbps的数据率。在级联模式下，每个解码器或编码器的输出作为输入被发送到另一个解码器或编码器，允许数据信号互相作用。在这种模式下，8B10B编码的特征，包括DC平衡和游程，得以保持。在双通道模式下，每个解码器或编码器独立于另一个解码器或编码器处理数据信号。在这种模式下，8B10B编码的一些特征，包括，游程，没有被保持。 
通过使用单通道模式，每个通道能够支持小于或等于3.125Gbps的数据率。在单通道模式下，仅一个解码器或编码器被使用。在这种模式下，接收机和发射机电路的功能类似于图3的相关描述。8B10B编码的特征，包括DC平衡和游程，被保持了。 
图4示意了依据本发明的接收机电路400。接收机电路400包括十位字节对准电路404、二十位字节对准电路406、Deskew FIFO410/410’、时钟补偿FIFO 414/414’、8B10B解码器418/418’、字节解 串行器424/424’、相位补偿FIFO 428/428’和复用器402/402’、408、412/412’、416/416’、420、422/422’、426/426’和430。接收机电路400还包括便于该电路的各个方面的测试的其它组件，包括PRBS验证器432/432’和自测试验证器434/434’。 
接收机电路400作为输入接收来自外部电路的串行数据信号230、来自PLD核心电路110的PLD接收机时钟信号(没有显示)和也来自PLD核心电路110的控制信号436/436’、442/442’、444和446。接收机电路400作为输出向PLD核心电路110发送并行数据信号440、接收机时钟信号(没有显示)、状态信号436/436’和442/442’和测试数据信号438/438’。 
字节对准电路404和406能够经由各自的复用器402/402’接收来自信号230的数据。对于小于或等于3.125Gbps的数据率，数据信号230作为输入经由复用器402被发送到字节对准电路404。字节对准电路404沿十位字节边界对准输入数据流。十位字节对准后的数据经由复用器408被发送到Deskew FIFO 410和复用器412。对于大于3.125Gbps，并且最大为6.5Gbps的数据率，数据信号230作为输入经由复用器402′被发送到字节对准电路406。字节对准电路406沿二十位字节边界对准输入数据流。二十位字节对准后的数据被分割为两个十位字节。十个最高位经由复用器408被发送到Deskew FIFO 410和复用器412。十个最低位被发送到Deskew FIFO 410’和复用器412’。复用器408能够被配置成，取决于输入数据信号230的数据率，使用控制信号444，作为输出发送来自字节对准电路404或406的数据。 
来自字节对准电路404和406的数据可以在各自的Deskew FIFO410/410’中被处理，或者旁路至各自的复用器412/412’。复用器412/412’的输出可以在各自的时钟补偿FIFO 414/414’中被处理，或者旁路至各自的复用器416/416’。复用器416/416’的输出能够在各自的8B10B解码器418/418’中被处理，或者旁路至各自的复用器422/422’。 
每个8B10B解码器418/418’把数据从十位字节形式转换为8位字节形式。每个解码器418/418’的输出可以被发送到各自的复用器 422/422’。作为选择，解码器418/418’中的一个或二者的输出能够作为输入经由复用器420被发送到解码器418/418’中的另一个以便进一步处理。复用器420能够被配置成，使用控制信号446，作为输出发送来自8B10B解码器418/418’的数据。 
复用器422/422’的输出可以在各自的字节解串行器424/424’中被处理，或者旁路至各自的复用器426/426’。复用器426/426’的输出在各自的相位补偿FIFO 428/428’中被处理。相位补偿后的数据被发送到复用器430。复用器430能够被配置成作为输出沿路径440向PLD核心电路110发送来自相位补偿FIFO 428/428’的数据。 
图5示意了在大于3.125Gbps，并且最大为6.5Gbps的数据率的级联操作模式中使用的接收机电路400的组件。当这两个在不同处理路径上的十位数据信号需要互相作用时，级联操作模式能够被使用。来自信号230的数据作为输入经由复用器402′被发送到二十位字节对准电路406。该二十位字节对准后的数据的十个最高位经由复用器408(没有显示)被发送到Deskew FIFO 410和复用器412，以便在图4描述的接收机电路的上半部分中进一步处理。该二十位字节对准后的数据的十个最低位被发送到Deskew FIFO 410’和复用器412’，以便在图4描述的接收机电路的下半部分中进一步处理。 
在8B10B解码器418中被处理的数据能够作为输入经由复用器420(未被显示)被发送到8B10B解码器418’，而在8B10B解码器418’中被处理的数据能够作为输入经由复用器420被发送到8B10B解码器418，以便进一步处理。随后，来自8B10B解码器418/418’的数据被输出至各自的复用器422/422’，以便进一步处理。处理后的数据作为输出经由路径440被发送到PLD核心电路110。 
图6示意了在大于3.125Gbps，并且最大为6.5Gbps的数据率的双通道操作模式中使用的接收机电路400的组件。当两个十位数据信号是独立的，并且不需要互相作用的时候，双通道模式能够被使用。来自信号230的数据作为输入经由复用器402′被发送到二十位字节对准电路406。该二十位字节对准后的数据的十个最高位经由复用器408 (没有显示)被发送到Deskew FIFO 410和复用器412，以便在图4描述的接收机电路的上半部分中进一步处理。该二十位字节对准后的数据的十个最低位被发送到Deskew FIFO 410’和复用器412’，以便在图4描述的接收机电路的下半部分中进一步处理。来自8B10B解码器418/418’的数据彼此独立地被处理。处理后的数据作为输出经由路径440被发送到PLD核心电路110。 
图7示意了在小于或等于3.125Gbps的数据率的单通道操作模式中使用的接收机电路400的组件。来自信号230的数据作为输入经由复用器402′被发送到十位字节对准电路404。该十位字节对准后的数据经由复用器408(没有显示)被发送到Deskew FIFO 410和复用器412，以便在图4描述的接收机电路的上半部分中进一步处理。处理后的数据作为输出经由路径440被发送到PLD核心电路110。 
图8示意了依据本发明的发射机电路800。发射机电路800包括相位补偿FIFO 804/804′、字节串行器806/806′、8B10B编码器810/810′和复用器802/802′、808/808′、812、814/814′和816。发射机电路800还包括便于该电路的各个方面的测试的组件，包括自测试生成器818/818′和PRBS生成器820/820′。 
发射机电路800作为输入接收并行数据信号270、发射机时钟信号(没有显示)和来自PLD核心电路110的控制信号824。发射机电路800作为输出向外部电路发送串行数据信号822。 
并行数据信号270作为输入经由对应的复用器802/802′和复用器808/808′被发送到相位补偿FIFO 804/804′。对于小于或等于3.125Gbps的数据率，数据沿发射机电路的上半部分被发送以进行处理。对于大于3.125Gbps，并且最大为6.5Gbps的数据率，数据位的一半(例如，八个最高位)沿发射机电路的上半部分被发送以进行处理，而数据位的另一半(例如，八个最低位)沿发射机电路的下半部分被发送以进行处理。 
随后，来自相位补偿FIFO 804/804′的数据在对应的字节串行器806/806′中被处理。来自字节串行器806/806′的数据作为输入被发送到 各自的复用器808/808′。复用器808/808′能够被配置成作为输出经由数据信号270发送来自各自的字节串行器806/806′或PLD核心电路110的数据。 
随后，复用器808/808′的输出在对应的8B10B编码器810/810′中被处理。每个8B10B编码器810/810′把数据从八位字节形式转换为十位字节形式。每个编码器810/810′的输出可以作为输入被发送到各自的复用器814/814′。作为选择，编码器810/810′中的一个或二者的输出可以作为输入经由复用器812被发送到编码器810/810′中的另一个。复用器812能够被配置成，使用控制信号824，作为输出发送来自8B10B编码器810/810′的数据。复用器814/814′的输出作为输入被发送到复用器816，在那里，数据沿路径822被输出至外部电路。 
图9示意了在大于3.125Gbps，并且最大为6.5Gbps的数据率的级联操作模式中使用的发射机电路800的组件。当这两个在不同处理路径上的八位数据信号需要互相作用时，级联操作模式能够被使用。来自数据信号270的八个最高位在图8描述的发射机电路的上半部分中被处理。来自数据信号270的八个最低位在图8描述的发射机电路的下半部分中被处理。 
在8B10B编码器810中被处理的数据能够作为输入经由复用器812(没有显示)被发送到8B10B编码器810’，而在8B10B编码器810’中被处理的数据能够作为输入经由复用器812被发送到8B10B编码器810，以便进一步处理。处理后的数据作为输出经由路径822被发送到外部电路。 
图10示意了在大于3.125Gbps，并且最大为6.5Gbps的数据率的双通道操作模式中使用的发射机电路800的组件。当两个八位数据信号是独立的，并且不需要互相作用的时候，双通道模式能够被使用。来自数据信号270的八个最高位在图8描述的发射机电路的上半部分中被处理。来自数据信号270的八个最低位在图8描述的发射机电路的下半部分中被处理。来自8B10B编码器810/810’的数据彼此独立地被处理。处理后的数据作为输出经由路径822被发送到外部电路。 
图11示意了在小于或等于3.125Gbps的数据率的单通道操作模式中使用的发射机电路800的组件。来自信号270的数据在图4描述的发射机电路的上半部分中被处理。处理后的数据作为输出经由路径822被发送到外部电路。 
在图3-11中示意的接收机电路和发射机电路的组件仅仅是示意性的。接收机电路和发射机电路可以包括另外的组件、较少的组件，或者不同的组件配置。图4-11被显示用于阐明8B10B解码器和编码器可以被怎样配置以支持大于3.125Gbps的数据率。尽管为了清晰起见，在这里，本发明被主要描述在支持最大为6.5Gbps的数据率的HSSI电路的环境中，HSSI电路能够提供用于，在接收机电路中使用多于两个8B10B解码器和在发射机电路中使用多于两个8B10B编码器来支持更高的数据率。为了支持更大范围的数据率，另外的组件可以被提供，并且解码器和编码器能够以这样一种方式被耦合，即允许该电路在不同的操作模式下操作。 
图12示意了PLD 1202、多芯片模组1204，或其它器件(例如，ASSP、ASIC、全定制芯片、专用芯片)，包括数据处理系统1200中的本发明的实施例。数据处理系统1200能够包括一个或多个下面的组件：处理器1206、存储器1208、I/O电路1210和外围器件1212。这些组件通过系统总线或其它的互连1220而被耦合在一起，并且组装在电路板1230上，所述电路板1230被包含在终端用户系统1240中。 
系统1200能够在广泛的各种应用中被使用，例如，计算机网络、数据网络、仪器仪表、视频处理、数字信号处理或需要使用可编程或可再编程逻辑的优点的任何其它应用。PLD/模组1202/1204能够被用于执行各种不同逻辑功能。例如，PLD/模组1202/1204能够被配置为与处理器1206协同工作的处理器或控制器。PLD/模组1202/1204还可以被用作为判优器，以便仲裁对在系统1200中的共享资源的访问。仍然在另一个例子中，PLD/模组1202/1204能够被配置为处理器1206和在系统1200中的另一个组件之间的接口。应该注意到，系统1200仅仅是示范性的，本发明的确切的范围和精神将在下面的权利要求中 被声明。 
不同的技术能够被用以实现具备本发明的特点的PLD1202或多芯片模组，以及这些器件的各种组件(例如，可编程逻辑连接器(PLC)和控制PLC的可编程功能控制单元(FCE))。例如，每个PLC能够是诸如开关或大量开关的，相对简单的可编程连接器，以便连接几个输入的任意一个至一个输出。作为选择，每个PLC能够是稍微复杂的有能力执行逻辑(例如，通过在逻辑上合并它的几个输入)，以及建立连接的单元。在后一种情况下，例如，每个PLC能够是执行诸如AND、NAND、OR或NOR的功能的乘积项逻辑。适合于实现PLC的组件的例子包括EPROM、EEPROM、导通晶体管、传输门电路、抗熔存储、激光引信、金属备选链路等等。PLC和其它电路组件可以被各种各样的、可编程的功能控制单元(FCE)控制。例如，FCE能够是SRAM、DRAM、磁RAM、铁电RAM、先入先出(FIFO)存储器、EPROM、EEPROM、功能控制寄存器、铁电体存储器、溶接式存储、抗熔存储，或类似物。从上面提及的各种例子可以看出，本发明适用于仅一次性的可编程资源，也适合于可重编程的资源。 
因此，可以看出，8B10B编码在具备支持更大范围的数据率(例如，小于、等于和大于3.125Gbps的数据率)的能力的硬IP模块中被提供。本领域的技术人员将意识到本发明能够通过不同于前述的实施例的方式而被实践，前述的实施例是为了阐明的目的而被介绍，而不是限制，并且本发明仅被随后的权利要求所限制。 

Claims (19)

1.一种可编程逻辑器件，包括：
可编程逻辑器件核心电路；
硬知识产权模块，所述模块支持多通道通信协议中的高速数据率，并且被耦合至所述可编程逻辑器件核心电路，其中每个通道包括接收机电路，所述接收机电路具有配备第一八位十位解码器的第一处理电路和配备第二八位十位解码器的第二处理电路，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计，所述接收机电路包括第一复用器电路，所述第一复用器电路被耦合至第一八位十位解码器和第二八位十位解码器中的每一个的输出和输入；和
其中每个通道还包括发射机电路，所述发射机电路具有配备第一八位十位编码器的第三处理电路和配备第二八位十位编码器的第四处理电路，所述发射机电路包括第二复用器电路，所述第二复用器电路被耦合至第一八位十位解码器和第二八位十位解码器。
2.根据权利要求1的可编程逻辑器件，其中所述接收机电路还包括：
第一字节对准电路，所述第一字节对准电路被耦合以接收来自外部电路的数据流，并且可操作地将所述数据流对准十位字节边界；和
第二字节对准电路，所述第二字节对准电路被耦合以接收所述来自外部电路的数据流，并且可操作地将所述数据流对准二十位字节边界。
3.根据权利要求2的可编程逻辑器件，其中，
所述第一处理电路被耦合以接收对于小于第一值的数据率、来自所述第一字节对准电路和对于大于第一值的数据率、来自所述第二字节对准电路之一的第一数据，并且可操作地处理所述第一数据以输出到所述可编程逻辑器件核心电路；和
对于大于第一值的数据率，第二处理电路被耦合以接收来自所述第二字节对准电路的第二数据，并且可操作地处理所述第二数据以输出到所述可编程逻辑器件核心电路，
其中所述第一值大约是3.125吉比特每秒，并且其中对于小于第一值的数据率：
所述第一字节对准电路接收所述数据流；并且
所述第一处理电路接收来自所述第一字节对准电路的第一数据；以及
其中对于大于第一值且小于或等于大约6.5吉比特每秒的第二值的数据率：
所述第二字节对准电路接收所述数据流；
所述第一处理电路接收来自所述第二字节对准电路的、包含十个最高位的第一数据；并且
所述第二处理电路接收来自所述第二字节对准电路的、包含十个最低位的第二数据。
4.根据权利要求1的可编程逻辑器件，其中：
所述第一八位十位解码器可操作地将来自所述第一处理电路的数据从十位字节形式转换至八位字节形式；并且
所述第二八位十位解码器可操作地将来自所述第二处理电路的数据从十位字节形式转换至八位字节形式。
5.根据权利要求1的可编程逻辑器件，其中所述第一复用器电路被耦合以接收所述第一八位十位解码器的输出和所述第二八位十位解码器的输出，并且可操作地：
发送所述第一八位十位解码器的输出到所述第二八位十位解码器的输入；并且
发送所述第二八位十位解码器的输出到所述第一八位十位解码器的输入。
6.根据权利要求1的可编程逻辑器件，其中使用至少一个配置随机访问存储器信号，控制所述第一处理电路和所述第二处理电路。
7.根据权利要求1的可编程逻辑器件，其中所述第二复用器电路被耦合至所述第一八位十位编码器和所述第二八位十位编码器，并且可操作地：
发送所述第一八位十位编码器的输出到所述第二八位十位编码器的输入；并且
发送所述第二八位十位编码器的输出到所述第一八位十位编码器的输入。
8.一种数字处理系统，包含：
处理电路；
被耦合至所述处理电路的存储器；和
如在权利要求1中所限定的可编程逻辑器件，所述可编程逻辑器件被耦合到所述处理电路和所述存储器。
9.一种印刷电路板，在所述印刷电路板上安装了如在权利要求1中限定的可编程逻辑器件。
10.根据权利要求9的印刷电路板，还包括：
存储器，所述存储器被安装在所述印刷电路板上，并且被耦合到所述可编程逻辑器件。
11.根据权利要求9的印刷电路板，还包含：
处理电路，所述处理电路被安装在所述印刷电路板上，并且被耦合到所述可编程逻辑器件。
12.一种支持高速数据率的接收机电路，包含：
第一字节对准电路，所述第一字节对准电路被耦合以接收数据流，并且可操作地将所述数据流对准十位字节边界；
第二字节对准电路，所述第二字节对准电路被耦合以接收数据流，并且可操作地将所述数据流对准二十位字节边界；
第一处理电路，所述第一处理电路被耦合以接收对于小于第一值的数据率、来自所述第一字节对准电路和对于大于第一值的数据率、来自所述第二字节对准电路之一的第一数据，并且可操作地处理所述第一数据以输出到可编程逻辑器件核心电路；和
第二处理电路，对于大于第一值且小于或等于第二值的数据率，所述第二处理电路被耦合以接收来自第二对准电路的第二数据，并且可操作地处理所述第二数据以输出到所述可编程逻辑器件核心电路；
其中所述第一值大约是3.125吉比特每秒，并且其中对于小于第一值的数据率：
所述第一字节对准电路接收所述数据流；并且
所述第一处理电路接收来自所述第一字节对准电路的第一数据；以及
其中对于大于第一值且小于或等于大约6.5吉比特每秒的第二值的数据率：
所述第二字节对准电路接收所述数据流；
所述第一处理电路接收来自所述第二字节对准电路的、包含十个最高位的第一数据；并且
所述第二处理电路接收来自所述第二字节对准电路的、包含十个最低位的第二数据，
并且其中：
所述第一处理电路包括第一八位十位解码器，所述第一八位十位解码器可操作地将所述第一数据从十位字节形式转换至八位字节形式；并且
所述第二处理电路包括第二八位十位解码器，所述第二八位十位解码器可操作地将所述第二数据从十位字节形式转换为八位字节形式。
13.根据权利要求12的电路，还包括复用器，所述复用器被耦合以接收所述第一八位十位解码器的输出和所述第二八位十位解码器的输出，并且可操作地：
发送所述第一八位十位解码器的输出到所述第二八位十位解码器的输入；并且
发送所述第二八位十位解码器的输出到所述第一八位十位解码器的输入。
14.根据权利要求12的电路，其中所述第一字节对准电路、所述第二字节对准电路、所述第一处理电路和所述第二处理电路以硬知识产权模块形式实现，并且使用至少一个配置随机访问存储器信号控制这些电路的操作，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计。
15.一种可操作地支持高速数据率的发射机电路，所述发射机电路包括：
第一处理电路，所述第一处理电路被耦合以接收来自可编程逻辑器件核心电路的数据流，并且可操作地处理所述数据流以供输出，其中所述第一处理电路包括可操作地将所述数据流从八位字节形式转换为十位字节形式的第一八位十位编码器；
第二处理电路，所述第二处理电路被耦合以接收来自所述可编程逻辑器件核心电路的所述数据流，并且可操作地处理所述数据流以供输出，其中所述第二处理电路包括第二八位十位编码器；和
复用器电路，所述复用器电路被耦合至第一八位十位编码器和第二八位十位编码器中的每一个的输出和输入。
16.根据权利要求15的电路，其中对于小于或等于3.125吉比特每秒的数据率，所述第一处理电路接收来自所述可编程逻辑器件核心电路的数据流。
17.根据权利要求15的电路，其中对于大于3.125吉比特每秒、且小于或等于6.5吉比特每秒的数据率：
所述第一处理电路接收来自所述可编程逻辑器件核心电路的数据流的八个最高位；并且
所述第二处理电路接收来自所述可编程逻辑器件核心电路的数据流的八个最低位。
18.根据权利要求15的电路，其中所述复用器电路被耦合以接收所述第一八位十位编码器的输出和所述第二八位十位编码器的输出，并且可操作地：
发送所述第一八位十位编码器的输出到所述第二八位十位编码器的输入；并且
发送所述第二八位十位编码器的输出到所述第一八位十位编码器的输入。
19.根据权利要求15的电路，其中所述第一处理电路和所述第二处理电路以硬知识产权模块的形式实现，并且使用至少一个配置随机访问存储器信号控制这些电路的操作，其中所述硬知识产权模块是支持多通道通信协议的逻辑模块并且在其中电路以硬件定制设计。
CN2005101160672A 2004-10-29 2005-10-28 可编程逻辑器件、接收机电路和发射机电路 Expired - Fee Related CN1767396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/977,952 US7183797B2 (en) 2004-10-29 2004-10-29 Next generation 8B10B architecture
US10/977,952 2004-10-29

Publications (2)

Publication Number Publication Date
CN1767396A CN1767396A (zh) 2006-05-03
CN1767396B true CN1767396B (zh) 2011-11-23

Family

ID=36263429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101160672A Expired - Fee Related CN1767396B (zh) 2004-10-29 2005-10-28 可编程逻辑器件、接收机电路和发射机电路

Country Status (2)

Country Link
US (2) US7183797B2 (zh)
CN (1) CN1767396B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162553B1 (en) * 2004-10-01 2007-01-09 Altera Corporation Correlating high-speed serial interface data and FIFO status signals in programmable logic devices
US7257655B1 (en) * 2004-10-13 2007-08-14 Altera Corporation Embedded PCI-Express implementation
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture
US7538578B2 (en) * 2005-04-18 2009-05-26 Altera Corporation Multiple data rates in programmable logic device serial interface
US7698482B2 (en) * 2005-07-08 2010-04-13 Altera Corporation Multiple data rates in integrated circuit device serial interface
JP4586664B2 (ja) * 2005-07-28 2010-11-24 セイコーエプソン株式会社 半導体装置及び電子機器
US7279928B2 (en) * 2005-10-04 2007-10-09 Avago Technologies General Ip Pte. Ltd xB/yB coder programmed within an embedded array of a programmable logic device
US7268582B1 (en) * 2005-11-22 2007-09-11 Altera Corporation DPRIO for embedded hard IP
EP2049956B1 (en) 2006-08-08 2016-03-16 Siemens Industry, Inc. Devices, systems, and methods for communicating with a plc
US9172145B2 (en) 2006-09-21 2015-10-27 Raytheon Company Transmit/receive daughter card with integral circulator
US7671696B1 (en) 2006-09-21 2010-03-02 Raytheon Company Radio frequency interconnect circuits and techniques
US9019166B2 (en) * 2009-06-15 2015-04-28 Raytheon Company Active electronically scanned array (AESA) card
KR100912091B1 (ko) * 2007-04-30 2009-08-13 삼성전자주식회사 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치
US7759972B1 (en) * 2007-10-31 2010-07-20 Altera Corporation Integrated circuit architectures with heterogeneous high-speed serial interface circuitry
US9559881B2 (en) * 2007-12-21 2017-01-31 Altera Corporation Transceiver system with reduced latency uncertainty
US8514955B2 (en) 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
CN101719773B (zh) * 2009-12-24 2013-05-22 清华大学 一种用于超宽带零中频接收机的信号处理方法和系统
US8477831B2 (en) * 2010-02-17 2013-07-02 Altera Corporation Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device
JP2012124643A (ja) * 2010-12-07 2012-06-28 Fuji Xerox Co Ltd 受信装置及びデータ転送装置
JP2012124642A (ja) * 2010-12-07 2012-06-28 Fuji Xerox Co Ltd 受信装置、データ転送装置、及びプログラム
US8750176B2 (en) * 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US9736086B1 (en) * 2011-04-29 2017-08-15 Altera Corporation Multi-function, multi-protocol FIFO for high-speed communication
US9106460B1 (en) * 2011-07-12 2015-08-11 Emc Corporation Running disparity computation predictor
US8897398B2 (en) 2012-01-27 2014-11-25 Apple Inc. Methods and apparatus for error rate estimation
US9838226B2 (en) 2012-01-27 2017-12-05 Apple Inc. Methods and apparatus for the intelligent scrambling of control symbols
US9450790B2 (en) 2013-01-31 2016-09-20 Apple Inc. Methods and apparatus for enabling and disabling scrambling of control symbols
US9210010B2 (en) 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces
US8917194B2 (en) 2013-03-15 2014-12-23 Apple, Inc. Methods and apparatus for context based line coding
KR102257380B1 (ko) * 2014-12-22 2021-05-31 삼성전자주식회사 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
JP6684731B2 (ja) * 2017-02-16 2020-04-22 株式会社東芝 信号変換装置
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606328B1 (en) * 1999-12-15 2003-08-12 Intel Corporation Look ahead encoder/decoder architecture
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
CN1505282A (zh) * 2002-11-29 2004-06-16 上海叶鑫贸易有限公司 前向纠错编码器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486739A (en) 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US6628140B2 (en) * 2000-09-18 2003-09-30 Altera Corporation Programmable logic devices with function-specific blocks
US6501396B1 (en) * 2001-03-30 2002-12-31 Xilinx, Inc. Scalable physical coding sublayer (PCS) and 8B/10B encoder
US6653957B1 (en) * 2002-10-08 2003-11-25 Agilent Technologies, Inc. SERDES cooperates with the boundary scan test technique
US6812870B1 (en) * 2003-09-11 2004-11-02 Xilinx, Inc. Enhanced 8b/10b encoding/decoding and applications thereof
US7183797B2 (en) * 2004-10-29 2007-02-27 Altera Corporation Next generation 8B10B architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606328B1 (en) * 1999-12-15 2003-08-12 Intel Corporation Look ahead encoder/decoder architecture
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
CN1505282A (zh) * 2002-11-29 2004-06-16 上海叶鑫贸易有限公司 前向纠错编码器

Also Published As

Publication number Publication date
CN1767396A (zh) 2006-05-03
US20060095613A1 (en) 2006-05-04
US7436210B2 (en) 2008-10-14
US7183797B2 (en) 2007-02-27
US20070139232A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN1767396B (zh) 可编程逻辑器件、接收机电路和发射机电路
US7538578B2 (en) Multiple data rates in programmable logic device serial interface
US6750675B2 (en) Programmable logic devices with multi-standard byte synchronization and channel alignment for communication
US7088133B2 (en) Programmable logic device with high speed serial interface circuitry
CN102089992B (zh) 用于高速串行通信的数字均衡器
US6894530B1 (en) Programmable and fixed logic circuitry for high-speed interfaces
EP1764940A1 (en) A media converter and a system for converting a packet-based data stream into a serial data stream und vice versa
EP1678703A1 (en) Method and device for transmitting data over a plurality of transmission lines
US7199732B1 (en) Data converter with reduced component count for padded-protocol interface
US9660846B2 (en) High-speed serial data signal receiver circuitry
EP2118760B1 (en) A bi-directional interface circuit having a switchable current-source bias
US6914597B2 (en) System for bi-directional video signal transmission
US8073005B1 (en) Method and apparatus for configuring signal lines according to idle codes
US8391433B2 (en) Flow controlled pulsed serial link
US7652598B2 (en) Serial data analysis improvement
US20040260858A1 (en) Configurable glueless microprocessor interface
US7162553B1 (en) Correlating high-speed serial interface data and FIFO status signals in programmable logic devices
US7688869B2 (en) Serial line circuit, an apparatus implemented with a serial line circuit, and method thereof
CN104717440B (zh) Led发送卡级联接口
US9170952B1 (en) Configurable multi-standard device interface
US9106504B1 (en) Methods and apparatus for aligning signals in transceiver circuitry
CN101101743B (zh) 低压差动讯号接收装置
EP0938211B1 (en) Flow control process using an out-of-band flow control channel
Stojčev et al. On-and Off-chip Signaling and Synchronization Methods in Electrical Interconnects
US7266624B1 (en) Programmable layered sub-system interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20161028

CF01 Termination of patent right due to non-payment of annual fee