CN1764845A - 半导体装置和检查电路及检查方法 - Google Patents
半导体装置和检查电路及检查方法 Download PDFInfo
- Publication number
- CN1764845A CN1764845A CN 200480007964 CN200480007964A CN1764845A CN 1764845 A CN1764845 A CN 1764845A CN 200480007964 CN200480007964 CN 200480007964 CN 200480007964 A CN200480007964 A CN 200480007964A CN 1764845 A CN1764845 A CN 1764845A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- nand
- lead
- level
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
提供一种半导体装置的检查电路及检查方法,其中,具有由多个NAND电路经多个反相器串联的结构与多个NOR电路经上述多个反相器串联的结构,将像素部中设置的多个源信号线分别与NAND电路及NOR电路的一个输入端相连接,从串联的NAND电路及NOR电路的最后级得到检查输出。这样,就可以提供一种可以使用小规模的电路进行简单并且正确的不良判定的检查电路及检查方法。
Description
技术领域
本发明涉及设置在具有像素配置成为矩阵形状的像素区的显示装置中的检查电路及显示装置的检查方法。另外,本发明涉及具有像素配置成为矩阵形状的像素区的半导体装置的检查电路及检查方法。
背景技术
在以液晶显示器(LCD)及电致发光(EL)显示器等为首的显示装置中,近年来大画面化、高精细化在进展,此外,通过将像素部和用来控制像素部的外围电路在基板上一体形成而使电路高度集成化的技术也正在进展。
在制造工序中,由于构图不良、静电破坏(ESD)等导致元件发生破坏时,由于不能预见显示装置本身的正常动作,必须通过品质检查将其排除。一般,显示装置的品质检查,是在如图12A所示的形成有源驱动器(电路)1203、栅驱动器1204、像素区1205、信号输入端子1206等的TFT基板1201和对置基板1202粘合而成为成品模块1200的阶段中,如图12B所示,实际上利用导板1211等将信号输入,进行图像或影像(测试图案1212等)的显示,通过对画面视认来观察显示有无毛病而进行。
然而,利用这种方法时,存在由于显示装置本身作为模块1200在几乎完成的阶段进行检查,而使花费在判定为有毛病的模块上的成本高昂的缺点。就是说,由于电路不良引起的缺陷,起因只在于TFT基板1201,但却使伴随对置基板1202等的粘合的工序成为浪费。另外,也可以考虑只制造由TFT等形成的像素部及外围电路的基板(TFT基板),作为半成品出厂等这样的形态,但在这种场合下事实上是不可能在实际的显示中进行品质检查。就是说,必须具有判断在TFT基板的状态下电路动作是否正常的工具。
图11为实现该种检查的结构的一例。在基板上,形成由移位寄存器(SR)及NAND电路19,数据锁存器20,D/A变换器(DAC)21,视频数据线23,信号、电源等的输入端子22、16等构成的数字源驱动器18;栅驱动器5;像素3配置成为矩阵形状的像素区;由保持电容线15以及开关驱动电路30,模拟开关25,检查线27,检查端子28等构成的检查电路。
图11所示的显示装置,利用各栅信号线6控制与该行连接的像素,影像信号输入到数字源驱动器18,输出到源信号线9,写入到各像素。
在检查电路中,通过将影像信号经各个像素TFT1写入像素,将保持在保持电容2中的电荷依次经检查线27输出到检查端子28,对像素的写入是否成功进行判定。另外,模拟开关25由开关驱动电路30进行控制(参照专利文献1)。另外,也有对各源信号线9分别配置检查用焊盘,利用探针接触各焊盘检查输出的方法(参照专利文献2)。
专利文献1:日本专利申请特开2002-116423号公报
专利文献2:日本专利申请第2618042号说明书
发明内容
然而,在利用上述的专利文献记载的方法时,存在在高清晰、大画面的显示装置中检查的处理能力显著低下的问题,并且,必须利用开关驱动电路30等进行控制,存在使在基板上的检查电路的安装面积扩大等的问题。特别是,在采用前者这种方法时,在高精细的显示装置中是不现实的。
本发明系有鉴于上述问题而完成的发明,可以提供一种可以以极其简单的方法并且使用小规模的检查电路判定电路动作、有无线缺陷等的检查电路及检查方法。
为解决上述问题,在本发明中采用以下的办法。
随着高精细化,对输出到条数增加的信号线的信号分别以探针进行检查的方法,如上所述,从检查的处理能力等方面考虑是不现实的。于是,在本发明中,将全部级的信号线的输出,输入到检查电路,可以将对这些全部输入所得到的一个特定的图形作为判定结果。于是,预先将全部为正常的场合的检查输出的图形作为参照图形与所得到的判定结果进行比较。
在某一条信号线的输出不正常时,就可以得到与上述的参照图形不同的输出。所以,通过测定一个或数个地点的输出,与在正常状态下应该得到的输出的形态进行比较就可以进行是否良好的判定。结果,就不必对每个脉冲输出进行确认而迅速判断不良地点的有无。
根据本发明,即使不利用实际的检测图形显示的视认进行检查,由于可以判定TFT基板的状态是否良好,可以利用小规模的检查电路,极其简单地进行有效的品质检查。
具体言之,可以在对影像信号使用数字信号的LCD、EL显示器、等离子体显示器等多种显示装置中,进行电路动作是否良好的判定。并且,不需要用来驱动检查电路本身的电路,可以通过与通常显示的场合同样的步骤只使驱动器动作的极其简单的步骤来进行检查。此外,由于与源信号线的条数无关,只通过确认检查输出端子的输出的H电平/L电平(输出信号),就可以立即判定全部级有无缺陷,可有效地应用于在大画面、高精细屏板中使用的显示装置的检查。
附图说明
图1A、1B为示出本发明的一实施方式的示图。
图2为示出源驱动器及检查电路的时序图的示图。
图3A、3B为示出正常动作时的检查电路动作和检查输出的示图。
图4A、4B为示出动作不良模式A中的检查电路动作和检查输出的示图。
图5A、5B为示出动作不良模式B中的检查电路动作和检查输出的示图。
图6A、6B为示出动作不良模式C中的检查电路动作和检查输出的示图。
图7A、7B为示出动作不良模式D中的检查电路动作和检查输出的示图。
图8A、8B为示出动作不良模式E中的检查电路动作和检查输出的示图。
图9A、9B为示出动作不良模式F中的检查电路动作和检查输出的示图。
图10A、10B为示出本发明的另一实施方式的示图。
图11为示出具有现有的检查电路的显示装置的结构的示图。
图12A、12B为示出模块的形态和使用探针的品质检查的概略的示图。
图13为示出本发明的一实施方式的示图。
图14为示出本发明的一实施方式的示图。
图15为示出栅驱动器及检查电路的时序图的示图。
图16为示出栅驱动器及检查电路的时序图的示图。
图17为示出检查电路的分割例的示图。
具体实施方式
下面利用附图对本发明的实施方式进行详细说明。不过,本发明并不限定于以下的说明,不脱离本发明的思想及其范围可以对其形态及细节进行种种改变对于本领域技术人员是很容易理解的。所以,本发明并不限定于以下所示的实施方式的记载内容的解释。另外,在以下的说明中,表示同一部件的符号在不同的附图之间是通用的。
(实施方式1)
在图1A中示出本发明的一实施方式。在基板上形成源驱动器101、栅驱动器102、像素区106、检查电路108及检查输出端子107。像素区106中多个像素105配置成为矩阵形状,各像素由源信号线103及栅信号线104控制。
源驱动器101具有移位寄存器及NAND 151、数据锁存器152、电平移位器及缓冲器153;栅驱动器102具有移位寄存器及NAND154、电平位移器及缓冲器155。但是,此处对显示装置的结构没有特别施加限制。
检查电路的结构示于图1B。检查电路108,是由多个NAND 112和多个反相器114互相串联并且与源信号线103分别连接的电路,与多个NOR 113和多个反相器115互相串联并且与源信号线103分别连接的电路并联设置而成的,双方的最后级输出,输出到检查输出端子107a、107b。
具体言之,在检查电路108中,第1级的NAND的第1输入端与电源(VDD)相连接,第2输入端与源信号线(S1)相连接,而输出端与第1级的反相器的输入端相连接。第1级的反相器的输出端,与第2级的NAND的第1输入端相连接。第2级以下,在某一第m(2≤m≤n)级中,第m级的NAND的第1输入端与第m-1级的反相器输出端相连接,第2输入端与源信号线(Sm)相连接,输出端与第m级的反相器的输入端相连接。第m级的反相器的输出端与第m+1级的NAND的第1输入端相连接。最后级,即第n级的反相器输出,输出到检查输出端子107a。
另一方面,第1级的NOR 113的第1输入端与电源(VSS)相连接,第2输入端与源信号线(S1)相连接,输出端与第1级的反相器的输入端相连接。第1级的反相器的输出端,与第2级的NOR的第1输入端相连接。第2级以下,在某一第m级中,第m级的NOR的第1输入端与第m-1级的反相器输出端相连接,第2输入端与源信号线(Sm)相连接,输出端与第m级的反相器的输入端相连接。第m级的反相器的输出端与第m+1级的NOR的第1输入端相连接。最后级,即第n级的反相器输出,输出到检查输出端子107b。
接着,利用图1A、1B示出实际的检查步骤。此处,对作为线顺序数字形式的源驱动器的例子进行说明。
在检查时,使源驱动器101动作。作为动作方法,可以与通常的进行影像显示的场合一样。不过,在检查时,作为影像信号,顺序输入使全部源信号线成为H电平输出的状态和使全部源信号线成为L电平输出的状态。
在图2中,示出源驱动器101的简单的时序图,下面对其动作依次予以说明。在图2中,作为输入信号,示出时钟信号(SCK)、起始脉冲(SSP)、锁存脉冲(SLAT)及数字影像信号(Data),作为输出信号示出第1级~第4级、最后级的采样脉冲(Samp.1~4、Samp.n)、源信号线输出(SLine:为了进行线顺序驱动,S1~Sn全部同时进行数据切换)。
首先,对第1线周期(Period1)进行说明。移位寄存器按照时钟信号和起始脉冲201动作,顺序输出采样脉冲205。采样脉冲205,分别进行数字影像信号的采样,将数据保持于锁存电路。
另外,在第1线周期中,数字影像信号207,全部输入H电平。
在最后级的数字影像信号的采样完成之后,输入锁存脉冲203时,保持于锁存电路中的数据一齐输出到源信号线。此时的源信号线输出也由锁存电路一直保持到下一个锁存脉冲204输入为止的周期。
此处,源信号线输出,在全部级中变成H电平(210)。
之后,转移到第2线周期(Period2)。与第1线周期一样,按照时钟信号和起始脉冲202,顺序输出采样脉冲206,进行数字影像信号的采样。
另外,在第2线周期中,数字影像信号208,全部输入L电平。
接着,在锁存脉冲204输入时,保持于锁存电路中的数据一齐输出到源信号线。此时,源信号线输出,在全部级中,变成L电平(211)。
下面,对检查电路的动作等进行说明。现在,在周期210中,对源信号线,在全部级中输出H电平。于是,检查电路,变成图3A所示的状态。在NAND 301的第1输入端上输入电源(VDD),在第2输入端上输入H电平。于是,NAND 301的输出变成L电平。此外,此输出,经反相器反转,输入到次级的NAND。以后,对此重复进行,最后对检查输出端子107a输出H电平。
另一方面,在NOR 302的第1输入端上输入电源(VSS),在第2输入端上输入H电平。于是,NOR 302的输出变成L电平。此外,此输出,经反相器反转,输入到次级的NOR。以后,对此重复进行,最后对检查输出端子107b输出H电平。
之后,在以211表示的周期中,对源信号线,在全部级中,输出L电平。于是,检查电路,变成图3B所示的状态。与上述一样,与全部源信号线相连接的NAND、NOR动作,在此场合,对检查输出端子107a、107b的任何一个都输出L电平。
在此场合的检查输出端子的状态,即源信号线输出在全部级上为H电平时,对检查输出端子的任何一个都输出H电平,而源信号线输出在全部级上为L电平时,对检查输出端子的任何一个都输出L电平的状态,是正常的检查输出。就是说,示出了在全部级中,H电平的影像信号和L电平的影像信号的输入正常进行,进行源信号线的充放电。
在图2的时序图的下段,示出在107a、107b上的检查输出端子107a、107b的输出波形。
此处,假定以以下的A~F示出的数种动作不良模式。
A:源信号线(S4)的输出固定为H电平的场合。
B:源信号线(S4)的输出固定为L电平的场合。
C:源信号线(S4)的输出与通常相反的场合。
D:源信号线(S2、S4)的输出固定为H电平的场合。
E:源信号线(S2)的输出固定为H电平、源信号线(Sn)的输出固定为L电平的场合。
F:源信号线(S2)的输出固定为L电平、源信号线(Sn)的输出与通常相反的场合。
这些动作不良,比如,是由于构图不良导致的源信号线和电源线等的短路及工序中的静电破坏导致的元件破坏所产生的电路的动作不良等所致。下面对动作不良A~F中的每一个示出检查电路的动作。
图4A、4B示出动作不良模式A中的检查电路动作和检查输出。在此动作不良模式中,源信号线(S4),与数字影像信号无关,固定为H电平。不良地点以符号“×”400表示。此时,由于源信号线在全部级中为输出H电平的状态,就是说,在图4A中,为与正常动作同样的逻辑,对检查输出端子107a、107b上都输出H电平,判定为正常。然而,在对源信号线在全部级中输出L电平时,如图4B所示,在NOR 401中产生逻辑反转,以后,保持此反转逻辑原样不变,在检查输出端子107b上输出H电平,即判定为不良。
图5A、5B示出动作不良模式B中的检查电路动作和检查输出。在此动作不良模式中,源信号线(S4),与数字影像信号无关,固定为L电平。不良地点以符号“×”500表示。由于源信号线在全部级中为输出L电平的状态,就是说,在图4B中,为与正常动作同样的逻辑,对检查输出端子107a、107b上都输出L电平,判定为正常。然而,在对源信号线在全部级中输出H电平时,在NAND 501中产生逻辑反转,在检查输出端子107a上输出L电平,即判定为不良。
图6A、6B示出动作不良模式C中的检查电路动作和检查输出。在此动作不良模式中,源信号线(S4),相对数字影像信号,输出反转。不良地点以符号“×”600表示。在此场合,无论是在源信号线全部级中为输出H电平的场合,还是在输出L电平的场合,都分别在NAND 601、NOR 602中发生逻辑反转,通过在前者中对检查输出端子107a输出L电平,在后者中对检查输出端子107b输出H电平而得到不良判定。
迄今为止的示例,叙述的是对于全部源信号线,不良地点是一个的场合。在动作不良模式D~F中,是存在多个不良地点时的示例。
图7A、7B示出动作不良模式D中的检查电路动作和检查输出。在此动作不良模式中,在源信号线(S2、S4)的2个地点中,每一个都与数字影像信号无关,固定为H电平。不良地点以符号“×”700、710表示。由于源信号线在全部级中为输出H电平的状态,就是说,在图7A中,为与正常动作同样的逻辑,判定为正常。然而,如图7B所示,因为在不良地点为多个时,最初出现的不良地点,即在与源信号线(S2)相连接的NOR 701中逻辑反转之后,其次出现的不良地点,即在与源信号线(S4)相连接的NOR 702中不发生变化,逻辑反转状态保持原样不变,所以对检查输出端子107b上输出H电平,判定为不良。
图8A、8B示出动作不良模式E中的检查电路动作和检查输出。在此动作不良模式中,在源信号线(S2)中,与数字影像信号无关,固定为H电平,并且在源信号线(Sn)中,与数字影像信号无关,固定为L电平。不良地点以符号“×”800、810表示。如图8A、8B所示,对于前者的不良地点,在NOR 802中逻辑反转,对检查输出端子107b上输出H电平,对于后者的不良地点,在NAND 801中逻辑反转,对检查输出端子107a上输出L电平,可得到不良判定。这样,即使是在多个地点产生不同模式的不良,也不会妨碍相互的检查输出而正确地进行判定。
图9A、9B示出动作不良模式F中的检查电路动作和检查输出。在此动作不良模式中,在源信号线(S2)中,与数字影像信号无关,固定为L电平,并且在源信号线(Sn)中,对数字影像信号,输出反转。不良地点以符号“×”900、910表示。如图9A、9B所示,对于前者的不良地点,在NAND 901中逻辑反转,对检查输出端子107a上输出L电平,对于后者的不良地点,在NOR 902中逻辑反转,对检查输出端子107b上输出H电平,可得到不良判定。即使是在这一模式中,源信号线(Sn)的不良,不会影响在NAND 901中出现的逻辑反转而正确地进行判定。
如上所述,本发明的检查电路,可以对多种不良模式极其正确地进行不良判定,只要是输入数字影像信号,使用对源信号线进行数字输出形式的驱动器的显示装置,可以在LCD、EL显示器、等离子体显示器等多种显示装置中进行电路动作是否良好的判定。并且,不需要用来驱动检查电路本身的电路,与通常一样可以通过只使驱动器动作的极其简单的步骤来进行检查。
另外,如图3~图9所示,与使用NAND构成的电路一侧相连接的检查输出端子的输出(信号)和与使用NOR构成的电路一侧相连接的检查输出端子的输出(信号),无论是在数字影像信号是H电平或L电平中的任何一种的场合,在得到相同的输出的场合为正常,而在出现某种不良判定的场合,两个检查输出端子的输出不同。因此,通过设置判定这两个检查输出端子的输出的等同性的比较电路,可以更容易取得检查输出。
具体言之,如图10A、10B所示,在两个检查输出端子上还连接以出现的信号作为输入的ExNOR(Exclusive-NOR)1001,也可以根据检查输出端子107的输出是H电平还是L电平,进行是否良好的判定。根据图10A所示的结构,在ExNOR输出是H电平时,判定为良品,而L电平时,判定为不良。在图10B中示出ExNOR电路的真伪值表。另外,使用ExOR(Exclusive-OR)代替ExNOR也一样。在此场合,ExOR输出是L电平时,判定为良品,而H电平时,判定为不良。
另外,在图1A中,在影像信号(Data)输入形式为模拟形式的场合,通过只在检查时将与实际的影像信号的最大振幅相同程度的数字信号作为检查信号输入,可以不限于数字形式、模拟形式进行检查。
另外,本发明的特征在于,通过将多条信号线的输出信号一次性地输入到检查电路,不必随时对波形进行观察,利用1或2个图形的判定波形就可以完成检查。
就是说,检查电路的结构,并不限定于图1B及图10,也包含电路结构不同而具有等效的功能的结构。
(实施方式2)
本发明的检查电路及检查方法,应用于栅驱动器的动作检查也很容易实现。在本实施方式中,示出将在实施方式1中说明的检查电路应用于栅驱动器的动作检查的示例。
在图13中示出构成例。在基板上形成源驱动器1301、栅驱动器1302、像素区1306、检查电路1310及输出端子1313。像素区1306中多个像素1305配置成为矩阵形状,各像素由源信号线1303及栅信号线1304控制。
源驱动器1301,利用时钟信号(SCK)、起始脉冲(SSP)的输入,在移位寄存器及NAND电路1351中顺序输出采样脉冲。其后,在数据锁存器1352中进行影像信号(Data)的采样,在电平位移器及缓冲器1353中接受振幅变换或放大,顺序输出到源信号线。
栅驱动器1302,利用时钟信号(GCK)、起始脉冲(GSP)的输入,在移位寄存器及NAND电路1354中顺序输出选择脉冲。其后,在电平位移器及缓冲器1355中接受振幅变换或放大,顺序选择各行的栅信号线(G1~Gm)。
在图14中示出检查电路1310的结构。下面对用来检查栅驱动器1302而设置的检查电路1310进行说明。检查电路1310,是由第1锁存电路1401、第2锁存电路1402组成的锁存电路1311及判定电路1312构成。判定电路1312具有与源驱动器的检查电路同样的结构,是由多个NAND 112和多个反相器114互相串联并且与栅信号线(G1~Gm)分别连接的电路,与多个NOR 113和多个反相器114互相串联并且与栅信号线(G1~Gm)分别连接的电路并联设置而成的,双方的最后级输出,输出到检查输出端子107a、107b。
接着,利用图13、图14示出实际的检查步骤。在检查时,使栅驱动器1302动作。作为动作方法,可以与通常的进行影像显示的场合一样。
在图15中,示出栅驱动器1302及检查电路1310的简单的时序图,下面对其动作顺序予以说明。在图15中,作为驱动器一侧的输入信号,示出时钟信号(GCK)、起始脉冲(GSP),作为检查电路一侧的输入信号示出检查用信号(CCK1、CCK2)、检查用数据锁存信号(CLAT),作为输出信号示出第1行~第4行、第m行的行选择脉冲(Gline1~4、Gline m)、检查电路锁存输出(C1~Cm)。
首先,对第1帧周期(Period1)进行说明。移位寄存器按照时钟信号(GCK)和起始脉冲(GSP)1501动作,顺序输出行选择脉冲1502。行选择脉冲1502,其后,分别接受振幅变换或放大,选择各行的栅信号线。
另一方面,顺序输出的行选择脉冲1502,输入到检查电路内的第1锁存电路1401,取得检查用信号(CCK1、CCK2)1503或1504。在此周期(Period1)中,在全部第1锁存电路1401中,输入H电平。行选择脉冲1502,从第1行起输出一直到最后行,在检查电路内的第1锁存电路1401的全部级中的输入完成之后,输入检查用数据锁存信号(CLAT)1505,将保持于第1锁存电路1401中的数据一齐传送到第2锁存电路1402。
此时,检查电路锁存输出(C1~C4、Cm),如图15所示,全部变成H电平(1506)。
之后,转移到第2帧周期(Period2)。与第1帧周期(Period1)一样,行选择脉冲1512按照时钟信号和起始脉冲1511顺序输出,选择各行的栅信号线。
其后也同样,顺序输出的行选择脉冲1512,输入到检查电路内的第1锁存电路1401,取得检查用信号(CCK1、CCK2)1503或1504。在此周期(Period2)中,在全部第1锁存电路1401中,输入L电平。行选择脉冲1512,从第1行起输出一直到最后行,在检查电路内的第1锁存电路1401的全部级中的输入完成之后,输入检查用数据锁存信号(CLAT)1515,将保持于第1锁存电路1401中的数据一齐传送到第2锁存电路1402。
此时,检查电路锁存输出(C1~C4、Cm),全部变成L电平(1516)。
之后,利用与实施方式1中示出的源驱动器的检查同样的步骤,判定栅信号线的选择定时等的正当性。因为判定电路1312的动作相同,此处省略其说明。
另外,如图16所示,通过将检查用信号(CCK1、CCK2),例如,作为与栅驱动器一侧时钟信号(GCK)相同频率的时钟信号输入,即使在某一行中行选择脉冲的输出定时出现不正确的场合,也可以利用检查输出进行不良判定。此时,利用栅信号线的奇数行将CCK1输入,利用栅信号线的偶数行将CCK2输入。
具体言之,由于移位寄存器部的TFT不良等原因,应该顺序输出的行选择脉冲,有时在某一点上发生脉冲宽度变宽等不良问题。通常,由于在使用时钟信号控制的移位寄存器中,将时钟信号的脉冲前沿或脉冲后沿作为动作触发点的场合很多,所以脉冲宽度不正确等等,成为时钟半周期大小的程度的扩宽的场合很多。在检查电路内的锁存动作的定时,由此处所述的这种不正确脉冲确定的场合,利用图15所示的检查用信号,会判定为正常,但在使用图16所示的时钟信号形状的检查用信号时,在不正确的定时中第1锁存电路1401动作时,由于输入时的数据的逻辑反转,可以进行高精度的不良判定。
在实施方式1、实施方式2中示出的本发明的检查电路,就显示装置的实际规格方面的动作而言并非必需的电路。所以,如图17A所示,在基板上形成了一体形成的检查电路1701、1702的第1模块1700之后,经过上述的检查工序,最后分割成为所要求的尺寸之际,如图17B所示,去掉检查电路1701、1702,得到模块1710即可。
另外,并不限定于显示装置,也可以应用于在存储器等之中使用的地址译码器的输出判定等等,可以期待可广泛应用于具有大量信号输出引脚的半导体装置的检查。
Claims (21)
1.一种半导体装置的检查电路,其特征在于:
具有将来自多个信号线的信号分别输入的多个输入端子和得到检查输出的两个输出端子;
由在上述两个输出端子上得到的两个信号进行半导体装置是否可以动作的判定。
2.如权利要求1所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR和多个反相器;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接,;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与得到第1检查输出的输出端子电连接;以及
在上述多个NOR中,最后级的NOR的输出端子与得到第2检查输出的输出端子电连接。
3.如权利要求1所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR、多个反相器和比较电路;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与上述比较电路的第1输入端子电连接;
在上述多个NOR中,最后级的NOR的输出端子与上述比较电路的第2输入端子电连接;以及
上述比较电路的输出端子与得到上述检查输出的输出端子电连接。
4.如权利要求3所述的半导体装置的检查电路,其特征在于:
在上述比较电路中使用ExNOR。
5.一种半导体装置的检查电路,其特征在于:
具有包含多个信号输出线的检查电路;
上述检查电路,具有将来自上述多个信号输出线的信号分别输入的多个输入端子和得到检查输出的输出端子;
通过在上述多个输入端子上输入信号,对在上述输出端子上得到的输出图形和参照图形进行比较,进行半导体装置是否可以动作的判定。
6.如权利要求5所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR和多个反相器;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与得到第1检查输出的输出端子电连接;以及
在上述多个NOR中,最后级的NOR的输出端子与得到第2检查输出的输出端子电连接。
7.如权利要求5所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR、多个反相器和比较电路;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与上述比较电路的第1输入端子电连接;
在上述多个NOR中,最后级的NOR的输出端子与上述比较电路的第2输入端子电连接;以及
上述比较电路的输出端子与得到上述检查输出的输出端子电连接。
8.如权利要求7所述的半导体装置的检查电路,其特征在于:
在上述比较电路中使用ExNOR。
9.一种半导体装置的检查电路,其特征在于:
具有包含对时钟信号、起始脉冲及影像信号进行输入,按照上述时钟信号、上述起始脉冲及上述影像信号,向多个源信号线输出信号的源驱动器的检查电路;
上述检查电路具有将输出到上述多个源信号线的信号分别输入的多个输入端子和得到检查输出的输出端子;以及
通过在上述多个输入端子上输入信号得到的输出图形和参照图形进行比较,进行上述源驱动器是否可以动作的判定。
10.如权利要求9所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR和多个反相器;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与得到第1检查输出的输出端子电连接;以及
在上述多个NOR中,最后级的NOR的输出端子与得到第2检查输出的输出端子电连接。
11.如权利要求9所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR、多个反相器和比较电路;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与上述比较电路的第1输入端子电连接;
在上述多个NOR中,最后级的NOR的输出端子与上述比较电路的第2输入端子电连接;以及
上述比较电路的输出端子与得到上述检查输出的输出端子电连接。
12.如权利要求11所述的半导体装置的检查电路,其特征在于:
在上述比较电路中使用ExNOR。
13.一种半导体装置的检查电路,其特征在于:
具有包含对时钟信号及起始脉冲进行输入,按照上述时钟信号及上述起始脉冲,向多个栅信号线顺序输出选择脉冲的栅驱动器的检查电路;
上述检查电路具有按照顺序输出到上述多个栅信号线的选择脉冲进行检查用信号的输入的多个锁存电路、以及
将来自上述多个锁存电路的输出信号分别输入的多个输入端子和得到检查输出的输出端子;并且
通过对上述多个输入端子的全部进行信号输入得到的输出图形和参照图形进行比较,进行上述栅驱动器是否可以动作的判定。
14.如权利要求13所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR和多个反相器;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与得到第1检查输出的输出端子电连接;以及
在上述多个NOR中,最后级的NOR的输出端子与得到第2检查输出的输出端子电连接。
15.如权利要求13所述的半导体装置的检查电路,其特征在于:
上述检查电路,具有多个NAND、多个NOR、多个反相器和比较电路;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与上述比较电路的第1输入端子电连接;
在上述多个NOR中,最后级的NOR的输出端子与上述比较电路的第2输入端子电连接;以及
上述比较电路的输出端子与得到上述检查输出的输出端子电连接。
16.如权利要求15所述的半导体装置的检查电路,其特征在于:
在上述比较电路中使用ExNOR。
17.一种半导体装置的检查电路,其特征在于:
具有多个NAND、多个NOR和多个反相器;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与得到第1检查输出的输出端子电连接;以及
在上述多个NOR中,最后级的NOR的输出端子与得到第2检查输出的输出端子电连接。
18.一种半导体装置的检查电路,其特征在于:
具有多个NAND、多个NOR、多个反相器和比较电路;
在上述多个NAND中,第i级(i为大于等于2的整数)的NAND的输出端子,经上述反相器与第i+1级的NAND的第1输入端子电连接;
在上述多个NOR中,第i级(i为大于等于2的整数)的NOR的输出端子,经上述反相器与第i+1级的NOR的第1输入端子电连接;
上述多个输入端子分别与上述多个NAND的第2输入端子及上述多个NOR的第2输入端子电连接;
在上述多个NAND中,最后级的NAND的输出端子与上述比较电路的第1输入端子电连接;
在上述多个NOR中,最后级的NOR的输出端子与上述比较电路的第2输入端子电连接;以及
上述比较电路的输出端子与得到上述检查输出的输出端子电连接。
19.如权利要求18所述的半导体装置的检查电路,其特征在于:
在上述比较电路中使用ExNOR。
20.一种半导体装置的检查方法,其特征在于具有:
将输出到多个输出信号线的全部的信号同时输入到检查电路的步骤;
从上述检查电路得到输出图形的步骤;以及
通过对上述输出图形和参照图形进行比较进行上述半导体装置是否可以动作的判定的步骤。
21.一种半导体装置的检查方法,其特征在于具有:
按照从多个输出信号线顺序输出的信号,顺序输入检查用信号的步骤;
将上述输入的检查用信号的全部同时输入到检查电路的步骤;
从上述检查电路得到输出图形的步骤;以及
通过对上述输出图形和参照图形进行比较进行上述半导体装置是否可以动作的判定的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP081666/2003 | 2003-03-25 | ||
JP2003081666 | 2003-03-25 | ||
JP137822/2003 | 2003-05-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1764845A true CN1764845A (zh) | 2006-04-26 |
CN100526902C CN100526902C (zh) | 2009-08-12 |
Family
ID=36748306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800079643A Expired - Fee Related CN100526902C (zh) | 2003-03-25 | 2004-03-17 | 半导体装置的检查电路及检查方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100526902C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018145335A1 (zh) * | 2017-02-13 | 2018-08-16 | 武汉华星光电技术有限公司 | 阵列基板行驱动电路的检测装置及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3001182B2 (ja) * | 1995-08-29 | 2000-01-24 | 信越ポリマー株式会社 | 液晶パネル検査装置およびその製造方法 |
EP1085332B1 (en) * | 1999-07-23 | 2007-06-27 | Seiko Epson Corporation | Semiconductor integrated circuit, liquid crystal apparatus, electronic apparatus and method for adjusting semiconductor integrated circuit |
JP2002022789A (ja) * | 2000-07-05 | 2002-01-23 | Oht Inc | 検査装置及び検査方法 |
JP3901004B2 (ja) * | 2001-06-13 | 2007-04-04 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
-
2004
- 2004-03-17 CN CNB2004800079643A patent/CN100526902C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018145335A1 (zh) * | 2017-02-13 | 2018-08-16 | 武汉华星光电技术有限公司 | 阵列基板行驱动电路的检测装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100526902C (zh) | 2009-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1232937C (zh) | 测试方法、半导体器件和显示设备 | |
CN1801264A (zh) | 测试电路及具有该测试电路的显示装置 | |
JP4953948B2 (ja) | 表示装置のデータドライバ、そのテスト方法及びプローブカード | |
CN1900802A (zh) | 液晶显示面板及其测试与制造方法 | |
CN1262870C (zh) | 设有检验端子的图像显示装置 | |
CN1941063A (zh) | 移位寄存器以及具有该移位寄存器的显示装置 | |
US7554359B2 (en) | Circuit for inspecting semiconductor device and inspecting method | |
CN1885379A (zh) | 用于显示器件的移位寄存器和包括移位寄存器的显示器件 | |
CN1689067A (zh) | 用于产生驱动电压的电路和使用该电路的液晶装置 | |
CN101067688A (zh) | 液晶显示装置及其缺陷修复方法 | |
CN1870119A (zh) | 用于显示设备的驱动电路及驱动方法 | |
CN1967649A (zh) | 选通驱动电路及其修复方法和使用该电路的液晶显示器 | |
JP2008033316A (ja) | 表示装置の駆動装置及びこれを有する表示装置 | |
CN1945386A (zh) | 液晶显示面板及测试其的探针 | |
CN1741119A (zh) | 移位电阻电路及其操作方法 | |
CN101261376B (zh) | 显示面板、显示装置与其驱动方法 | |
CN1815537A (zh) | 移位寄存器、其控制方法、电光装置和电子设备 | |
CN103531159A (zh) | 显示设备和驱动方法 | |
CN1790106A (zh) | 显示装置 | |
CN100365494C (zh) | 具修复断线功能的薄膜晶体管液晶显示器及高阻抗侦测电路 | |
CN1790473A (zh) | 电光装置和电子设备 | |
CN101030355A (zh) | 显示装置及具备该显示装置的电子设备 | |
CN1508770A (zh) | 液晶显示装置的双向驱动电路 | |
CN1804647A (zh) | 有机发光显示面板的测试装置与方法 | |
CN1790109A (zh) | 检验阵列衬底的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090812 Termination date: 20180317 |
|
CF01 | Termination of patent right due to non-payment of annual fee |