CN1754265A - 改进的光生伏打电池及其生产 - Google Patents

Abstract

公开了一种高效光生伏打电池、和其制造工艺，其中从具有一个相反掺杂发射层的一个掺杂基片除去后表面p－n结。一个前表面和诸边缘及可选择地后表面周缘被掩蔽，并且进行后表面蚀刻。掩模被除去，并且起一个抗反射涂层、一种钝化剂、或两者的作用。光生伏打电池保持一个未被织构的后表面，不管前面是否被织构，并且除去后表面上的掺杂物层，以提高电池效率。可选择的是，形成一个后表面场。

Description

改进的光生伏打电池及其生产

技术领域

本发明涉及光生伏打装置，具体地说，涉及包括诸如单晶或多晶硅薄层之类的半导体材料薄层的光生伏打装置。更具体地说，本发明涉及包括单晶或多晶硅半导体材料的光生伏打装置。包括单晶或多晶硅的掺杂晶片的这些装置把光能转换成电能。

背景技术

这些光生伏打装置，也称作光生伏打电池，用来把光能转换成电能。光生伏打电池能用来产生能量(太阳电池)，或者它们能在其它装置中用作光电探测器元件。光生伏打电池是一种可更新的能源。然而，它们的使用受到其电力输出的限制。典型地，多个光生伏打电池排列在一个或多个面板或模块中，以便产生希望的商业或消费用途所需要的足够功率。具有较高效率的光生伏打电池导致具有较大电功率输出的模块。因此，必须能够产生大量高效的光生伏打电池。非常希望的是，能够降低这样的光生伏打装置的制造成本、增大其光转换效率、或实现这两者。本发明的光生伏打电池与传统生产的电池相比效率高，并且本发明的工艺允许比传统生产的光生伏打电池更容易地生产这些高效电池。

大多数光生伏打电池由单晶或多晶硅构造。一般使用硅，因为由于其在微电子工业中的使用它容易以合理的成本得到，并且因为它对于构造光生伏打电池的用途具有适当平衡的电气、物理及化学性能。在光生伏打电池的制造期间，硅掺杂有一种正或负导电型掺杂物，并且通过在现有技术中已知的各种方法通常以晶片或晶带形式被典型地切成薄的基片。贯穿本申请，把诸如晶片之类的基片的、面对入射光的表面叫做前表面，并且把与前表面相反的表面称作后表面。按照习惯，正导电型通常叫做“p”，并且负导电型通常叫做“n”。在本申请中，“p”和“n”仅用来指示相反的导电类型。在本申请中，“p”和“n”分别指正和负，但也能分别指负和正。对于光生伏打电池工作的关键在于p-n结的创建，通常通过进一步掺杂硅基片的前表面以由掺杂硅基片形成一个相反导电型的层而形成。这样一个层通常称作发射层。在p掺杂基片的情况下，发射层通过使前表面掺杂有n型掺杂物而形成。p-n结是在p掺杂区域与n掺杂区域之间的界面。p-n结使电子-空穴对响应入射光子而迁移，这种迁移引起跨过基片晶片的前和后表面的电位差。

光生伏打电池的构造一般从p掺杂基片开始。典型地为晶片形式的基片然后暴露于一种n掺杂物，以形成发射层和p-n结。典型地，通过使用在现有技术中通常采用的技术，如喷涂、自旋、化学气相淀积、或其它淀积方法，把一种n掺杂物淀积到基片的表面上而形成n掺杂层。在n掺杂物在基片表面上的淀积之后，n掺杂物被驱入硅基片的表面中，以把n掺杂物进一步扩散到基片表面中。这个“驱入”步骤通常通过把晶片暴露于热量，常常与包括氧气、氮气、蒸汽、或其组合物相组合，而完成。n掺杂层通常称作发射层。

p-n结形成在n掺杂层与p掺杂硅基片之间的边界区域处。要求p-n结允许电荷载体响应入射光而迁移。理想地，发射层限于设计成向入射光定向的晶片的表面，该表面称作前表面，并因此，p-n结仅接近前表面。然而，在实际中，掺杂也出现在晶片的边缘和相反表面(后表面)上。这生成一个覆盖晶片的整个表面的发射层、和一个靠近晶片的整个表面的p-n结，从该p-n结不能引出电流。因此必须电气隔离前和后结。能掩蔽晶片，从而发射层仅形成在晶片的选择表面上。然而，这样的掩蔽需要另外的时间、材料、及处理，特别是如果在以后必须除去。便利的是，如果这样一个掩蔽步骤能消除或与另一个工艺步骤相结合。

授予Micheels等的美国专利No.5,082,791公开了使用准分子激光器来隔离前p-n结。Micheels等使用准分子激光器在基片的后表面上形成一个沟槽。该沟槽比n掺杂层深，并且沿后表面的整个周缘以离开后表面的边缘的固定距离延伸。

授予Avery等的美国专利No.4,158,591公开了一种通过从基片的边缘除去p-n结而不除去前和后p-n结以电气隔离前p-n结的方法，该专利包括在这里以供参考。通过除去边缘p-n结的前p-n结隔离通常称作“边缘结隔离”。由Avery等公开的边缘结隔离方法已经称作“硬币叠置(coin stacking)”。在硬币叠置工艺中，光生伏打电池被面对面地叠置，并且除去边缘。通过等离子蚀刻、通过湿式化学蚀刻、通过物理磨削或其它已知方法能除去边缘。授予Ruby等的美国专利No.4,158,591描述了一种通常用来构造光生伏打电池的工艺，该专利包括在这里以供参考。由Ruby等描述的工艺包括一个由硬币叠置工艺完成的边缘结隔离步骤。

硬币叠置方法的使用在与用来隔离前p-n结的以前方法相比时，导致低成本和较高的生产率，但也具有几个缺点。晶片的实际叠置能使某些晶片被损坏。便利的是，使硅基片的厚度最小，因为硅基片是光生伏打电池的成本和尺寸的主要部分。不幸的是，硬币叠置方法显著限制晶片的厚度。当晶片厚度减小时，在硬币叠置期间损坏的晶片比例增大。结果，硬币叠置限制了通过较薄晶片的使用可实现的成本节省。硬币叠置方法的另一个缺点在于，它减小了光生伏打电池的前表面的面积。理想地，边缘结的除去仅导致n掺杂区域的除去。然而，在实际中，从边缘也除去某一另外的深度。典型地，前表面的有用表面面积减小约2％，导致光生伏打电池能量输出的对应2％减小。

光生伏打电池的效率由电池把入射光能量转换成电能的能力确定。已经开发了对光生伏打电池的结构和生产的几种修改，以增大转换效率。包括在这里以供参考的、Martin A.Green，Photovoltaics SpecialResearch Center，University of New South Wales的Crystalline SiliconSolar Cells的第4章讨论了增大电池效率的光生伏打电池发展，包括织构的使用、抗反射涂层、表面钝化、及后表面场。

光生伏打电池的织构减小由光生伏打电池表面对入射光的反射。通过减少反射，更多的入射光适于由光生伏打电池转换。织构典型地通过化学蚀刻并且特别是通过硅基片的各向异性蚀刻而完成。抗反射涂层进一步减小在光生伏打电池表面处入射光的反射。抗反射涂层典型地通过在晶片上形成一个氧化物或氮化硅层而涂敷。

表面钝化通过减小在光生伏打电池表面处的电子活性而增大光生伏打电池的效率。表面钝化的几种方法在现有技术中是已知的，包括氧化物或氮化硅涂层的使用。

后表面场增大光生伏打电池的效率。后表面场对于具有薄基片的光生伏打电池是特别希望的。具有薄基片的光生伏打电池具有多种好处，包括材料需求减少、成本低及重量轻，但也呈现出效率的减小，一般归因于到电池后表面的少数电荷载体的扩散的增加。后表面场减小少数载体的这种扩散，并且增大由多数载体产生的电流。授予Schlosser等的、包括在这里以供参考的美国专利No.5,899,704公开了一种创建一个后表面场的方法。一般地说，通过在后表面处包括一个薄层创建一个后表面场，该薄层大量掺杂有一种与发射层相反的导电类型的掺杂物。

需要有一种具有高效率的光生伏打电池和优选地能以低成本构造的光生伏打电池。更具体地说，需要有一种隔离硅或其它半导体基片的前p-n结而没有硬币叠置方法的增加电池损坏的光生伏打电池制造工艺。也需要有一种允许通过薄晶片使用较少硅的光生伏打电池制造工艺。本发明的工艺提供这样一种电池和工艺。

发明内容

本发明在于一种光生伏打装置或光生伏打电池，包括：一个基片，适当地处于晶片的形式，包括掺杂有第一掺杂物的硅，并且具有一个前表面、一个未织构的或基本上光滑的后表面、至少一个边缘表面；一个第一层，在前表面上和在至少一个边缘表面处包括导电类型与第一掺杂物相反的第二掺杂物；并且具有一个表面涂层，布置在前表面上。优选地，表面涂层也布置在至少一个边缘表面上，并且优选地在后表面的周缘上。本发明也在于一种光生伏打装置，包括：一个基片，适当地处于晶片的形式，包括掺杂的硅，具有一个基本上没有p-n结的后表面，并且具有一个靠近一个前表面的p-n结、和至少一个边缘表面；并且具有一个表面涂层，布置在前表面上。优选地，表面涂层也布置在至少一个边缘表面上，并且优选地在后表面的周缘上。表面涂层优选地包括氮化硅。光生伏打装置的前表面能选择性地织构。优选地，后表面没有或基本上没有第二掺杂物。可选择地，光生伏打装置还包括后表面场。本发明的光生伏打电池可用于把光能例如太阳能转换成电能。本发明的光生伏打电池也可用作在光敏装置中的传感器或探测器元件。本发明的光生伏打电池高效，并且比其它工业生产的光生伏打电池更容易生产。

本发明也在于一种包括本发明的光生伏打装置或电池的光生伏打模块。

本发明也在于一种使用一个适当地处于晶片形式的、包括硅并且掺杂有第一掺杂物的基片来制造光生伏打装置或光生伏打电池的工艺，该工艺包括步骤：在基片上形成第一层，第一层包括导电类型与第一掺杂物相反的第二掺杂物；形成布置在基片上的表面涂层，优选地从而基片的后表面没有或基本上没有表面涂层；及从后表面除去第二掺杂物，从而后表面没有或基本上没有第二掺杂物。优选地，表面涂层包括氮化硅。优选地，该工艺还包括形成后表面场的步骤。从后表面除去第二掺杂物从而后表面没有或基本上没有第一掺杂物的步骤优选地包括化学蚀刻基片。可选择的是，优选地通过化学蚀刻，基片能被织构并且能从后表面便利地除去织构，从而后表面不被织构或者基本上是光滑的。

本发明也在于一种使用一个适当地处于晶片形式的、包括硅并且掺杂有第一掺杂物的基片来制造光生伏打装置的工艺，该工艺包括：靠近基片的整个表面形成p-n结；形成一个布置在基片上的表面涂层，从而后表面保持没有或基本上没有表面涂层；及从后表面除去p-n结，从而后表面没有或基本上没有p-n结。优选地，表面涂层包括氮化硅。优选地，该工艺还包括形成后表面场的步骤。从后表面除去p-n结从而后表面没有或基本上没有p-n结的步骤优选地包括化学蚀刻基片。可选择的是，优选地通过化学蚀刻，基片能被织构并且能从后表面便利地除去织构，从而后表面不被织构或者基本上是光滑的。

本发明的工艺克服在用来制造光生伏打电池的现有技术工艺中的限制，并且简化高效光生伏打电池的生产。

附图说明

图1表示按照本发明的工艺制造的本发明的一种光生伏打电池的一个实施例示意横断面图。

具体实施方式

在本发明的一个实施例中，使用包括硅、典型地处于晶片或晶带形式的硼掺杂基片构造光生伏打电池。基片能包括单晶硅，并且基片能包括多晶硅。如这里使用的那样，“硅”包括单晶硅和多晶硅，除非特意标注。如果希望，则一层或多层另外的材料例如锗可以布置在基片表面上，或者包括在基片中。如这里使用的那样，“布置在…上”不限于一个层直接在它布置在其上的物体或区域上并且与该物体或区域相接触。其它的插入材料或层可能存在。尽管硼广泛地用作p型掺杂物，但其它p型掺杂物例如镓或铟也可以。

晶片典型地通过切片硅锭、汽相淀积、液相外延或其它已知方法得到。切片能通过内径刀片、连续金属丝或其它已知的锯片方法。尽管基片能切成任何整体扁平的形状，但晶片的形状典型地是圆的或准正方形的。“准正方形”是指通常具有圆角的基本为正方形的形状。本发明的典型地处于晶片形式的基片典型地小于约400微米厚。本发明的基片能小于约200微米厚，优选地小于150微米厚，更优选地小于100微米厚，及最优选地小于50微米厚。典型地，它们至少约10微米，更优选地20微米厚。圆形和伪正方形基片典型地由直径在100mm至200mm范围内的圆柱形硅块切成。作为比较，在硬币叠置工艺中使用的基片如果小于约200微米厚则经历显著的损坏，并且有效地限制成大于200微米厚。

基片典型地被清洁，以除去任何表面碎屑和切削损坏。典型地，这包括把基片放置在一个湿式化学制品槽中；例如，溶液包括碱和过氧化物混合物、酸和过氧化物混合物、NaOH溶液、或在现有技术中已知和使用的几种其它溶液的任何一种。需要的温度和时间取决于使用的具体溶液，例如，25wt％(重量百分比)至35wt％的含水NaOH溶液能在约75至95℃范围内的温度下使用约20至约70秒。

可选择的是(特别是对于单晶基片)，通过例如晶面的各向异性蚀刻能织构基片。织构通常处于从基片表面凹下或凸出的棱锥形状的形式。棱锥形状的高度或深度典型地从约4至约7微米。对于典型的<100>定向基片，在升高温度下的低浓度含水NaOH溶液能用来各向异性地蚀刻<100>平面，在棱锥形状的突起中露出<111>平面。如在本申请中使用的那样，“低浓度”溶液优选地是指小于7wt％的溶质浓度。这里所使用的“升高温度”优选地是指大于约80C的温度。在这样的条件下，例如，基片放置在溶液中约10至30分钟。

典型地通过使基片掺杂有一种n型掺杂物形成一个发射层。n-掺杂能通过把n掺杂物淀积到基片上并且然后加热基片以把n掺杂物“驱”入基片中而完成。气体扩散能用来把n掺杂物淀积到基片表面上。然而，也能使用其它方法，如离子注入，固态扩散、或在现有技术中使用的其它方法，以创建一个n掺杂层和靠近基片表面的一个浅p-n结。磷是一种优选的n掺杂物，但任何适当的n掺杂物能单独或组合地使用，如砷、锑或锂。典型地，多个基片能放置在一个托盘中，从而把基片的前和后表面及边缘暴露于n掺杂物。使用这种方法，沿基片的所有表面形成在n掺杂工艺中创建的发射层和p-n结。

在前表面处的n掺杂层的深度典型地大于约0.1微米，优选地大于约0.2微米，并且典型地小于约0.5微米，优选地小于约0.3微米。在前表面处的发射层的表面掺杂物浓度优选地大于约10¹⁸原子/cm³，更优选地大于约10¹⁹原子/cm³。在前表面处的发射层的表面掺杂物浓度能高到饱和，但典型地小于约10²²原子/cm³，更优选地小于约10²¹原子/cm³，发射层的表面掺杂物浓度最优选地是约10²⁰原子/cm³。n掺杂工艺典型地在晶片的表面上创建一个氧化硅层。氧化硅能起一个抗反射涂层的作用，并且起一种表面钝化剂的作用；然而，能便利地除去氧化硅层而采用诸如氮化硅涂层和后表面蚀刻。氧化硅能通过例如在湿式化学制品槽中的化学蚀刻除去，典型地是在环境温度下的低浓度HF溶液约10至约40秒。

一个表面涂层或膜涂敷到基片上。表面涂层在发射层的创建之后涂敷，并且布置在前表面并且优选地为边缘表面处的发射层上，并且更优选地布置在边缘表面上和后表面的周缘上。表面涂层在后表面蚀刻期间掩蔽前表面，优选地为边缘，及更优选地为后表面的边缘和周缘，并且优选地供给如下功能的一种或多种：抗反射涂层、表面钝化、及体积钝化。优选地，氢被捕获在这样一个氮化硅表面涂层中。然而，表面涂层能是能起掩模作用的任何涂层、膜或者诸个涂层或诸个膜的组合，并且优选地供给以上功能的一种或多种。能用作表面涂层的其它可能物质包括氧化钽、二氧化硅、及氧化钛。任何这样的涂层、膜及电介质的组合也能用作一种表面涂层。

表面涂层典型地使用等离子体增强化学气相淀积或在现有技术中已知的其它技术涂敷，如大气化学气相淀积(APCVD)、热氧化、膏、墨水、或溶胶凝胶的丝网印刷等。表面涂层被涂敷，从而使它布置在基片的前表面和优选地边缘上，优选地通过贴着一块板放置基片的后表面。这可以通过把多个基片水平地放置在一个托盘或板上完成。基片也能竖直或倾斜地放置，从而使后表面贴着一个扁平表面；例如，一块石墨板。基片的后表面保持没有或基本上没有表面涂层。“基本上没有表面涂层”是指布置在后表面上的表面涂层被限制到后表面的周缘；例如，离基片的边缘小于约5mm。布置在基片的前表面上的表面涂层优选地是氮化硅，并且优选地大于约65纳米，更优选地大于约70纳米，最优选地大于约72纳米；并且优选地小于约120纳米，更优选地小于100纳米，最优选地小于约77纳米厚。

在表面涂层被涂敷之后，基片经受后表面蚀刻，以从未涂敷部分后表面除去p-n结和如果存在的织构。表面涂层起用于前表面，优选地还有边缘，更优选地边缘和后表面周缘，的掩模的作用，并因此限制对于基片的未涂敷部分的蚀刻。后表面蚀刻一般通过把基片放置在化学制品槽中而完成，以从后表面除去n掺杂区域。使用的化学制品的类型、槽的温度及基片保持在槽中的时间取决于用于基片的材料。例如，对于单晶或多晶硅，能使用在从约80℃至约92℃的范围内的温度下的30wt％含水NaOH槽。单晶硅基片例如暴露于槽约80秒至约100秒。多晶硅基片一般暴露于槽更长的时间段，例如至少约3分钟和高到例如约6分钟。在一个温度下和在一个时间段内能使用能够除去后表面的n掺杂区域的任何蚀刻，并且优选地为化学蚀刻，这种蚀刻实现后表面的n掺杂区域的除去，而没有表面涂层的显著退化。“没有显著退化”是指表面涂层保持布置在前表面上，优选地也在边缘上，并且优选地在基片的后周缘上。

在从后表面除去p-n结的蚀刻之后，在清洗和干燥晶片之前，基片能用另一种化学蚀刻清洁，例如HF的4wt％溶液。后表面蚀刻导致未被织构或基本光滑的后表面。如这里使用的那样，“基本光滑”的后表面优选地是指，除其上布置一个表面涂层的后表面的部分，如果有的话，之外，后表面未被织构。这里所使用的“未被织构”优选地是指在基片表面上没有峰或谷；例如，没有各向异性蚀刻表面外形，或者作为进一步的例子，具有与各向同性蚀刻相一致的表面外形。后表面蚀刻也导致没有或基本上没有n掺杂物并且没有或基本上没有p-n结的后表面。如这里使用的那样，“基本上没有n掺杂物”优选地是指，除n掺杂物可能仍然在其上布置一个表面涂层的后表面的部分处存在之外，已经从后表面蚀刻掉n掺杂物。在蚀刻之后，某种n掺杂物能以显著减小的表面浓度存在于后表面的未掩蔽区域中；例如，表面浓度小于约10¹⁵原子/cm³，优选地小于约10¹³原子/cm³，更优选地小于约10¹¹原子/cm³。如这里使用的那样，“靠近后表面基本没有p-n结”是指，靠近其上没有布置表面涂层的后表面的部分的p-n结被除去，或者由于n掺杂物的减小浓度使之无效，例如，n掺杂物的后表面浓度小于约10¹⁵原子/cm³，优选地小于约10¹³原子/cm³，更优选地小于约10¹¹原子/cm³，其中“原子”是掺杂物的原子。

前和后触点然后被涂敷到基片上。典型地，触点处于放置在前和后表面上或放置到它们中的导电金属的形式。使用照相平版印刷法、通过激光开槽和化学镀方法、丝网印刷、或提供分别与前和后表面的良好欧姆接触从而电流能从光生伏打电池引出的任何其它方法，能创建触点。典型地，触点以图样或图案存在，例如以栅格、指状物、线等存在，并且不覆盖整个前或后表面。触点使用一种导电金属膏例如银膏，优选地丝网印刷到基片上。触点典型地丝网印刷到一个表面上，使之干燥及然后印刷在相反表面上。在涂敷触点之后，基片被烧制，典型地在从约800至约950℃的温度下，以把触点韧化到基片上。用来把触点添加到用于光生伏打电池的晶片基片上的方法在现有技术中是已知的。例如，见美国专利4,726,850和4,748,130，这些专利包括在这里以供参考，并且这些专利公开了用来埋入触点的方法。

优选地，本发明的工艺包括一个后表面场的形成，以增大光生伏打电池的效率。后表面场优选地与后触点的形成同时形成。然而，它能在形成触点之前或之后形成。通过在基片的后表面的至少一部分处形成一个p+层，能产生后表面场。p+层是一个大量掺杂有p型物质的层。我们用“大量掺杂”优选地指，掺杂是比基片的p掺杂显著大的掺杂。层的深度典型地等于或小于发射层的深度，并且优选地小于约0.5微米，更优选地小于约0.3微米；并且深度优选地大于约0.1微米，更优选地大于约0.2微米。p+层的峰值掺杂浓度便利地大于约10¹⁷原子/cm³，优选地大于约10¹⁸原子/cm³。p+掺杂浓度能大到饱和点；然而，它优选地小于约10²⁰原子/cm³，更优选地小于约10¹⁹原子/cm³，其中“原子”是掺杂物的原子。

p+层便利地通过把一种物质熔合到基片的后表面中而形成。典型地使用铝，但能使用能够与基片熔合并且生成一个p+层的任何物质。铝、或其它熔合物质，像例如硼、钽或镓，被淀积到基片的后表面上。铝或其它熔合物质优选地使用丝网印刷技术涂敷。用来丝网印刷诸如膏之类的材料的方法如以后叙述的那样在现有技术中是已知的。基片然后在足以把如上所述的、用来形成p+层的铝或其它物质熔合到硅晶片基片的温度下，优选地在约800至约950℃的温度下，被烧制，由此创建一个后表面场。在本发明的一个实施例中，前和后触点被丝网印刷到基片上并且干燥，随后把铝丝网印刷到基片的后表面上。优选地，铝被限制到未由后触点覆盖的后表面的部分。触点和铝然后能在一个烧制步骤中烧制。

可选择的是，在掺杂之后并且在表面涂层的涂敷之前，可以除去在后表面的周缘处的n掺杂层的部分。这样的除去能通过使用蚀刻剂、激光划片、机械划片、或其它已知的除去方法完成。例如，一种可买到的各向同性硅蚀刻剂膏能通过把蚀刻剂涂敷到后表面的周缘上、把基片加热到升高温度、及然后用例如去离子水冲洗基片，用来除去在硅基片的后表面的周缘处的n掺杂层。加热基片的具体温度和时间段将取决于使用的具体蚀刻剂。如果布置在后表面周缘上的表面涂层的形成是不可预计、不均匀、或两者到了这样一种程度，以致于不可接收数量的光生伏打电池不能适当地起作用，则能包括这个可选择步骤。例如，如果在自动制造过程中，在后表面周缘上布置的表面涂层的变化大于下游设备的容差，则能添加该可选择步骤。

这种工艺和生成的光生伏打电池的一个好处起因于消除了边缘结隔离步骤。这种工艺导致在边缘结隔离步骤中被损坏的电池更少，并且也允许比在采用“硬币叠置”步骤的工艺中能有效使用的晶片薄的硅晶片的使用。本发明的方法避免了由边缘结隔离步骤造成的前表面的表面面积的减少。因而，本发明的优选光生伏打电池不具有被处理以除去p-n结的边缘。本发明的光生伏打电池能具有比使用相同初始基片尺寸和采用边缘结隔离步骤制造的光生伏打电池大至少约2％的前表面面积。因而，本发明的光生伏打电池能具有一个p-n结前表面面积，该前表面面积是用来制造电池的基片的前表面的总面积的至少约95％(在前触点的添加之前)，优选地是用来制造电池的基片的前表面的总面积的至少约98％，更优选地是至少约99％，及最优选地是100％。这里所使用的“p-n前表面面积”是指，在添加前触点之前具有一个邻近p-n结的电池的前表面的面积。本发明的这种工艺也消除了对等离子蚀刻设备的需要，该设备典型地用于按照硬币叠置方法的边缘结隔离。

本发明的方法也避免了在使用激光隔离前p-n结时涉及的另外处理步骤。而且通过把氮化硅用作既起抗反射层作用又起用于后表面的蚀刻的掩模作用的表面涂层，实现工艺改进。

本发明的光生伏打电池的另一个好处在于，电池的后表面没有或基本上没有任何n掺杂物。利用后表面场的现有技术的电池把一种典型地为铝的化合物穿过在后表面上的一个n掺杂层熔合，并且熔合到硅基片中。n掺杂物化合物不被除去，因此与利用相同熔合工艺但具有一个没有或基本上没有n掺杂物的后表面的电池相比，生成的后表面场的效力被减小。后n掺杂层的除去增加后表面场的有效性，并且增大生成光生伏打电池的效率。

本发明的光生伏打电池的又一个好处在于，后表面优选地与被织构的相反基本上是光滑的。光生伏打电池的效率通过前表面织构被改进；然而，织构典型地出现在基片的前和后表面上。熟知的是，基本上光滑的、未被织构的后表面导致更好的后表面钝化。本发明的工艺除去在后表面上的织构，并且提供便利的基本上光滑的或未被织构的后表面质量。

图1表示按照本发明的一个实施例的电池10的横断面。光生伏打电池10包括一种织构的、硼掺杂的基片20。织构用符号标识为26。由磷扩散形成的一个织构的、n掺杂层30存在于前表面22，边缘23、及基本上光滑的后表面24的周缘28上。一个p-n结32存在于硼掺基片20与n掺杂层30的相交处。一个表面涂层40布置在边缘23、前表面22、及后表面24的周缘28上的电池的n掺杂层30上。表面涂层40在后表面蚀刻期间掩蔽电池10的边缘、后表面24的周缘28及前表面22。后表面蚀刻从后表面24除去织构和磷。一个p+层34通过把铝熔合到后表面24上形成在后表面24上。p+层34创建一个后表面场。触点(未表示)放置在前表面22和后表面24上，以当电池暴露于太阳光或其它光源时，从电池引出电流。

不限制本发明的范围，通过如下例子表明本发明的光生伏打电池的一个实施例的便利效率。

例子

根据本发明的工艺，使用具有150mm的直径和125mm的直边宽度的单晶硼掺杂准正方形硅基片制成光生伏打电池。基片厚度是300微米。在基片的织构之后通过磷扩散创建p-n结。按照本发明的工艺基片涂有氮化硅，从而在前表面上的氮化硅涂层的厚度是约74至75纳米。通过在30wt％含水NaOH槽中在81至91℃的范围内的温度下把后表面蚀刻约90秒，从基本上所有后表面除去织构和磷。通过使用银膏的丝网印刷方法涂敷前和后触点。铝然后被丝网印刷到没有银和没有氮化硅的后表面的部分上。电池然后在约895℃的温度下被烧制。这些电池称作无磷平面后表面场电池(NPPBSF)。生产了128块NPPBSF电池。

使用具有150mm的直径和125mm的直边宽度的单晶硼掺杂准正方形硅基片也生产比较光生伏打电池(“基准”电池)。基片厚度是300微米。基准电池以与NPPBSF电池相同的方式和在与其相同的条件下被织构和磷掺杂。然后通过使用硬币叠置方法的等离子蚀刻除去基准电池的边缘结。基准电池然后涂敷有氮化硅，从而在前表面上的氮化硅涂层的厚度是74至75纳米厚。使用与NPPBSF电池相同的图案通过使用银膏的丝网印刷涂敷前和后触点。铝然后被丝网印刷到没有银和没有氮化硅的后表面的部分上。电池然后在约895℃的温度下被烧制。生产了279块基准电池。

使用用在25℃下AM1.5频谱和100mW/cm²测量的标准电池数据校准的一个100mW/cm²钨丝光源，测量NPPBSF电池和基准电池的效率。然后根据测到的效率分类电池。结果表示在表1中。

这些结果表明本发明的并且按照本发明的工艺制造的光生伏打电池在把光能转换成电能的效率方面优良。

表1-与基准电池相比NPPBSF电池的效率分布
			效率范围	基准电池	NPPBSF电池
14.5以后	0.36％	2.34％
			14.5-15.0	1.79％	2.34％
15.0-15.5	36.20％	3.13％
			15.5-16.0	61.65％	40.63％
16.0-16.5	0.00％	51.56％

Claims (27)

1.一种光生伏打装置，包括：

(a)基片，包括掺杂有第一掺杂物的硅，基片具有一个前表面、一个基本上光滑的后表面、及至少一个边缘表面；

(b)第一层，在前表面处和在至少一个边缘表面处包括导电类型与第一掺杂物相反的第二掺杂物；及

(c)表面涂层，布置在前表面上。

2.根据权利要求1所述的光生伏打装置，其中，表面涂层布置在至少一个边缘表面上。

3.根据权利要求2所述的光生伏打装置，其中，表面涂层布置在后表面的周缘上。

4.根据权利要求1所述的光生伏打装置，其中，前表面是织构的。

5.根据权利要求1所述的光生伏打装置，其中，后表面没有或基本上没有第二掺杂物。

6.根据权利要求5所述的光生伏打装置，还包括后表面场。

7.根据权利要求6所述的光生伏打装置，其中，后表面场由在后表面至少一部分处的第二层形成，第二层包括与基片相熔合的铝。

8.根据权利要求1所述的光生伏打装置，其中，表面涂层包括氮化硅。

9.一种光生伏打模块，包括权利要求1的光生伏打装置。

10.一种光生伏打装置，包括：

(a)基片，包括掺杂的硅，基片具有基本上没有p-n结的后表面，并且具有一个靠近前表面的p-n结、和靠近至少一个边缘表面的p-n结；和

(b)表面涂层，布置在前表面上。

11.根据权利要求10所述的光生伏打装置，其中，表面涂层布置在至少一个边缘表面上。

12.根据权利要求11所述的光生伏打装置，其中，表面涂层布置在后表面的周缘上。

13.根据权利要求10所述的光生伏打装置，其中，前表面是织构的。

14.根据权利要求13所述的光生伏打装置，其中，后表面基本上是光滑的。

15.根据权利要求14所述的光生伏打装置，还包括后表面场。

16.根据权利要求10所述的光生伏打装置，其中，表面涂层包括氮化硅。

17.一种使用包括掺杂有第一掺杂物的硅的基片来制造光生伏打装置的工艺，该工艺包括步骤：

(a)形成基片的第一层，第一层包括导电类型与第一掺杂物相反的第二掺杂物；

(b)形成布置在基片上的表面涂层，从而使基片的后表面没有或基本上没有表面涂层；及

(c)从后表面除去第二掺杂物，从而使后表面没有或基本上没有第二掺杂物。

18.根据权利要求17所述的工艺，还包括织构基片的步骤。

19.根据权利要求18所述的工艺，还包括从后表面除去织构从而后表面基本上是光滑的步骤。

20.根据权利要求19所述的工艺，还包括形成后表面场的步骤。

21.根据权利要求17所述的工艺，其中，表面涂层包括氮化硅。

22.一种使用包括掺杂硅的基片来制造光生伏打装置的工艺，该工艺包括步骤：

(a)靠近基片的整个表面形成p-n结；

(b)形成布置在基片上的表面涂层，从而后表面保持没有或基本上没有表面涂层；及

(c)从后表面除去p-n结，从而后表面没有或基本上没有p-n结。

23.根据权利要求22所述的工艺，其中，表面涂层包括氮化硅。

24.根据权利要求22所述的工艺，还包括织构基片的步骤。

25.根据权利要求24所述的工艺，还包括从后表面除去织构从而后表面基本上是光滑的步骤。

26.根据权利要求25所述的工艺，还包括形成后表面场的步骤。

27.一种使用包括掺杂有第一掺杂物的硅的基片来制造光生伏打装置的工艺，该工艺包括步骤：

(a)在基片的至少一个前表面上形成第一层，第一层包括导电类型与第一掺杂物相反的第二掺杂物；

(b)形成布置在基片上的表面涂层，从而使基片的后表面没有或基本上没有表面涂层；及

(c)蚀刻基片的后表面。

Images