CN1751411A - 阻抗匹配耦合器 - Google Patents
阻抗匹配耦合器 Download PDFInfo
- Publication number
- CN1751411A CN1751411A CNA038260883A CN03826088A CN1751411A CN 1751411 A CN1751411 A CN 1751411A CN A038260883 A CNA038260883 A CN A038260883A CN 03826088 A CN03826088 A CN 03826088A CN 1751411 A CN1751411 A CN 1751411A
- Authority
- CN
- China
- Prior art keywords
- impedance matching
- dielectric layer
- dielectric
- matching device
- conducting strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
Landscapes
- Waveguides (AREA)
Abstract
一种阻抗匹配耦合器(1)包括介电衬底(10),其上设有导电片(12)。在导电片和第一介电层上面形成包围了导电片的介电层(14),最好是介电薄膜。最后在介电层上面设置金属层(16,18)。介电层具有比介电衬底的介电常数大很多、最好大十倍以上的介电常数。厚度小于100毫米的介电薄膜是有利的,其优选在5至100毫米之间,更优选在10至70毫米之间。介电衬底的厚度最好大于介电薄膜的厚度,最好是大十倍以上。导电片最好具有恒定的宽度。介电薄膜的厚度最好大于导电片宽度的10%。
Description
技术领域
本发明大体上涉及阻抗匹配器件。
背景
在许多技术应用中,存在将电信号与高速电子器件来回地相耦合的需求。一种特殊应用是将电信号耦合到由高频信号或极短脉冲驱动的半导体激光二极管上。这些器件具有低阻抗,并且为了减少反射问题,必须提供与例如50Ω外部电缆相匹配的阻抗。高速光电二极管存在相似的问题。为了提高效率和瞬时响应性能,必须通过使用例如宽频带阻抗变换器而使光电二极管的较高阻抗与较低外负载相匹配。
在现有技术中存在用于使不同阻抗相匹配的一些解决方案。在微波技术的大多数情况下,可构造一种窄频带共振结构,其例如带有给定长度的短线头。大多数宽频带解决方案的共同之处在于,阻抗匹配器件设法在阻抗匹配器件的端之间产生逐渐的阻抗变化。例如,通过改变传输线的尺寸、传输线和器件接地部分之间的任何电介质材料的厚度、接地部分的几何形状或者电介质材料的介电常数,都可以实现这种逐渐变化。
然而,存在复杂的其它要求或限制。在许多最新应用中,要求器件与50Ω和3Ω之间的、在某些情况下甚至为从377Ω降低至3Ω左右的阻抗相匹配。此外,如果使用短脉冲,阻抗匹配必须可在大带宽内操作。器件的尺寸也受到极大关注,因为许多与其相连的器件都是小型的。在例如激光二极管的情况中,总尺寸应优选不大于约1-2厘米。
此外,必须仔细考虑其它影响,例如频散、高阶模和能量损耗的影响。最后,这种阻抗匹配器件还必须容易且便宜地制造出来。上述要求实际上使设计出良好工作的阻抗匹配器件变得非常困难。在现有技术中提出了许多方案,每种方案都存在固有的缺点。
现有技术中已知的影响阻抗匹配结构的问题可由美国专利5,200,719中所提出的传输线变换器(TLT)来说明。这种结构设计成使激光二极管的输入阻抗与50欧姆相匹配,光电二极管的输入阻抗与低阻抗(约3Ω)相匹配,从而极大地提高了半导体器件的效率和瞬时响应性能。阻抗匹配耦合器件包括均匀厚度的电介质板,在其上面支撑着由居中导电片所形成的共面传输线,沿着导电片的侧面设有两个接地层。通过侧导体和中心导体之间的间距的逐渐变化,以及通过导体宽度的变化,可使器件的特性阻抗经历逐渐变化。板的下表面支撑另一导电接地层,通过缩短导电片或导线,将所有的接地层导体都电连接在器件的两端,以及若干中间点上。通过使用非常高的介电常数的衬底块,可以极大地降低TLT的尺寸。然而,模拟实验显示,所得横向物理尺寸的要求将变换阻抗水平限制在50Ω至不小于8Ω的范围内。在这种TLT器件中,传输线任一侧上至接地半面的间隙可从107毫米变化到10微米。即使在这种极窄间隙下,在低阻抗侧的阻抗也不低于8Ω。制造这种带有极小特征的阻抗匹配器件是非常困难的。在美国专利5,200,719中所描述的TLT的另一缺点在于,很难获得在微波频率下具有低损耗并且具有极高相对介电常数的衬底材料。该结构的另一缺点在于,高介电常数的衬底块带来较大的频散,这会造成例如振荡等问题。此外已经发现,由于更高阶模的出现,这个结构在25千兆赫以上不会作出响应。
在美国专利5,119,048中公开了解决两条传输线的阻抗匹配问题的另一方法。该阻抗匹配网络包括两层介电衬底。在这两层之间设置了中心导体。接地层设在与中心导线侧相对的衬底表面上,并且通过形成逐渐变小的导电形状而使金属化接地层的宽度沿着结构变化。
美国专利5,119,048中的解决方案的一个问题在于,难于消除两个介电衬底之间的空气间隙。因此,为了便于电介质之间的接触,软衬底通常用于条状结构。这种软的衬底一般具有相对较低的介电常数。这反过来导致带有较大伸长尺寸的阻抗匹配器件。这种解决方案还具有为了与所关注范围内的阻抗相匹配而导致较大横向尺寸的缺点。在350兆赫和1.5千兆赫之间的频率范围内,根据美国专利5,119,048的一个典型实施例各自与27和50Ω的阻抗相匹配。在许多最新应用中,这是完全不足的。可用频率和阻抗范围的局限性归结于衬底块中所出现的频散效应、低的介电常数值以及尺寸限制。
在美国专利5,140,288中公开了另一阻抗匹配器件。该器件包括一种在相对表面之间具有变化的厚度的电介质。两个端子之间的阻抗变换与电介质的厚度变化是成比例的。
除了与上述解决方案相似的缺点以外,这种器件还不是非常适于制造的要求。对于更坚硬的电介质材料,不容易实现电介质厚度上的变化。此外,同样在这种类型的器件中,在较高的频率下存在严重的频散。而且,在楔形电介质部分的窄端处,并行线路和接地层的横向尺寸与电介质部分的宽度相比是比较大的,这可能因所产生的电磁场的更高阶模而导致问题。
在美国专利3,419,813中公开了一种阻抗匹配器件,其包括通过电介质板而与接地层分开的渐缩的导体。当使用εr=10且厚度为0.635毫米的PTFE衬底板时,在其低阻抗的条状端具有例如5欧姆阻抗的渐缩的传输线要求具有7毫米的最大宽度和大于5厘米的总长度。这种尺寸与光电子器件封装的小尺寸是不相容的。
因此,现有技术的阻抗匹配器件的一般问题在于,工作带宽是有限的,在低频率下出现高阶模,频散导致器件在各种频率下的响应不同,由于所要求的公差而导致制造困难且昂贵,或者尺寸太大以至不能容纳在封装中。
概要
本发明的一般目的是提供一种具有改进的工作带宽和低频散的阻抗匹配器件。本发明的另一目的是提供一种具有小尺寸的阻抗匹配器件。本发明的另一目的是为这种阻抗匹配器件提供合适且高效的制造方法。
上述目的可通过以下所述的阻抗匹配器件和制造方法来实现。通常,根据本发明的阻抗匹配耦合器件包括其上设有导电片的介电衬底。在导电片和第一介电层上面形成包围了导电片的介电层,最好为介电薄膜。最后,在介电层上面设有电接地的金属层。介电层根据本发明制造方法的一个优选实施例而通过薄膜沉积技术直接形成于介电衬底上。介电层具有比介电衬底的介电常数高很多、优选高大约八倍以上的介电常数。
上述介电层优选非常薄,最好是厚度小于100微米的薄膜。由于制造精度的要求,薄膜厚度优选在5至100微米之间,更优选在10至70微米之间。介电衬底的厚度最好大于介电薄膜的厚度,最好大十倍以上。
导电片最好具有恒定的宽度,优选在120微米左右或更宽一些。介电薄膜的厚度最好大于导电片宽度的10%。电接地的金属层最好具有平行于导电片的中心凹槽,该凹槽具有渐缩的形状。这个凹槽的最小宽度优选与导电片的宽度处于相同的尺寸范围内。
本发明具有许多优点。通过使用其介电常数远远大于衬底的薄膜,电磁场在其穿透薄膜时不会穿透衬底。因此,阻抗和频散特性主要由制作成经过薄膜的传输线来确定。另外,薄膜的较小厚度允许阻抗达到非常低的值(<5Ω),并且其制造方便。首先,薄膜沉积技术使得可以使用极高介电常数的材料(εr=80或更高)。根据本发明的器件可制成较小的几何尺寸。此外,由于薄膜的使用,降低了频散,并且通过优选的几何结构而保证了单模操作。因此,这种器件可表现出大的带宽和低的脉冲变形。这种器件还可比较便宜地制造出。
附图简介
通过参考结合附图的以下描述,可以更好地理解本发明及其另外的目的和优点,其中:
图1是根据本发明的阻抗匹配耦合器的一个实施例的透视图;
图2是图1所示实施例的剖视图;
图3是显示了阻抗匹配耦合器中的输入回波损耗的图表;
图4是显示了根据本发明的阻抗匹配耦合器的一个实施例的频散的图;
图5是显示了阻抗匹配耦合器对高斯输入脉冲的模拟输出响应的图;
图6是显示了根据本发明的制造方法的一个实施例的流程图;和
图7是可用于本发明的接地层的另一实施例的顶视图。
详细描述
对于高介电常数的材料、例如铁电陶瓷如SrTiO3、BaxSr1-xTiO3或KTaO3而言,与低介电常数的材料相比,特定频率下的波长会显著减小。由于良好工作的阻抗匹配器件通常具有相对于所用频率的典型波长而言较大的尺寸,因此这是用于构造较小器件同时不增加高频下的反射系数的开端。因此,在阻抗匹配器件中使用高介电常数的材料能够兼顾阻抗变换器的尺寸和例如已封装激光二极管的尺寸之间的相容性。
由于近年来在高介电常数材料的薄膜和厚膜的沉积技术上的进展,在阻抗匹配器件中使用高介电常数的材料的可能性就增大了,参见例如Spartak S.Gevorgian和Erik Ludvig Kollberg所著的″我们是否真正只在电子控制微波器件中需要仲电相位的铁电体?″,见2001年11月的IEEE Transactions on Microwave Theory and Techniques,第49卷,第11期。图1显示了根据本发明的阻抗匹配耦合器1的一个实施例。在衬底10上面制造出传输线。传输线包括中心片12,设在中心片12上面的介电层14,以及位于介电层14上面的电接地层16,18。在该实施例中,导电材料的中心片12、即导电片具有恒定的宽度,并且印制在介电衬底10的上表面13上,介电衬底10在该实施例中为陶瓷衬底块。(″上″、″下″、″顶″和″底″的参照语只是便于结合附图进行描述,而不应限制本发明的范围。)中心片12在第一端20和第二端22之间延伸,这些端部是应与其阻抗相匹配的元件的连接点。由于导电片12将与相关电子元件相连,因此片的宽度最好处于与典型连接器器件兼容的范围内。所用的最小标准连接适于120微米宽度,因此导电片12最好具有同样大小宽度。导电片12的厚度为大约1微米,并且应该足够大以保证即使在高频率下也具有良好的接触。
介电衬底10不必在另一面、即下侧11上具有任何金属化层。换句话说,衬底10的底面可以很好地与基本不导电或半导电的物质如绝缘体、半导体或各种非导电类型的流体相接触。然而,并不排除金属化,但是这对器件的阻抗性能应具有很小的影响。形成衬底10的介电层厚度通常为0.2到1毫米左右。衬底材料的典型例子是氧化铝或玻璃。这些材料的介电常数通常在5-10的范围内。至于以下将进一步描述的优选的制造方法,应该在性能或形状没有降级的条件下,优选将介电衬底10加热到600-1000℃。
在传输线12上形成有极高介电常数的介电层,它在这个实施例中为介电薄膜14,它还覆盖了介电衬底10的至少一部分。直接在衬底10上成形可保证与传输线12以及与衬底10的良好粘合,从而避免了在这些不同部件之间出现空气间隙。因此在剖视图中,衬底10和介电薄膜14将一起包围传输线12。薄膜14中的电介质材料具有通常超过80的介电常数。因而介电薄膜14具有比介电衬底10的介电常数大得多的介电常数。实际上,这产生了设计上的不对称,器件在衬底一侧的设计对阻抗属性具有几乎可以忽略的影响。
金属层16,18印制在介电薄膜14的顶面15上、即位于与导电片12相接触的面相对的一侧上。金属层16和18的外侧面23和24、即金属层16,18的从器件中心面向外的侧面是电接地的。在这个实施例中,金属层16,18具有与传输线12基本平行的中心凹槽17,其将金属层分成两个接地层16和18。该中心凹槽17在第一端20和第二端22之间整个地延伸。中心凹槽17最好相对于传输线12是对称的。金属层16,18在这种情况下相互间呈镜象设置。然而,不对称的设置也是可行的,例如只在一边具有金属层。中心凹槽17最好具有超过传输线12宽度的平均宽度。通过凹槽17的宽度沿着其长度、即在第一端20和第二端22之间的逐渐变化,器件的特性阻抗值也经历逐渐变化。通过适当地选择参数,在其低阻抗端、即第二端22可实现小于5Ω的阻抗。换句话说,凹槽17具有渐缩的形状或等效形状,两个接地层16和18具有渐缩的形状。
即使本实施例包括恒定宽度的导电片12,但是本发明并不限于此。中心导电片的宽度沿着阻抗耦合器件的长度而变化的其它实施例、以及另外还包括可改变阻抗的其它现有技术手段的实施例也是可行的。
图2显示了图1所示实施例的剖视图。
为了显示本发明的优点,对根据图1和2的第一多层结构进行分析,并将其性能与不同的现有技术器件相比较。第一模拟测试器件由εr=140并且在传输线的顶面上的厚度为1微米的沉积薄介电薄膜14构成。传输线12印制在宽度为120微米且为厚度2微米的衬底10上。在该测试器件中,衬底10由厚度为635微米并且介电常数为9.8的氧化铝构成。第一测试器件为1.6厘米长,印制在高εr薄膜上的渐缩的凹槽17从第一侧的300微米变化至另一侧的118微米,其具有导致Chebyshev型反射系数的形状。在采用商业软件“HighFrequency Structure Simulator HFFS”的数字模拟中,器件在第一侧的阻抗为50Ω,在第二侧为3.5Ω。
对该器件的性能进行理论分析,并将结果与现有技术器件所获得的结果进行比较。图4显示了上述第一测试器件的有效介电常数的频散曲线。曲线104对应于第一侧的端口、即50Ω端口,而曲线106对应于第二侧、即渐缩的低阻抗一端的端口。根据本发明的多层结构显示了至少达40千兆赫的极小频散,这允许非常短的脉冲在基本不变形的情形下进行传播。作为比较,曲线105,107代表根据美国专利5,200,719的、带有εr=80的衬底块的传输线阻抗变换器的两个端口。这里可观察到这种频散是显著的。
在图5中,显示了第一测试器件对短电压脉冲的所计算的响应。可以使用由50ps(整个宽度的最大值半值)的高斯脉冲构成的输入脉冲108。所讨论的渐缩的模拟输出显示为虚线曲线110。根据本发明的多层式第一测试器件的响应由于其较大可用带宽而只呈现了较小变形。这样,即使比50ps更快的脉冲也可用于该测试器件。作为比较,根据上述美国专利5,200,719的现有技术的传输线阻抗变换器的输出响应显示为虚线112。因频散而引起的阻尼振荡是很明显的,根据本发明的阻抗匹配耦合器的性能得到很大的提高。
在考虑频散的影响时,块体材料将引起大的频散,而薄膜将引起小的频散。因此,优选使用厚度小于100微米的介电薄膜14作为介电层。根据最新进展,可分别利用厚膜技术和薄膜技术来制造高介电常数材料的厚膜(5-100微米)和薄膜(小于5微米),参见例如Spartak S.Gevorgian和Erik Ludvig Kollberg所著的″我们是否真正只在电子控制的微波器件中需要仲电相位的铁电体?″及其参考文献,见2001年11月的IEEE Transactions on Microwave Theory andTechniques,第49卷,第11期。当只考虑频散现象时,为了保证低的频散,尽可能薄的薄膜似乎是最佳的选择。然而,如以下将进一步描述的那样,制造方面的精度则是另一方面的考虑。
图3显示了曲线100,其代表根据本发明的测试器件的估计的输入回波损耗。可以看出,在40千兆赫的整个被研究的频率范围内,回波损耗为大约-20dB。这种响应并不会显著地有损研究范围内的频率。作为比较,图中显示了曲线102,其代表根据美国专利5,200,719的带有εr=80的衬底块的传输线阻抗变换器。这里可以观察到,该结构在25千兆赫以上时因更高阶模的出现而不会产生响应。
因此,高阶模的出现构成了对可用频率范围的严重威胁。在考虑上述中所使用的测试器件时,利用极薄的介电薄膜就可以实现,该器件的有利性能极大地依赖于导电片12相对于接地层16,18的几何尺寸和定位的精度。当接地层16,18之间的凹槽同导电片12的宽度相比而较大时,定位上的较小误差不会引起任何显著的阻抗变化。然而,在凹槽的较窄侧、即端22附近(图1),接地层16,18的内边缘非常接近导电片12的边缘。凹槽宽度的极小未对准或不精确度将显著地改变这一端的阻抗。为了能够保证一定的端部阻抗,必须极小心地进行制造。然而,这种精度水平下的制造是极困难和昂贵的。
因此这种制造考虑要求使用略厚一些的薄膜。因此厚膜(5-100微米)的使用是优选的,10-70微米范围内的厚膜尤其有利。这种比以上所研究的测试器件更大的厚度的影响被认为不会极大地改变频散现象,采用10-70微米厚的薄膜的器件的预期性能会相当好,如图3,4和5中的曲线所表示。
在图1和图2中,接地层16,18的渐缩形显示为直线式的。然而,具有其它几何形状的接地层渐缩形的不同实施例也是可行的,它们导致了Bessel型、Chebyshev型或指数型的反射系数。例如,图3-5中显示了基于具有Chebyshev型渐缩形的器件的模拟结果,在这种情况下,它可提供比直线型、Bessel型或指数型更好一些的结果。在图7中示例性地显示了这种非直线渐缩形的一个示例。这里,中心凹槽在狭窄端的渐变通常比较慢。此外,接地层的边缘在两端都与导电片平行。这种结构可用于使从器件一侧至另一侧的阻抗渐变更加柔和且更加平滑。
本发明与现有技术的器件相比具有许多优点。
薄膜和厚膜可以各种方式进行沉积,如溶胶-凝胶处理处理、激光烧蚀、磁控溅射、化学气相沉积、气溶胶处理,丝网印刷或基于烧结的技术,并且它们的相对介电常数可以非常高。通过使用本发明,传输线具有简单的横断面和非常合适的横向尺寸,这导致更便宜的制造。根据本发明的多层结构可呈现大的带宽和低的频散。模拟实验显示,在120微米的恒定片宽下,在渐缩形的低阻抗端上可达到低至3.5Ω的值,120微米的片宽与商用射频连接器的尺寸是兼容的。对根据本发明的器件中的输入回波损耗的研究显示,单模操作可达到几乎50千兆赫和极小的频散,这允许非常短的脉冲在基本不变形的情形下进行传播。
通过对衬底、介电层材料和薄膜沉积技术的一定选择,在衬底和介电层之间实现充分粘合的问题可以较少。减少这类粘附问题的一种可行方式是沉积极薄的桥接材料层。桥接材料典型地应该为一个单层的厚度,并且可包括金属如钛、铟或铬。在沉积电介质材料之前,将桥接层直接沉积在衬底上。所沉积的铁电陶瓷与单层金属桥接层的化学键合提高了粘附力,金属桥接层则结合在衬底上。金属单层是不导电的,并且不会显著地影响阻抗匹配器件的性能。
通过使用薄膜沉积的技术,可在这种类型的多层状结构中使用高介电常数的材料。通过在原始衬底上形成不同的介电层组分,就不会与现有技术的多层解决方案相同程度地产生粘附问题。图6说明了根据本发明的阻抗匹配器件的制造方法的一个实施例。该过程始于步骤200。在步骤202中,提供介电衬底来作为将在其上面建造多层结构的原始衬底。在步骤204中,将导电片设置在第一介电层上,从而形成了传输线。这种设置最好根据众所周知的现有印制技术来印制具有所需几何尺寸的金属薄膜。在步骤206中,在导电片上形成具有非常高的介电常数的介电层。这导致导电片被两个电介质个体、即介电衬底和介电层来包围。介电层最好是厚膜,并且最好通过厚膜技术来进行沉积。在导电片和第一介电层上面直接形成第二介电层可提供很好的粘附性能。在一个实施例中,介电层的形成包括,在导电片和至少一部分介电衬底上沉积与有机溶剂相混合的介电物质,随后进行热处理。在热处理过程中去除了所有的有机溶剂成分,留下的介电物质形成了介电层。最后,在步骤208中,对一部分介电层进行金属化,从而形成渐缩形的接地层。这最好通过印制金属膜来进行。该过程终止于步骤210。
本领域的技术人员可以理解,在不脱离所附权利要求所限定的本发明的范围的前提下,可对本发明进行各种修改和变化。
Claims (19)
1.一种阻抗匹配器件(1),包括:
介电衬底(10);
覆盖了所述介电衬底(10)的第一表面(13)的至少一部分的介电层(14);
设于所述介电衬底(10)和所述介电层(14)之间的导电片(12);
金属层(16,18),其设于所述介电层(14)的背离所述导电片(12)的表面(15)上,
其特征在于,
所述介电层(14)具有比所述介电衬底(10)的介电常数大很多的介电常数。
2.根据权利要求1所述的阻抗匹配器件,其特征在于,所述介电层(14)具有比所述介电衬底(10)的介电常数至少大八倍的介电常数。
3.根据权利要求1或2所述的阻抗匹配器件,其特征在于,所述介电层(14)是介电薄膜,其具有小于100微米的厚度。
4.根据权利要求3所述的阻抗匹配器件,其特征在于,所述介电层(14)是厚膜,其具有5到100微米之间的厚度。
5.根据权利要求4所述的阻抗匹配器件,其特征在于,所述介电层(14)是厚膜,其具有10到70微米之间的厚度。
6.根据权利要求1到5中任一项所述的阻抗匹配器件,其特征在于,所述介电衬底(10)具有比所述介电层(14)的厚度至少大十倍的厚度。
7.根据权利要求1到6中任一项所述的阻抗匹配器件,其特征在于,所述导电片(12)具有基本恒定的宽度。
8.根据权利要求7所述的阻抗匹配器件,其特征在于,所述导电片(12)具有大约120微米的宽度。
9.根据权利要求7或8所述的阻抗匹配器件,其特征在于,所述介电层(14)具有比所述导电片(12)的所述宽度的10%更厚的厚度。
10.根据权利要求1到9中任一项所述的阻抗匹配器件,其特征在于,所述金属层(16,18)具有与所述导电片(12)基本平行的中心凹槽(17)。
11.根据权利要求10所述的阻抗匹配器件,其特征在于,所述中心凹槽(17)具有渐缩的形状。
12.根据权利要求1到11中任一项所述的阻抗匹配器件,其特征在于,所述渐缩的形状提供了选自以下类型的反射系数特征:
直线型,
Bessel型,
Chebyshev型,和
指数型。
13.根据权利要求12所述的阻抗匹配器件,其特征在于,所述渐缩的形状提供了Chebyshev型的反射系数特征。
14.根据权利要求1到13中任一项所述的阻抗匹配器件,其特征在于,在所述介电衬底(10)和所述介电层(14)之间设有极薄的中间薄膜,所述极薄的中间薄膜是单层范围内的金属膜,其可增强所述介电层(14)的粘附。
15.根据权利要求14所述的阻抗匹配器件,其特征在于,所述中间薄膜包括选自钛、铟或铬的物质。
16.一种用于制造阻抗匹配器件(1)的方法,其包括如下步骤:
提供介电衬底(10);和
在所述介电衬底(10)上设置导电片(12),
其特征在于,所述方法还包括以下步骤:
在所述导电片(12)和所述介电衬底(10)的至少一部分上形成介电层(14),从而所述介电层(14)和所述介电衬底(10)包围了所述导电片(12);
所述介电层(14)具有比所述介电衬底(10)的介电常数大很多的介电常数;和
使所述介电层(14)的至少一部分金属化。
17.根据权利要求16所述的方法,其特征在于,所述形成步骤包括产生介电薄膜的步骤。
18.根据权利要求17所述的方法,其特征在于,所述形成步骤包括选自以下组中的形成薄膜的技术:
溶胶-凝胶处理,
激光烧蚀,
磁控溅射,
化学气相沉积,
气溶胶处理,
丝网印刷,和
基于烧结的技术。
19.根据权利要求16到18的任一项所述的方法,其特征在于,所述方法还包括,在执行所述形成介电层(14)的步骤之前,在所述介电衬底(10)上沉积极薄的中间薄膜的步骤,所述极薄的中间薄膜是单层范围内的金属膜,其可增强所述介电层(14)的粘附。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/BR2003/000031 WO2004079855A1 (en) | 2003-03-07 | 2003-03-07 | Impedance-matching coupler |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1751411A true CN1751411A (zh) | 2006-03-22 |
CN100350671C CN100350671C (zh) | 2007-11-21 |
Family
ID=32932162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB038260883A Expired - Fee Related CN100350671C (zh) | 2003-03-07 | 2003-03-07 | 阻抗匹配耦合器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7348865B2 (zh) |
EP (1) | EP1604424B1 (zh) |
JP (1) | JP2006514482A (zh) |
CN (1) | CN100350671C (zh) |
AU (1) | AU2003209872A1 (zh) |
BR (1) | BR0318172B1 (zh) |
DE (1) | DE60307903T2 (zh) |
WO (1) | WO2004079855A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105785299A (zh) * | 2014-12-24 | 2016-07-20 | 北京无线电计量测试研究所 | 片上测量系统的共面波导反射幅度标准器及其设计方法 |
CN106680685A (zh) * | 2015-11-11 | 2017-05-17 | 三星电子株式会社 | 用于减小反射损失的阻抗匹配器件及具有其的测试系统 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388279B2 (en) * | 2003-11-12 | 2008-06-17 | Interconnect Portfolio, Llc | Tapered dielectric and conductor structures and applications thereof |
US7466021B2 (en) * | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
US7433602B2 (en) * | 2004-01-13 | 2008-10-07 | Finisar Corporation | Implementation of gradual impedance gradient transmission line for optimized matching in fiber optic transmitter laser drivers |
US20110298567A1 (en) * | 2004-09-24 | 2011-12-08 | Oracle America, Inc., formerly known as Sun Microsystems, Inc. | System and method for constant characteristic impedance in a flexible trace interconnect array |
US7564695B2 (en) * | 2007-07-09 | 2009-07-21 | Canon Kabushiki Kaisha | Circuit connection structure and printed circuit board |
US7898357B2 (en) * | 2008-05-12 | 2011-03-01 | Andrew Llc | Coaxial impedance matching adapter and method of manufacture |
WO2009153956A1 (ja) * | 2008-06-17 | 2009-12-23 | パナソニック株式会社 | バランを有する半導体装置 |
US8916996B2 (en) * | 2011-07-29 | 2014-12-23 | General Electric Company | Electrical distribution system |
EP2849543B1 (en) * | 2013-09-12 | 2021-02-24 | Socionext Inc. | Components and circuits for output termination |
WO2015118791A1 (ja) * | 2014-02-04 | 2015-08-13 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
JP6309905B2 (ja) * | 2015-02-25 | 2018-04-11 | 日本電信電話株式会社 | インピーダンス変換器 |
GB2539714A (en) * | 2015-06-26 | 2016-12-28 | Sofant Tech Ltd | Impedance matching circuitry |
JP6983688B2 (ja) * | 2018-02-05 | 2021-12-17 | 日本メクトロン株式会社 | カテーテル用フレキシブルプリント配線板およびその製造方法 |
US10707547B2 (en) * | 2018-06-26 | 2020-07-07 | Raytheon Company | Biplanar tapered line frequency selective limiter |
JP7179574B2 (ja) * | 2018-10-17 | 2022-11-29 | キヤノン株式会社 | 通信システム及び通信方法 |
CN114759330B (zh) * | 2022-03-25 | 2023-04-11 | 北京邮电大学 | 一种新型模式转换传输线 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3449813A (en) | 1966-10-10 | 1969-06-17 | Allied Pacific Mfg Co | Apparatus for the programmed insertion of terminals |
US3419813A (en) | 1967-06-22 | 1968-12-31 | Rca Corp | Wide-band transistor power amplifier using a short impedance matching section |
BR8906400A (pt) | 1989-12-07 | 1991-06-11 | Brasilia Telecom | Acoplador casador de impedancias |
US5119048A (en) * | 1990-11-05 | 1992-06-02 | Grunwell Randall L | Pseudo tapered lines using modified ground planes |
US5140288A (en) | 1991-04-08 | 1992-08-18 | Motorola, Inc. | Wide band transmission line impedance matching transformer |
US6734755B2 (en) * | 2002-05-16 | 2004-05-11 | Corning Incorporated | Broadband uniplanar coplanar transition |
-
2003
- 2003-03-07 WO PCT/BR2003/000031 patent/WO2004079855A1/en active IP Right Grant
- 2003-03-07 US US10/548,267 patent/US7348865B2/en not_active Expired - Fee Related
- 2003-03-07 BR BRPI0318172-3B1A patent/BR0318172B1/pt not_active IP Right Cessation
- 2003-03-07 AU AU2003209872A patent/AU2003209872A1/en not_active Abandoned
- 2003-03-07 DE DE60307903T patent/DE60307903T2/de not_active Expired - Lifetime
- 2003-03-07 EP EP03816128A patent/EP1604424B1/en not_active Expired - Lifetime
- 2003-03-07 CN CNB038260883A patent/CN100350671C/zh not_active Expired - Fee Related
- 2003-03-07 JP JP2004568972A patent/JP2006514482A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105785299A (zh) * | 2014-12-24 | 2016-07-20 | 北京无线电计量测试研究所 | 片上测量系统的共面波导反射幅度标准器及其设计方法 |
CN106680685A (zh) * | 2015-11-11 | 2017-05-17 | 三星电子株式会社 | 用于减小反射损失的阻抗匹配器件及具有其的测试系统 |
CN106680685B (zh) * | 2015-11-11 | 2021-11-23 | 三星电子株式会社 | 用于减小反射损失的阻抗匹配器件及具有其的测试系统 |
Also Published As
Publication number | Publication date |
---|---|
BR0318172B1 (pt) | 2013-08-20 |
CN100350671C (zh) | 2007-11-21 |
US20060226930A1 (en) | 2006-10-12 |
WO2004079855A8 (en) | 2005-05-19 |
WO2004079855A1 (en) | 2004-09-16 |
EP1604424A1 (en) | 2005-12-14 |
EP1604424B1 (en) | 2006-08-23 |
BR0318172A (pt) | 2006-02-21 |
JP2006514482A (ja) | 2006-04-27 |
DE60307903T2 (de) | 2007-10-04 |
AU2003209872A1 (en) | 2004-09-28 |
US7348865B2 (en) | 2008-03-25 |
DE60307903D1 (de) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100350671C (zh) | 阻抗匹配耦合器 | |
JP2002261189A (ja) | 高周波用回路チップ及びその製造方法 | |
US20040061416A1 (en) | Filters | |
JP2002517099A (ja) | 共面導波管およびボールグリッドアレイ入出力を用いる広帯域rfポート | |
US6483404B1 (en) | Millimeter wave filter for surface mount applications | |
KR100719422B1 (ko) | 초소형 rf 스트립라인 선형위상 필터 | |
US8499426B2 (en) | Methods of making thin film capacitors | |
JP7425084B2 (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
US6265954B1 (en) | Microwave filter | |
US6646523B2 (en) | Distributed constant type noise filter | |
CN115588577A (zh) | 一种端电极电容器及其制备方法 | |
US20060125052A1 (en) | Lateral tunable capacitor and high frequency tunable device having the same | |
AU2002305531A1 (en) | Capacitor having improved electrodes | |
EP1386333A1 (en) | Capacitor having improved electrodes | |
JPH0472804A (ja) | ストリップラインフィルター | |
CN1201427C (zh) | 滤波器元件及其制造方法 | |
CN1374755A (zh) | 层叠型介质谐振器及层叠型介质滤波器 | |
WO2003100800A1 (en) | Decoupling module for decoupling high-frequency signals from a power supply line | |
JP2004350143A (ja) | バラントランス | |
JP2022522294A (ja) | 表面実装可能な高周波マイクロストリップバンドパスフィルタ | |
JP2023525331A (ja) | 被覆層および遮蔽層を伴うフィルタ | |
JP2002271106A (ja) | 積層型誘電体フィルタ及びその製造方法 | |
CN113471649A (zh) | 滤波器 | |
CN1665371A (zh) | 用于在厚膜电介质上方印刷导电厚膜的方法和装置 | |
JP2002198708A (ja) | 高周波用配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071121 Termination date: 20160307 |