CN1747130A - 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法 - Google Patents

基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法 Download PDF

Info

Publication number
CN1747130A
CN1747130A CNA2005100415265A CN200510041526A CN1747130A CN 1747130 A CN1747130 A CN 1747130A CN A2005100415265 A CNA2005100415265 A CN A2005100415265A CN 200510041526 A CN200510041526 A CN 200510041526A CN 1747130 A CN1747130 A CN 1747130A
Authority
CN
China
Prior art keywords
quantum dot
film
deposition
base
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100415265A
Other languages
English (en)
Inventor
施毅
鄢波
濮林
张匡吉
韩平
张�荣
郑有炓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CNA2005100415265A priority Critical patent/CN1747130A/zh
Publication of CN1747130A publication Critical patent/CN1747130A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法,在硅晶片、二氧化硅、氮化硅,玻璃或石英基片构成的绝缘衬底上;采用化学气相沉积(CVD)自组织方法生长多层Ge量子点/a-Si膜,所述的化学气相沉积包括在约450-550℃温度下以SiH4为气源沉积a-Si、以GeH4为气源沉积Ge量子点,掺杂方式可以是在所述的a-Si外延沉积中,以B2H6、PH3为气源进行原位p、n型掺杂;或者是在化学气相沉积(CVD)制备多层Ge量子点/a-Si膜后对该异质结构的外延层进行硼离子或磷离子注入掺杂;然后刻蚀出金属淀积窗口,金属淀积;最后利用金属诱导结晶机制在低温范围下退火,形成大面积完整晶态Si基Ge量子点多层膜结构材料。

Description

基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法
技术领域
本发明涉及半导体低维结构薄膜材料的制备。更具体而言,涉及一种Si基Ge量子点薄膜的制备方法和技术。
背景技术
半导体低维结构由于量子限制效应从而使其电学性质和光学性质发生很大的变化。而三维受限的量子点(QD)结构由于对其中的载流子(如电子、空穴和激子)有强量子限制作用则更引人瞩目。量子点结构材料在光电器件、单电子器件等方面具有极为广阔的应用前景。通过控制量子点的形状、尺寸和结构,可有效实现对其能隙宽度、激子束缚能大小等电子行态的调节。
体材料的硅是间接带隙的半导体,其光效率很低,所以利用Si基量子结构,尤其是量子点结构提高Si基材料的光性能无疑是今后光电子技术发展的重要方向。由于硅加工工艺非常成熟,因此Si基量子点器件具有集成化,大容量化的潜力;此外,量子点结构能增加自由激子的局域化程度和束缚能,克服动量守恒的限制,实现Si、SiGe材料载流子从间接跃迁复合向直接跃迁复合转变,有望解决Si基材料的发光问题。和Si基上的探测器、波导器件、电学器件等集成在一起,形成可以进行光和电信号的产生、传输、探测、放大、处理等功能的实用集成电路,真正实现Si基光电子集成(OEIC)。
Si基量子点领域尽管已经取得了很大的发展,但依然面临着很多的难题。尤其是在制备方面,很难有效而又大规模的获得高质量的Si基量子点结构。目前,获得Si基量子点的方法主要有两种:一种是“至上而下”的方法,即利用微电子工艺技术,采用电子束曝光等先进的光刻技术和精细的干法刻蚀,但用这些方法制备的量子点尺寸受限于光刻精度,并且在光刻刻蚀过程中会引入损伤。另一种是自组织生长方法,即利用两种材料之间的晶格失配应力,在外延薄膜达到某一临界厚度时,在应力的作用下以成岛方式生长(S-K模式)。该方法摆脱了光刻精度的限制,利用材料本身的特性直接生长出量子点。但该种方法较难控制,制备的量子点存在尺寸分布,而且形貌一般为直径数十nm,高度几个nm的“浅碟状”,对载流子只在Z方向上有束缚作用。
为了解决上述问题,本发明的目的是提供一种制备作为纳光电子集成一部分的Si基Ge量子点薄膜的方法,所述薄膜的缺陷密度低同时Ge量子点的密度高、直径小,具有很强的三维限制效应。
发明内容
本发明提供一种制备作为光电子器件的Si基Ge量子点结构薄膜材料的制备方法和技术。本发明将Ge量子点、非晶硅(a-Si)多层量子点超晶格结构与非晶硅金属诱导横向晶化技术(MILC)相结合以现实大面积质量高的Si基Ge量子点薄膜。其特征是在Si基片二氧化硅或玻璃等衬底上外延生长多周期的Ge量子点/a-Si多层膜。并在低温度范围下利用金属诱导结晶机制,将该量子点多层膜中的非晶硅层诱导晶化后形成大面积完整晶态Si基Ge量子点多层膜结构材料。
作为一种用于光电子器件的Si基Ge量子点薄膜的制备方法,其特征包括:在硅晶片、二氧化硅、氮化硅,玻璃或石英基片构成的衬底上;采用化学气相沉积(CVD)自组织方法生长多层Ge量子点/a-Si膜,即外延生长多周期的Ge量子点/a-Si多层膜。所述的化学气相沉积包括在约450-550℃温度下以SiH4为气源沉积a-Si、以GeH4为气源沉积Ge量子点;掺杂方式可以是在所述的a-Si外延沉积中,以B2H6、PH3为气源进行原位p、n型掺杂;或者是在化学气相沉积(CVD)法制备多层Ge量子点/a-Si膜后对该异质结构外延层进行硼离子或磷离子注入掺杂,具体选用的注入参数可根据实际要求按标准工艺进行;然后刻蚀出金属淀积窗口,可以采用溅射、电子束蒸镀或电镀方法进行金属淀积;最后利用金属诱导结晶机制在低温范围下退火,将该量子点多层膜中的非晶硅层诱导晶化后形成大面积完整晶态Si基Ge量子点多层膜结构材料。该退火为真空退火或惰性气体保护下退火,温度范围在400℃-550℃,退火时间1-20小时。
本发明技术方案的优点是利用多层非晶异质结构与金属诱导横向晶化技术相结合实现Si基量子点制备的有效控制。在a-Si上化学气相沉积Ge量子点的密度高,直径小,对载流子有很强的三维限制效应;低温金属诱导横向结晶后,横向晶态区结晶质量好、晶态完整,在很大的范围内(数十至数百个微米)都具有很好的(110)晶体学择优取向,沿这个择优取向载流子具有较高的电导,同时金属诱导晶化还能在低温下直接将掺杂的离子激活而无需高温处理。这些特点特别有利于今后将该技术运用于光电子器件中。
提供本发明的概述和目的是为了能够揭示其本质。通过参考本发明下列优选实施方案,结合附图,可以更充分地理解本发明。
附图说明
在附图中,为了清楚起见,放大了各层和区域的尺寸和和厚度。
图1为本发明衬底上沉积单层a-Si与Ge量子点示意图
图2为本发明衬底上沉积多层a-Si与Ge量子点示意图
图3为本发明衬底上沉积多层a-Si与Ge量子点后低温淀积二氧化硅示意图
图4为本发明二氧化硅上光刻刻蚀开金属淀积窗口示意图
图5为本发明在窗口上淀积金属Ni或Al的示意图
图6为本发明退火晶化后薄膜的截面示意图
图7为本发明退火晶化后薄膜的平面光学显微照片图,放大倍数200倍
图8为本发明退火后薄膜不同区域的显微拉曼曲线图
从对本发明的优选实施方式的更具体描述中,参考附图,本发明的前述和其它目的、特征和优势将很明显,在不同的图中相同的标号表示相同的部分。上述有些附图不一定是按比例的。
具体实施方式
下面结合附图对本发明的优选实施方式进行具体说明。
1.Ge量子点/a-Si多层异质结构的制备
在Ge量子点/a-Si多层异质结构的制备中依据外延层中掺杂方式的不同,具体有两种实施方案。
其中一种涉及原位掺杂实施方案的工艺如下,具体包括:准备基片,该基片可以是硅晶片或二氧化硅、氮化硅,甚至是玻璃、石英等基片;在对基片进行标准半导体基片表面清洗处理后,采用化学气相沉积(CVD)自组织方法生长多层Ge量子点/a-Si膜;在沉积得到的多层Ge量子点/a-Si异质薄膜上淀积金属Ni或Al,淀积金属的方法可以是溅射、电子束蒸镀或电镀等;将整个薄膜退火数个小时,以金属诱导晶化薄膜中非晶硅层。
该方案包括,所述的化学气相沉积包括在约500℃温度下以SiH4为气源沉积a-Si、以GeH4为气源沉积Ge量子点。
在所述的a-Si外延沉积中,以B2H6、PH3为气源进行原位p、n型掺杂。
该方案包括,在所述的金属Ni或Al淀积前,先低温淀积二氧化硅等隔离层,然后光刻刻蚀该隔离层层得到预期的金属淀积窗口。然后采用溅射、电子束蒸镀或电镀方法进行金属淀积。
所述的退火,可以是真空退火也可以在惰性气体保护下退火,温度范围在400℃-550℃。
参照图1,利用计算机控制的低压化学气相沉积(LPCVD),采用硅烷(SiH4)、锗烷(GeH4)、硼烷(B2H6)、磷烷(PH3)和氢气(H2)为气源,在基片1上外延a-Si层2与Ge量子点3,同时进行原位的p、n型掺杂,该基片可以是玻璃、石英或单晶硅片也可以是在单晶硅片上制备的二氧化硅、氮化硅等;参照图2,以图1所采用的相同工艺条件反复交替沉积多个周期Ge量子点/a-Si外延层;参照图3,利用低温PECVD在约200℃温度下淀积二氧化硅或氮化硅,为下一步的光刻刻蚀做准备。
本方案中典型的LPCVD外延沉积工艺条件如下:
外延沉积的温度450-550℃;外延a-Si层时反应室压强控制在30-60Pa,气体流量分别为SiH420-50sccm,掺硼时B2H6流量为0.02sccm,掺磷时PH3流量为0.04sccm;外延Ge量子点时反应室压强控制在16-18Pa,GeH4流量为0.2-0.8sccm,H2流量20-25sccm。各层厚度以及周期数可根据要求设计,在我们的实例中a-Si层厚度为30nm,Ge点大小直径6-8nm,共5个周期。外延过程中利用计算机控制真空气体阀门的切换,使得反应室中气体在外延不同子层时能够快速交换,以得到完好的硅锗界面。
另一种涉及离子注入的掺杂实施方案如下:具体包括,准备基片,该基片可以是硅晶片或二氧化硅二氧化硅、氮化硅,甚至是玻璃、石英等基片;在对基片进行标准半导体基片表面清洗处理后,在该基片上化学气相沉积(CVD)多层Ge量子点/a-Si膜;然后对该异质结构的外延层进行硼离子或磷离子注入;在得到的多层Ge量子点/a-Si异质薄膜上淀积金属Ni或Al,淀积金属的方法可以是溅射、电子束蒸镀或电镀等;将整个薄膜退火数个小时,实现金属诱导晶化。
该方案包括,所述的化学气相沉积包括在约500℃温度下以SiH4为气源沉积a-Si、在相同的温度下以GeH4为气源沉积Ge量子点。
该方案包括,所述的离子注入中对于硼离子注入,注入能量为50KeV,注入剂量为2.5×1014cm-2;对于磷离子注入,注入能量为140KeV,注入剂量为2×1014cm-2
该方案包括,在所述的金属Ni或Al淀积前先低温淀积二氧化硅层,光刻刻蚀该二氧化硅层得到预期的金属淀积窗口。
所述的退火,可以是真空退火也可以在惰性气体保护下退火,温度范围在400℃-550℃。
参照图1,利用计算机控制的低压化学气相沉积(LPCVD),采用硅烷(SiH4)、锗烷(GeH4)和氢气(H2)为气源,在基片1上外延a-Si层2与Ge量子点层3,该基片可以是玻璃、石英或单晶硅片也可以是在单晶硅片上制备的二氧化硅、氮化硅等;参照图2,以图1所采用的相同工艺条件反复交替沉积多个周期Ge量子点/a-Si外延层,然后对该外延层薄膜进行硼离子或磷离子注入掺杂,具体选用的注入参数可根据实际要求按标准工艺进行。参照图3,利用低温PECVD在低于200℃温度下淀积二氧化硅或氮化硅。
本方案中典型的LPCVD外延沉积的工艺条件如下:
外延沉积的温度450-550℃;外延a-Si层时反应室压强控制在30-60Pa,气体流量分别为SiH4 20-50sccm;外延Ge量子点时反应室压强控制在16-18Pa,GeH4流量为0.2-0.8sccm,H2流量20-25sccm。各层厚度以及周期数可根据要求设计,在我们的实例中a-Si层厚度为30nm,Ge点大小直径6-8nm,共5个周期。通过使用不同的基片,表明无显著的区别。
2.金属诱导横向晶化过程
对于用上述技术方法获得的Ge量子/a-Si多层异质结构样品进行金属诱导横向晶化。参照图4先在光刻胶层5上在进行光刻,然后将图形转移到下面的二氧化硅或氮化硅等上,开出金属淀积窗口;参照图5在窗口上直流溅射金属6,该金属可以是Ni或Al,控制溅射得到的金属层厚度在2-100nm左右;最后在400℃-550℃温度范围下退火1-20小时,所述的退火,可以是真空退火也可以在惰性气体保护下退火。如图6截面示意图所示的晶态硅基锗量子点结构,图中7指代的是结构中的金属诱导横向结晶区(MILC),该区横向长度达到了40μm,8指代的是金属诱导结晶区(MIC)。
根据研究表明,利用上述的技术方案能得到高质量的Si基Ge量子点薄膜。图7是退火晶化后薄膜的平面光学显微照片,从图中可以看到完整的横向结晶区的长度达到了40μm。若采用电场诱导技术,结晶速度将更大。图8是退火后薄膜不同区域的显微拉曼曲线图,由拉曼曲线图看出区域2是明显的非晶区,横向结晶区7和窗口区(金属诱导结晶区)8在退火后拉曼曲线都呈现了很好的硅的520cm-1晶态峰。

Claims (7)

1、一种基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法,其特征包括:在硅晶片、二氧化硅、氮化硅,玻璃或石英基片构成的绝缘衬底上;采用化学气相沉积(CVD)自组织方法生长多层Ge量子点/a-Si膜,即外延生长多周期的Ge量子点/a-Si多层膜;所述的化学气相沉积包括在约450-550℃温度下以SiH4为气源沉积a-Si、以GeH4为气源沉积Ge量子点,掺杂方式可以是在所述的a-Si外延沉积中,以B2H6、PH3为气源进行原位p、n型掺杂;或者是在化学气相沉积(CVD)制备多层Ge量子点/a-Si膜后对该异质结构的外延层进行硼离子或磷离子注入掺杂;然后刻蚀出金属淀积窗口,可以采用溅射、电子束蒸镀或电镀方法进行金属淀积;最后利用金属诱导结晶机制在低温范围下退火,将该量子点多层膜中的非晶硅层诱导晶化后形成大面积完整晶态Si基Ge量子点多层膜结构材料;该退火为真空退火或惰性气体保护下退火,温度范围在400℃-550℃,退火时间1-20小时。
2、由权利要求1的Si基Ge量子点薄膜的制备方法,其特征是外延生长多周期薄膜,其中每层Ge量子点是夹在上下两层硅之间,如此硅锗交替外延沉积制备出多周期结构。
3、由权力要求1的Si基Ge量子点薄膜的制备方法,其中特征是在所述的外延沉积中,利用硼烷(B2H6)、磷烷(PH3)进行原位掺杂的掺杂方式。
4、由权利要求1的Si基Ge量子点薄膜的制备方法,其特征是采用硼离子或磷离子的注入掺杂方式。
5、由权利要求1的Si基Ge量子点薄膜的制备方法,其特征是金属Ni或Al淀积前先低温淀积二氧化硅或氮化硅等隔离层,然后光刻刻蚀该隔离层得到金属淀积窗口。
6、由权利要求1的Si基Ge量子点薄膜的制备方法,其特征是在所述的金属Ni或Al,金属淀积为溅射、电子束蒸镀以及电镀等,所淀积的金属厚度为2-100nm。
7、由权利要求1的Si基Ge量子点薄膜的制备方法,其特征是异质薄膜在真空或惰性气体保护下退火,温度范围在400℃-550℃之间,时间1-20小时。
CNA2005100415265A 2005-08-18 2005-08-18 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法 Pending CN1747130A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2005100415265A CN1747130A (zh) 2005-08-18 2005-08-18 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100415265A CN1747130A (zh) 2005-08-18 2005-08-18 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法

Publications (1)

Publication Number Publication Date
CN1747130A true CN1747130A (zh) 2006-03-15

Family

ID=36166572

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100415265A Pending CN1747130A (zh) 2005-08-18 2005-08-18 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法

Country Status (1)

Country Link
CN (1) CN1747130A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100500929C (zh) * 2006-12-11 2009-06-17 云南大学 低生长束流下离子束溅射技术自组织生长Ge量子点的方法
CN100537831C (zh) * 2006-12-11 2009-09-09 云南大学 低温双离子束溅射Ge/Si多层膜自组织Ge量子点的制备方法
CN108004518A (zh) * 2017-10-17 2018-05-08 云南大学 基于离子束溅射技术制备尺寸均匀、高密度MnGe量子点
CN111341864A (zh) * 2020-04-03 2020-06-26 扬州工业职业技术学院 基于超薄锗量子点薄膜太阳能电池及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100500929C (zh) * 2006-12-11 2009-06-17 云南大学 低生长束流下离子束溅射技术自组织生长Ge量子点的方法
CN100537831C (zh) * 2006-12-11 2009-09-09 云南大学 低温双离子束溅射Ge/Si多层膜自组织Ge量子点的制备方法
CN108004518A (zh) * 2017-10-17 2018-05-08 云南大学 基于离子束溅射技术制备尺寸均匀、高密度MnGe量子点
CN111341864A (zh) * 2020-04-03 2020-06-26 扬州工业职业技术学院 基于超薄锗量子点薄膜太阳能电池及其制备方法

Similar Documents

Publication Publication Date Title
KR102390236B1 (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
US8461027B2 (en) Method for producing nanostructures on metal oxide substrate, method for depositing thin film on same, and thin film device
KR101651123B1 (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
CN105304749A (zh) 太阳能电池及其制造方法
TW200534382A (en) A novel technique to grow high quality SnSe epitaxy layer on Si substrate
CN101548032A (zh) 硅片器件的低温掺杂方法
CN108336203A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN103077963B (zh) 一种欧姆接触电极、其制备方法及包含该欧姆接触电极的半导体元件
JP2009200419A (ja) 太陽電池の製造方法
KR20120042282A (ko) 태양전지 및 그 제조 방법
KR100681162B1 (ko) 반도체 장치 및 그 제조 방법
KR100961757B1 (ko) 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
CN1747130A (zh) 基于金属诱导结晶工艺的新型Si基Ge量子点结构制备方法
KR20150050096A (ko) 기판 구조체, 이를 포함한 cmos 소자 및 cmos 소자 제조 방법
CN1365515A (zh) 半导体晶体的制造方法
CN115537916B (zh) 一种iv族直接带隙半导体超晶格材料及其应用
CN102881570A (zh) 半导体材料的制备方法
CN104992982A (zh) 一种具有超晶格结构的薄膜晶体管
CN112349777B (zh) 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
CN110697696B (zh) 一种利用金属插层大面积制备单层石墨烯的方法
US20030151051A1 (en) High performance active and passive structures based on silicon material grown epitaxially or bonded to silicon carbide substrate
CN1326208C (zh) 氮化镓高电子迁移率晶体管的结构及制作方法
US12027589B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
CN118676245A (zh) 一种Si基Ge SPAD器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned