CN1735853A - 使用磁设置数据的防篡改封装和方法 - Google Patents
使用磁设置数据的防篡改封装和方法 Download PDFInfo
- Publication number
- CN1735853A CN1735853A CNA2004800021426A CN200480002142A CN1735853A CN 1735853 A CN1735853 A CN 1735853A CN A2004800021426 A CNA2004800021426 A CN A2004800021426A CN 200480002142 A CN200480002142 A CN 200480002142A CN 1735853 A CN1735853 A CN 1735853A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- register
- data
- magnetic response
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013459 approach Methods 0.000 title abstract description 6
- 238000004806 packaging method and process Methods 0.000 title abstract description 5
- 239000006249 magnetic particle Substances 0.000 claims abstract description 14
- 230000005291 magnetic effect Effects 0.000 claims description 88
- 230000004044 response Effects 0.000 claims description 66
- 238000005538 encapsulation Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 18
- 239000000696 magnetic material Substances 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000009877 rendering Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000013112 stability test Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/86—Secure or tamper-resistant housings
- G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S206/00—Special receptacle or package
- Y10S206/807—Tamper proof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Storage Device Security (AREA)
- Magnetic Treatment Devices (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Semiconductor Memories (AREA)
Abstract
一种防篡改封装方法保护集成电路(100)不受到不期望的访问。根据本发明的一个示例实施例，数据被加密为多个磁响应电路元件(130－135)的状态的函数并且其后被解密为所述状态(130－135)的函数。封装(106)被布置以防止对集成电路进行访问并且在其中具有磁性粒子(120－125)。磁性粒子(120－125)被布置以使磁响应电路元件(130－135)呈现用于加密数据的状态。因此这些元件的状态被再次用于解密数据(例如，作为密钥)。当磁性粒子改变时，例如通过除去封装的一部分，所述磁响应电路元件中的一个或多个的状态也将发生变化，因此使所述状态不能用于解密数据。
Description
本发明涉及器件封装，更加具体地说，涉及用于例如集成电路的产品的防篡改封装。
封装在产品保护和安全性方面扮演着重要角色。例如，在电子和软件应用中，封装对于确保保持产品免受损坏和不被篡改是重要的。篡改保护在存储在特定封装中的信息是专有的这种应用中特别重要。例如，在存储器和其它数据存储应用中，有时期望防止访问用于存储数据的电路，以及保护被存储的数据。
先前已经使用了各种各样的保护数据的途径。例如，在SRAM应用中，当从用于存储数据的电路除去电力时，存储的内容就会丢失。在这点上，可在检测到篡改时除去电力以擦除存储的数据。当这些途径包含电池备份时，电池电力也会响应于篡改而被除去。
在其它存储应用中，电力对于存储数据不一定是必需的。例如，在磁存储应用中，存储器以这样一种方式进行存储：其不需要电力来维持存储器并且因此是非易失性的。使用一个区域的磁性状态用于改变位于该区域附近的材料的电阻的某些类型的磁存储单元集体被称作为磁阻(MR)存储单元。磁存储单元阵列通常被称为磁性随机存取存储器(MRAM)。在MRAM应用中，存储单元典型的形成在字线和读出(sense)线的交点上，每个存储单元典型的具有由导电层或绝缘层分开的磁性层。在这种存储器应用中使用的磁阻金属当被放置在磁场中时显示出电阻变化。关于这一点，MRAM单元具有两种稳定的磁性配置，一种具有高阻抗，而另一种具有低阻抗(例如，高阻抗代表逻辑状态零，而低阻抗代表逻辑状态一)。器件的逻辑状态(即，磁荷)被操控和读取为数据，从而使用一个仪器探测其上定位有MRAM单元的集成电路就能施行读取。
保护依赖电力来维持存储器的应用以及不必需要电力来维持存储器(即，非易失性存储器)的那些应用中的存储器已经是挑战性的。尤其是，保护非易失性存储器已经是挑战性的，因为涉及电力相关篡改保护的典型方法并不起作用。具体的，除去电源并不会使存储器丢失。这些和其他困难对于各种应用施行篡改保护和封装提出了挑战。
本发明的各个方面涉及用于各种集成电路(例如存储器)的篡改保护。本发明是以多个实施方案和应用例示的，其中一些概括如下。
根据一个示例实施例，本发明涉及一种包括芯片封装的集成电路芯片布置，所述芯片封装在芯片的电路的至少一部分上具有磁性材料。所述芯片电路包括适于存储位的磁响应节点；这些节点响应于芯片电路上的磁性材料。一个电路(例如，加密电路)适于存储所述多个磁响应节点中的选定位，所述位的值响应于封装中的磁性材料。这些位的方位可用于定义芯片的允许状态。如果出现篡改(例如，除去一部分封装)，则由芯片电路上的磁性材料提供的磁场将可能发生变化。接着，所述电路根据磁响应节点的状态存储不同的位；然后，除去芯片的允许状态。
在本发明的一个更加特定的示例实施例中，一组磁响应节点的稳定性被测试并被选择用作允许密钥。这些节点的身份(例如，位置)被存储在允许寄存器中，来自这些选择节点的输出用于加密数据。当随后上电时，来自允许寄存器的数据用于屏蔽从磁响应节点读取的数据，使得那些节点与身份相匹配。
本发明的上述概述并不打算说明本发明的每个实施例或每个实施方案。本发明的上述概述并不打算说明本发明的每个示意实施例或每个实施方案。下述的附图和说明更加具体的例示了这些实施例。
考虑到下述结合附图对本发明的各个实施例所进行的详细说明，可更加完整的理解本发明，其中：
图1是根据本发明一个实施例的适用于禁止对其进行篡改的集成电路布置；和
图2是根据本发明另一个实施例的篡改保护方法的流程图。
虽然本发明可适应于各种修改和替换形式，但其细节已经借助例子在附图中进行了显示并将对其进行详细说明。然而，应该理解并不打算将本发明限定于所述的特定实施例。相反，是打算覆盖落在如后附权利要求所定义的本发明的范围内的所有修改、等效内容和替换方案。
相信本发明可应用于涉及和/或受益于篡改保护的各种电路和方法，尤其可应用于封装集成电路的篡改检测，而不需要依赖于电力或中断和/或电气特性的检测。尽管本发明不必限制于这种应用，但通过在这样的环境下对各例子的讨论可最佳获得本发明的各个方面的正确评价。
根据本发明的一个实施例，使用多个磁响应电路元件和其中具有磁性元件的封装将加密密钥编程到集成电路器件中。封装中的磁性元件被布置以产生使磁响应电路元件中的至少一些呈现一种磁性状态的磁场。磁响应电路元件的状态被用作磁存储位，当封装中的磁性元件被除掉时，所述磁存储位被除去(例如，擦除)。所述磁存储位被用于形成存储在集成电路的寄存器中的加密密钥，其中存储在集成电路中的数据使用寄存器中的加密密钥进行加密。所述磁存储位被读取并用于解密加密的数据。
封装和集成电路器件被布置使得拆除封装以访问集成电路(例如，拆除充足数量的封装以访问集成电路中的数据)会导致一个或多个磁性元件的拆除。当一个或多个磁性元件被拆除时，至少一个磁响应位的磁状态被改变。因此磁响应位的这种变化将改变从所述位读取的加密密钥，使得变化的密钥不能用于解密存储在集成电路芯片中的数据。通过该方法，防止了在损害封装时解密数据。
在本发明的另一个实施例中，磁响应电路包括被施行用于存储表示上述的加密密钥的位的磁隧道结(MTJ)器件。典型的MTJ器件包括多层结构，具有一对铁磁材料的电极层和一个绝缘材料的插入隧道势垒层。例如，两个铁磁电极层和位于其间并与两个铁磁层接触的绝缘隧道势垒层可用于施行MTJ器件。绝缘层足够薄以允许在电极层之间实现量子力学隧道效应。
各种各样的应用可从该方法获取益处。例如，在DVD布置中，上述特定实施例之一将可用于防止对DVD数据产品进行未授权拷贝。关于芯片的制造，磁响应位的磁状态可用作DVD布置的密钥以解密DVD数据产品的数据。试图进行未授权拷贝将失败，因为在没有芯片存储的密钥的情况下，数据将保持加密的状态。
图1表示根据本发明另一个实施例的具有集成电路104和封装106的集成电路布置100。封装106被布置以禁止例如通过探测或可视访问而对衬底104中的电路进行访问，并进一步包括多个磁性粒子120-125。在衬底104中有多个磁性结晶体管(MJT)130-135，并且它们被布置使得至少一些MJT受来自一个或多个磁性粒子120-125的磁场的影响。MJT呈现一个逻辑状态，该逻辑状态是例如通过一个或多个磁性粒子120-125施加于MJT的磁场的函数。
集成电路104被编程以使用至少一些MJT130-135的逻辑状态用于数据加密。首先，选择的那些MJT130-135的地址信息被存储在允许寄存器140(例如，一次可编程存储器)中用于随后用作从MJT读取密钥的掩码。使用其地址信息被存储在允许寄存器140中的MJT的逻辑状态来加密数据。对于解密，通过上电逻辑电路150并使用允许寄存器140来读取和屏蔽MJT130-135的逻辑状态，将结果存储在易失性MJT输出(密钥)寄存器160中。然后输出寄存器160的内容被用于解密数据。在这里所述的上面和其它方法中，类似感测放大器、数据传输电路和其它电路的电路是任选施行的(例如，在集成电路104内)以用于实现从MJT读取和存储信息。
如果封装106中的磁性粒子120-125被改变，例如通过去掉一部分封装106用于检查或探测衬底104，则磁性粒子对MJT130-135的影响因此发生改变。接下来，至少一个MJT130-135的逻辑状态被改变，并且存储在输出寄存器160中的来自MJT的屏蔽输出由此发生变化。因此变化的屏蔽输出将不再用于解密存储在集成电路布置100中的数据，从而能防止不期望的访问数据。
在一个更加特定的实施例中，磁性粒子120-125的大小和/或强度被选择以使MJT130-135的稳定性最大化。例如，通过对特定晶片执行经验测试，导致用于加密的稳定MJT的磁性粒子的大小和类型可被确定。通过该方法，带有磁性粒子的封装可被施行用于具有不同布置和组成的各种晶片和电路类型的加密目的。
图2为根据本发明另一个实施例的用于封装集成电路和在其中加密数据的流程图。下述关于图2的讨论使用了图1的电路布置作为参考；然而，根据应用，这些特征化的示例实施例可在其它电路中施行。在图2的块210，在封装之后，测试集成电路布置100以检测MJT是否呈现稳定的逻辑状态(例如，MJT130-135中的一个或多个)。在一个特定实施方案中，只要封装材料基本上未发生改变，则识别稳定的MJT就包括确定哪一个MJT将可靠保持相同的状态(逻辑一或逻辑零)。可例如通过读取各种条件下的单元状态来实现该识别过程。
在一个特定实施例中，在块210使芯片承受各种条件中的一个或多个之后，在制造阶段(例如，使用传统的测试固定装置)配置芯片以对每个单元状态进行读取。例如，可在重复旋转芯片九十度以从外部产生的场诱发响应之后、在改变用于给芯片和/或单元格栅提供动力的电压电平之后、在振动期间、和在改变环境和/或芯片控制温度变化之后进行单元读取。对于每个这种测试条件之后保持相同状态的不超过阈值数量的MJT的每一个来说，MJT的位置(地址)及其状态被存储在允许寄存器140中。寄存器存储的这些稳定MJT的每一个的位置和方位然后被用于产生密钥。
在设置允许寄存器140之后，使用允许寄存器140的内容作为密钥来加密集成电路布置100。在图2的块220，集成电路布置100被上电，并且在块230通过允许寄存器140的内容使用上电状态机150对来自MJT的输出进行读取和屏蔽。从MJT130-135输出的数据被屏蔽以表示存储在允许寄存器中的MJT的逻辑状态。典型的屏蔽操作对于不同的应用进行变化；典型地，可将屏蔽施行为下述算术和逻辑函数中的任何一个或结合：OR、AND、EX-OR、移位和2的余函数。如块240处所示，该屏蔽输出被存储在MJT输出寄存器160中并用于解密存储在集成电路布置100中的数据。如图2的块250所示，正常的数据访问任务(专用于IC布置100)使用存储在MJT输出寄存器160中的屏蔽数据来解密数据。以这种方式，基于MJT的密钥保持数据访问任务安全。
在一个实施方案中，用于从MJT读取的屏蔽数据(例如，如上所述)的输出寄存器被以选择的间隔清空。例如，能在断电期间和/或在芯片操作过程中的特定时间间隔清空输出寄存器，其后需要重新产生密钥以便解密数据。在一个实施方案中，密钥寄存器在芯片操作过程中被清空，并且使用存储在允许寄存器中的数据重新产生密钥以屏蔽从MJT读取的数据，如上所述。通过该方法，在芯片操作过程中对封装的篡改可被检测到。在另一个实施方案中，当从芯片除掉电力时(例如，使用寄存器的易失性存储器)清空密钥寄存器。在随后的芯片上电过程中，使用允许寄存器中的数据屏蔽来自MJT的数据，并将屏蔽的数据存储在密钥寄存器中用于解密数据。通过这些和其它途径，封装的变化可使在稳定MJT组中的一个处的值被改变，并且使存储在密钥寄存器中的相应数据发生改变。因此，变化的密钥不能解密数据。
在本发明的另一个示例实施例中，在图2中关于在块210识别稳定MJT所概述的方法被施行如下。首先，以分开的位置在芯片布局中形成包括MJT的存储器单元，使得对芯片上封装的篡改很可能出现在至少一些单元上(例如，使用用于封装去除的传统技术)。所使用的单元的数量至少是形成加密密钥所需的数量的大约四倍。来自每个单元(与MJT的状态相关)的输出被耦接至一组感测放大器，所述感测放大器被进一步耦接至适于形成加密数据所需长度的大约四倍的字的多路复用器。测试所述单元以识别包括稳定MJT的选定单元。所述测试可例如包括改变电压、温度和与MJT的地球磁场相关的方向。通过测试(例如在测试条件下呈现选定的可靠程度)的单元被写入到允许寄存器中，使逻辑“一”存储在其相应的位置中以形成允许字。
通过使用允许字屏蔽MJT的输出来选择通过测试(并在允许寄存器中存储有相应的“一”)的单元的数据位以供使用。该屏蔽的输出形成一个可能的密钥，该可能的密钥然后被测试例如随机性的密钥质量。通过在允许寄存器中将其相应的位设置为数据“零”而将可能密钥的不想要部分屏蔽掉。然后将允许寄存器的内容存储在芯片的非易失性存储器中，其中允许寄存器具有数据“一”的位被用于形成加密密钥(例如，在图2的块230)。
在另一个特定应用中，使用类似于上述的方法测试多于1000的MJT以便从其识别稳定的MJT。从一组能被选择用于128位AES加密密钥的识别的稳定MJT中，随机选择128个并将它们各自的位置和状态存储在允许寄存器140中以形成密钥的基础。
在另一个特定应用中，这里所述的稳定性测试和选择稳定MJT的一个或多个方面被编程到芯片中。在另一个特定应用中，例如在芯片制造过程中或通过想要保护芯片中的数据的终端用户手动执行这里所述的稳定性测试和选择稳定MJT的一个或多个方面。
作为一个可选择方法，本领域技术人员将认识到任何上面的(可应用的)实施例可使用在2002年12月18日提交并且给予序列号为60/434,520和60/434,829的两篇美国临时专利申请中表示和说明的(多个)方法进行修改，所述两篇专利申请的题目是“TamperResistant Packaging And Approach(防篡改封装和方法)”(代理人编号US020611和US020612)。
上述和在图中所示的各个实施例仅仅是借助示例给出的并且不应构成对本发明的限制。根据上面的讨论和说明，本领域技术人员将很容易认识到在不严格遵循此处所示和说明的示例实施例和应用的情况下，可对本发明作出各种修改和变化。这种修改和变化并不会脱离下述权利要求中所阐述的本发明的真实精神和范围。
Claims (25)
1.一种集成电路芯片布置(100)，包括：其中具有电路的集成电路芯片(104)，其包括多个适于存储位的磁响应节点(130-135)；具有磁性材料(120-125)并覆盖集成电路芯片(104)中的至少一部分电路的封装(106)；适于存储多个磁响应节点中的选定位的检测电路(160)，所述位将一个值定义为封装中的磁性材料的函数；并且所述封装(106)和多个磁响应节点(130-135)被布置，从而使得改变封装会导致所述多个磁响应节点中的至少一个的状态变化，所述状态变化可由检测电路(160)检测到。
2.根据权利要求1所述的集成电路芯片布置，进一步包括：适于存储所述多个磁响应节点(130-135)中的选定位的允许寄存器(140)，所述位的值响应于封装(106)中的磁性材料。
3.根据权利要求2所述的集成电路芯片布置，其中从具有存储在允许寄存器(140)中的数据的位形成加密密钥。
4.根据权利要求3所述的集成电路芯片布置，其中所述集成电路芯片布置适于将数据加密为使用具有存储在允许寄存器中的数据的位产生的加密密钥的函数。
5.根据权利要求2所述的集成电路芯片布置，进一步包括：与允许寄存器相耦接并与检测电路相耦接的上电状态机。
6.根据权利要求2所述的集成电路芯片布置，其中：所述选择的磁存储位被读取以解密加密的数据。
7.根据权利要求2所述的集成电路芯片布置，其中所述集成电路芯片还适于使用存储在允许寄存器中的数据屏蔽从磁响应节点读取的输出，并适于将屏蔽的输出存储在输出寄存器中，输出寄存器的内容用于加密数据。
8.根据权利要求7所述的集成电路芯片布置，其中输出寄存器的内容用于解密数据。
9.根据权利要求8所述的集成电路芯片布置，其中所述输出寄存器被配置和布置以在电力损失时擦除存储在其中的数据，并且其中所述允许寄存器适于在对输出寄存器恢复电力时屏蔽从磁响应节点读取的并存储在输出寄存器中的输出。
10.一种集成电路芯片布置(100)，包括：其中具有电路的集成电路芯片(104)，其包括多个适于存储位的磁响应节点(130-135)；具有磁性材料(120-125)并覆盖集成电路芯片(104)中的至少一部分电路的封装(106)；适于在允许寄存器中存储多个磁响应节点中的选定位的加密电路(160)，所述位的值响应于封装中的磁性材料；集成电路芯片(104)，适于将数据加密为允许寄存器(140)中的加密密钥数据的函数；所述封装(106)和多个磁响应节点(130-135)被布置，从而使得除去封装(106)的一部分将改变具有存储在允许寄存器(140)中的位的所述多个磁响应节点中的至少一位。
11.根据权利要求10所述的集成电路芯片布置，其中所述检测电路还适于将数据加密为所述多个磁响应节点中的选定位的函数。
12.根据权利要求10所述的集成电路芯片布置，其中所述集成电路芯片还适于将数据读取(解密)为所述磁响应节点中的选定位的函数。
13.根据权利要求12所述的集成电路芯片布置，其中所述集成电路芯片还适于使用存储在允许寄存器中的数据屏蔽从磁响应节点读取的输出，并适于将屏蔽的输出存储在输出寄存器中，输出寄存器的内容用于读取数据。
14.根据权利要求12所述的集成电路芯片布置，其中响应于正在改变的所述多个磁响应节点中的至少一位，存储在输出寄存器中的数据不同于存储在允许寄存器中的数据。
15.根据权利要求14所述的集成电路芯片布置，其中所述允许寄存器适于利用存储在允许寄存器中的数据屏蔽从所述多个磁响应电路节点读取的数据，使得只有来自在允许寄存器中具有相应位的磁响应电路节点的位被存储在输出寄存器中。
16.一种集成电路芯片布置(100)，包括：其中具有电路的集成电路芯片(104)，其包括多个适于存储位的磁响应节点(130-135)；具有磁性材料(120-125)并覆盖集成电路芯片(104)中的至少一部分电路的封装(106)；适于存储多个磁响应节点中的选定位的检测电路(160)，所述位将一个值定义为封装中的磁性材料的函数；所述封装(106)和多个磁响应节点(130-135)被布置，从而使得改变封装(106)将导致所述多个磁响应节点中的至少一个的状态变化，所述状态变化可由检测电路(160)检测到；以及上电响应电路(150)，适于从所述多个磁响应节点(130-135)读取数据。
17.根据权利要求16所述的集成电路芯片布置，进一步包括允许寄存器，并且其中上电响应电路适于访问所述允许寄存器作为来自多个磁响应节点的数据的函数。
18.一种用于保护具有磁响应节点的集成电路芯片中的数据的方法，所述磁响应节点适于将数据存储为磁性状态的函数，所述方法包括：使用具有磁性材料的封装材料来封装集成电路芯片，所述磁性材料被布置以设置多个磁响应节点的磁性状态(210)；使用来自所述多个磁响应节点的输出解密存储在集成电路芯片中的数据(220，230，240，250)。
19.根据权利要求18所述的方法，进一步包括：在允许寄存器中存储所述多个磁响应节点中的选定节点的地址位置；和其中使用来自所述多个磁响应节点的输出解密存储在集成电路芯片中的数据包括：使用存储在允许寄存器中的地址信息屏蔽从所述多个磁响应节点读取的输出并在密钥寄存器中存储被屏蔽的输出和使用密钥寄存器解密数据。
20.根据权利要求19所述的方法，进一步包括：使用来自所述多个磁响应节点中的选定节点的位加密数据，所述多个磁响应节点的选定节点的地址位置存储在所述允许寄存器中。
21.根据权利要求19所述的方法，其中：在允许寄存器中存储所述多个磁响应节点中的选定节点的地址位置包括：测试所述多个磁响应节点的稳定性；和选择所述多个磁响应节点中的稳定节点并在所述允许寄存器中存储用于所述稳定磁响应节点的地址信息。
22.根据权利要求21所述的方法，进一步包括：测试所述稳定磁响应节点的随机性；和其中在所述允许寄存器中存储用于所述稳定磁响应节点的地址信息包括：为呈现选定的随机程度的选定磁响应节点存储地址信息。
23.根据权利要求22所述的方法，其中在允许寄存器中存储所述多个磁响应节点中的选定节点的地址位置包括：在允许寄存器中为所述多个磁响应节点中的选定节点中的每一个存储数据“一”，且其中为呈现选定的随机程度的选定磁响应节点存储地址信息包括：将不呈现选定的随机程度的选定磁响应节点的值设置为数据“零”。
24.根据权利要求18所述的方法，在封装集成电路芯片之前，进一步包括：选择封装中的磁性粒子的特性以使所述多个磁响应节点的状态的稳定性最大化；和其中封装集成电路芯片包括：响应于选择的特性布置磁性材料。
25.根据权利要求24所述的方法，其中选择磁性粒子的特性包括：至少选择下列特性中的一个：磁性粒子的大小和强度特性。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43998603P | 2003-01-14 | 2003-01-14 | |
| US60/439,986 | 2003-01-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1735853A true CN1735853A (zh) | 2006-02-15 |
| CN100390700C CN100390700C (zh) | 2008-05-28 |
Family
ID=32713527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800021426A Expired - Fee Related CN100390700C (zh) | 2003-01-14 | 2004-01-14 | 使用磁设置数据的防篡改封装和方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7685438B2 (zh) |
| EP (1) | EP1588371B1 (zh) |
| JP (1) | JP2006518903A (zh) |
| CN (1) | CN100390700C (zh) |
| AT (1) | ATE441928T1 (zh) |
| DE (1) | DE602004022915D1 (zh) |
| TW (1) | TW200502959A (zh) |
| WO (1) | WO2004064071A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105493190A (zh) * | 2013-09-09 | 2016-04-13 | 高通股份有限公司 | 基于磁阻式随机存取存储器的随机逻辑状态的物理不可仿制功能 |
| CN107004100A (zh) * | 2014-12-26 | 2017-08-01 | 英特尔公司 | 用于数据安全的事件触发擦除 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7712147B2 (en) * | 2002-12-18 | 2010-05-04 | Nxp B.V. | Method and device for protection of an mram device against tampering |
| AU2003285646A1 (en) * | 2002-12-18 | 2004-07-09 | Koninklijke Philips Electronics N.V. | Method and device for protection of an mram device against tampering |
| EP1617472A1 (en) * | 2004-07-16 | 2006-01-18 | Axalto SA | An active protection device for protecting a circuit against mechanical and electromagnetic attack |
| FR2880973A1 (fr) * | 2005-01-14 | 2006-07-21 | Noel Vogt | Dispositif anti-piratage de securition et/ou de protection d'appareils formes d'une pluralite de composants electroniques |
| FR2880972B1 (fr) * | 2005-01-14 | 2007-07-13 | Noel Vogt | Dispositif anti-piratage de securisation et/ou de protection d'appareils formes d'une pluralite de composants electroniques |
| WO2007124129A2 (en) | 2006-04-20 | 2007-11-01 | Nve Corporataion | Enclosure tamper detection and protection |
| GB0615392D0 (en) * | 2006-08-03 | 2006-09-13 | Wivenhoe Technology Ltd | Pseudo random number circuitry |
| US8089285B2 (en) * | 2009-03-03 | 2012-01-03 | International Business Machines Corporation | Implementing tamper resistant integrated circuit chips |
| US8213207B2 (en) | 2010-08-25 | 2012-07-03 | Honeywell International Inc. | Printed board assembly movement detection |
| US8288857B2 (en) | 2010-09-17 | 2012-10-16 | Endicott Interconnect Technologies, Inc. | Anti-tamper microchip package based on thermal nanofluids or fluids |
| US20120198242A1 (en) * | 2011-01-31 | 2012-08-02 | Honeywell International Inc. | Data protection when a monitor device fails or is attacked |
| DE102011007200A1 (de) | 2011-04-12 | 2012-10-18 | Siemens Aktiengesellschaft | Verfahren zum prüfen eines Tamperschutzes eines Feldgeräts sowie Feldgerät mit Tamperschutz |
| DE102011007571A1 (de) | 2011-04-18 | 2012-10-18 | Siemens Aktiengesellschaft | Tamperschutzvorrichtung zum Tamperschutz eines Feldgeräts |
| KR101983651B1 (ko) | 2011-05-31 | 2019-05-29 | 에버스핀 테크놀러지스, 인크. | Ｍｒａｍ 장 교란 검출 및 복구 |
| US8854870B2 (en) | 2012-03-13 | 2014-10-07 | Honeywell International Inc. | Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure |
| US8811072B2 (en) * | 2012-03-13 | 2014-08-19 | Honeywell International Inc. | Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure |
| US8730715B2 (en) * | 2012-03-26 | 2014-05-20 | Honeywell International Inc. | Tamper-resistant MRAM utilizing chemical alteration |
| US9459835B2 (en) * | 2014-01-15 | 2016-10-04 | HGST Netherlands B.V. | Random number generator by superparamagnetism |
| DE102014016644A1 (de) * | 2014-11-11 | 2016-05-12 | Giesecke & Devrient Gmbh | Verfahren zum Schutz vor unzulässigen Zugriff |
| US10212300B2 (en) * | 2016-12-09 | 2019-02-19 | Lexmark International, Inc. | Magnetic keys having a plurality of magnetic plates |
| WO2019110998A1 (en) * | 2017-12-07 | 2019-06-13 | Bae Systems Plc | Integrity monitor |
| CN109782154A (zh) * | 2019-02-27 | 2019-05-21 | 大唐微电子技术有限公司 | 一种防拆检测保护电路、实现方法和防拆芯片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117457A (en) * | 1986-11-05 | 1992-05-26 | International Business Machines Corp. | Tamper resistant packaging for information protection in electronic circuitry |
| JPH0384959A (ja) * | 1989-08-29 | 1991-04-10 | Nec Corp | 集積回路モード設定装置 |
| US5235166A (en) * | 1991-02-14 | 1993-08-10 | Xtec Incorporated | Data verification method and magnetic media therefor |
| CN1064164A (zh) * | 1992-03-17 | 1992-09-02 | 湖南省科技情报所 | 防高级拷贝软件复制程序的软盘加密方法 |
| US5970143A (en) * | 1995-11-22 | 1999-10-19 | Walker Asset Management Lp | Remote-auditing of computer generated outcomes, authenticated billing and access control, and software metering system using cryptographic and other protocols |
| WO1999035554A2 (en) * | 1997-12-30 | 1999-07-15 | Koninklijke Philips Electronics N.V. | Method and apparatus for protection of data on an integrated circuit by using memory cells to detect tampering |
| US7005733B2 (en) * | 1999-12-30 | 2006-02-28 | Koemmerling Oliver | Anti tamper encapsulation for an integrated circuit |
| US7054162B2 (en) * | 2000-02-14 | 2006-05-30 | Safenet, Inc. | Security module system, apparatus and process |
| US6477335B1 (en) * | 2001-05-11 | 2002-11-05 | Troy Group, Inc. | Toner cartridge identification system for a printer |
| EP1429224A1 (en) * | 2002-12-10 | 2004-06-16 | Texas Instruments Incorporated | Firmware run-time authentication |
| US7343496B1 (en) * | 2004-08-13 | 2008-03-11 | Zilog, Inc. | Secure transaction microcontroller with secure boot loader |
-
2004
- 2004-01-14 TW TW093100908A patent/TW200502959A/zh unknown
- 2004-01-14 AT AT04702012T patent/ATE441928T1/de not_active IP Right Cessation
- 2004-01-14 US US10/541,884 patent/US7685438B2/en active Active
- 2004-01-14 WO PCT/IB2004/000049 patent/WO2004064071A2/en active Application Filing
- 2004-01-14 CN CNB2004800021426A patent/CN100390700C/zh not_active Expired - Fee Related
- 2004-01-14 EP EP04702012A patent/EP1588371B1/en not_active Expired - Lifetime
- 2004-01-14 JP JP2006500287A patent/JP2006518903A/ja not_active Withdrawn
- 2004-01-14 DE DE602004022915T patent/DE602004022915D1/de not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105493190A (zh) * | 2013-09-09 | 2016-04-13 | 高通股份有限公司 | 基于磁阻式随机存取存储器的随机逻辑状态的物理不可仿制功能 |
| CN105493190B (zh) * | 2013-09-09 | 2017-07-14 | 高通股份有限公司 | 基于磁阻式随机存取存储器的随机逻辑状态的物理不可仿制功能 |
| CN107004100A (zh) * | 2014-12-26 | 2017-08-01 | 英特尔公司 | 用于数据安全的事件触发擦除 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7685438B2 (en) | 2010-03-23 |
| WO2004064071A3 (en) | 2005-06-23 |
| DE602004022915D1 (de) | 2009-10-15 |
| US20070139989A1 (en) | 2007-06-21 |
| ATE441928T1 (de) | 2009-09-15 |
| JP2006518903A (ja) | 2006-08-17 |
| TW200502959A (en) | 2005-01-16 |
| EP1588371B1 (en) | 2009-09-02 |
| WO2004064071A2 (en) | 2004-07-29 |
| CN100390700C (zh) | 2008-05-28 |
| EP1588371A2 (en) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100390700C (zh) | 使用磁设置数据的防篡改封装和方法 | |
| KR100687071B1 (ko) | 집적 회로용 변조 방지 캡슐 | |
| JP6474056B2 (ja) | 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法 | |
| Wollinger et al. | How secure are FPGAs in cryptographic applications? | |
| JP2016105278A (ja) | 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード | |
| US7468664B2 (en) | Enclosure tamper detection and protection | |
| EP1576614B1 (en) | Tamper-resistant packaging and approach | |
| US20110123022A1 (en) | Random number generating device, random number generating method, and security chip | |
| CN114631093B (zh) | 具有安全存取密钥的半导体装置及相关联方法及系统 | |
| EP1576611B1 (en) | Tamper-resistant i.c. packaging and approach | |
| JP4909416B2 (ja) | セキュアな不揮発性メモリデバイス及び該メモリデバイス内のデータを保護する方法 | |
| JP2016105344A (ja) | 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード | |
| CN114631149B (zh) | 具有安全存取密钥的半导体装置及相关方法和系统 | |
| Xie et al. | A logic resistive memory chip for embedded key storage with physical security | |
| CN114641824A (zh) | 具有安全存取密钥的半导体装置及相关方法和系统 | |
| US7411814B2 (en) | Programmable magnetic memory device FP-MRAM | |
| Rangarajan et al. | Tamper-proof hardware from emerging technologies | |
| KR20050084333A (ko) | 자기 메모리 셀의 어레이, 집적 회로 및 외부 자기장 노출여부 표시 방법 | |
| US20070247182A1 (en) | Protection of security key information | |
| Khan | Assuring security and privacy of emerging non-volatile memories | |
| Biswas et al. | Security Assessment of Nonvolatile Memory Against Physical Probing | |
| CN117494120A (zh) | 存储器装置以及用于非易失性存储器的安全编程的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070720 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070720 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080528 Termination date: 20210114 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |