CN1722129A

CN1722129A - 双处理器系统

Info

Publication number: CN1722129A
Application number: CN 200410052824
Authority: CN
Inventors: 李永三; 冯革楠; 何代水
Original assignee: Inventec Appliances Shanghai Corp
Current assignee: Inventec Appliances Shanghai Corp
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-01-18

Abstract

本发明涉及一种双处理器系统，主要包括第一处理器、第二处理器、数据传输介面以及一指令传输介面。第一处理器与第二处理器分别具有第一存取存储器以及第二存取存储器，第一存取存储器适于储存一外部影音数据，而第二存取存储器适于储存由第一存取存储器所存取的数据。此外，数据传输介面与指令传输介面连接第一处理器与第二处理器，且第一与第二处理器之间可透过数据传输介面与指令传输介面来传输数据与指令。

Description

双处理器系统

技术领域

本发明是有关于一种处理器系统，且特别是有关于一种可增进传输效能的双处理器系统。

背景技术

有鉴于通讯事业以及数字科技的蓬勃发展，可随身携带或撷取影像的电子装置，例如移动电话(Mobile phone)、数字相机(Digital Camera)或数字摄影机(Digital Video camera)等装置已经成为新一代的流行商品。由于新一代的移动电话可运用在无线通讯、互联网的领域中，再加上结合影像撷取功能、全动态视讯串流、Java程序、游戏、蓝牙和其它更多功能的实现，因此带给人们在生活上的便利性以及移动通讯的趣味性，也成为时下最受欢迎的高科技电子产品。

在现今移动通讯的时代中，中央处理器(CPU)及晶片组(chipset)用来处理大量资讯的核心技术，当多媒体影音装置(例如相机、麦克风、光碟机、摄影机)撷取大量的音频、视讯或影像等讯号之后，音频和视讯讯号可透过中央处理器与晶片组进行编码与解码、压缩以及解压缩等功能，并将讯号以不同的方式传输、播放或显示于屏幕上，以达到数据处理的目的。然而，传统中央处理器在进行大量数据运算、传输时，中央处理器的系统资源(或存储器空间)全被庞大的数学运算作业所占用，且必需对数据传输进行全程监控，因而根本无法进行其他工作，因此双处理器的多工作业环境渐渐被采用，其中数字讯号处理器(DSP)的应用即为一例。数字讯号处理器(DSP)可协助中央处理器(CPU)处理大量的影音数据，特别是讯号处理领域，例如电信通讯、网络和高阶影像处理等运用。

此外，在双处理器的工作环境中，双处理器之间乃采用相同的介面规格来进行数据传输，常见的传输方式例如有串行式、并行式、通用串行总(USB)、直接存储器存取(Direct Memory Access，DMA)以及主机连接端介面(Host Port Interface，HPI)等方式。串行式是最常用的通讯方式，其通迅速度较慢，而USB连接端具有高速的传输速度，大大提升数据传输的效能。此外，DMA传输方式不仅传输速度快且不需要CPU监控或干涉，而各个厂家CPU内部均具有DMA控制器、DMA通道往往多达十个以上，透过DMA技术可将数据在内部存储器、外部存储器以及周边装置之间进行传输。另外，HPI传输方式是专用于CPU与另一CPU之间的通讯之用。

值得注意的是，上述传输方式虽然常使用于双处理器的系统中，但只局限于单一种传输方式。然而，面对未来更多元化、更复杂的多媒体资讯，已知双处理器之间将无可避免地采用多元化、即时性的同步处理的传输方式来对应，此乃本发明的研发重点。

发明内容

因此，本发明的目的就是在提供一种双处理器系统，适用于处理双处理器之间传输的数据，以具体实现多元化、即时性的数据处理。

为达本发明的上述目的，本发明提出一种双处理器系统，适于处理大量的音频讯号及/或影像讯号，该双处理器系统主要包括第一处理器、第二处理器、一数据传输介面以及一指令传输介面。第一处理器与第二处理器分别具有第一存取存储器以及第二存取存储器，第一存取存储器适于储存由一多媒体影音装置所撷取的数据，而第二存取存储器适于储存由第一存取存储器所存取的数据。此外，数据传输介面与指令传输介面连接第一处理器与第二处理器，而第一与第二处理器之间透过数据传输介面与指令传输介面来传输数据与指令。

依照本发明的较佳实施例所述，上述的第一处理器例如为中央处理器，用以执行程序、元件间协调沟通的工作，而第二处理器例如为音频讯号处理器、影像讯号处理器或数字讯号处理器，用以执行大量运算的讯号处理。

依照本发明的较佳实施例所述，上述的数据传输介面例如为通用串行总(USB)传输介面、直接存储器存取(DMA)介面或主机连接端介面(HPI)等。此外，指令传输介面例如为通用输入/输出(GPIO)介面或泛用非同步传送接收(UART)介面。

本发明因采用多种数据传输介面连接于第一与第二处理器之间，而不同的数据可透过不同的传输介面进行存取，以加快二处理器之间的传输效能，因此，在数据处理系统上，本发明可具体实现多元化、即时性的讯号处理，以应付未来更为复杂的多媒体资讯。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：

附图说明

图1绘示了本发明一较佳实施例的一种双处理器系统的示意图。

具体实施方式

请参考图1，其绘示了本发明一较佳实施例的一种双处理器系统的示意图。此双处理器系统100主要包括第一处理器110、第二处理器120、一数据传输介面130以及一指令传输介面140。第一处理器例110如为中央处理器(CPU)，其具有第一存取存储器112，而第一存取存储器112适于存取由一多媒体影音装置102(例如相机、麦克风、影音光碟机、摄影机、MP3)所撷取的数据，包括大量的音频、视讯或影像讯号等。此外，第一存取存储器112例如为一随机存取存储器(RandomAccess Memory，RAM)。另外，第一处理器110例如具有一指令暂存器(未绘示)，用以存取第一处理器110所发出的指令。

同样，请参考图1，第二处理器120例如为音频处理器、影像处理器或数位讯号处理器(DSP)，其具有第二存取存储器122，而第二存取存储器122适于储存由第一存取存储器112所存取的数据，包括大量的音频、视讯或影像讯号等。此外，第二存取存储器122例如为一随机存取存储器(RAM)。另外，第二处理器120例如具有一指令暂存器(未绘示)，用以存取第二处理器120所发出的指令。

在本实施例中，为避免第一处理器110的系统资源(或存储器空间)全被庞大的运算处理作业所占用，乃由第二处理器120来协助第一处理器110运算及处理大量的影音数据。其中，第一处理器110用以执行程式、并负责协调与控制各元件之间的传输协定，而第二处理器120则可执行大量运算的讯号处理，且第一及第二处理器110、120的内部还可具有多个DMA控制器(未绘示)以及多个DMA通道(未绘示)，透过DMA技术可将数据在内部存储器、外部存储器以及周边装置之间进行传输，而不需要第一处理器110监控或干涉。因此，第一处理器110不需对数据传输进行全程监控，同时又可进行其他协调工作，以提高其工作效能。

值得注意的是，在本实施例中，利用一数据传输介面130连接于第一与第二处理器110、120之间，其中数据传输介面130例如包括通用串行端总线(USB)传输介面、直接存储器存取(DMA)介面或主机连接端介面(HPI)或其他并行式、串行式的传输介面。此外，指令传输介面140连接于第一处理器110与第二处理器120之间，而指令传输介面140例如为泛用非同步传送接收(UART)介面或通用输入/输出(GPIO)介面。因此，第一处理器与第二处理器110、120之间可透过数据传输介面130与指令传输介面140来个别传输数据与指令，以增进传输效能。

在具体应用上，GPIO介面是处理器上可程式化的输入或输出的接脚，其透过软件可作为传输控制指令或信息的介面。当使用GPIO介面进行传输时，第一及第二处理器110、120的GPIO接脚先透过基板或主机板进行相关脚位的连接，并可设定第一处理器110的GPIO接脚为输入端，而第二处理器120的GPIO接脚为输出端，两者可透过中断或设置标志等机制进行沟通。当第二处理器120设为输出时，第二处理器120可以将信息写入其输出指令暂存器，而第一处理器110可透过读取其输入指令暂存器来获得此信息。同样的，当第一处理器110设为输出时，第一处理器110也可以透过上述的方式向第二处理器120发送信息，以交换信息。其中，信息由程序编辑人员自己定义，可以是数据、指令或通讯双方能够相互理解的一些信息。

此外，本实施例亦可利用UART介面作为处理器传输控制指令或信息的介面，而第一及第二处理器110、120的UART接脚可先透过基板或主机板进行相关脚位的连接，并可设定第一处理器110的UART接脚为传送端，而第二处理器120的UART接脚为接收端，并设置相关的暂存器，即可传送或接收信息。其中UART介面所传送的信息例如为指令(command)信息，而非大量的数据，如图像或视频等。

如图1所示，当多媒体影音装置102撷取的数据经过第一处理器110的DMA控制器存取，并储存至第一处理器110内部的第一存取存储器112时，由第二处理器120的DMA控制器将数据搬入第二处理器120的第二存取存储器122中，并进行大量的数据运算处理，例如影音数据的编码与解码、压缩以及解压缩等功能。之后，第二处理器120处理完数据后再透过DMA控制器将数据送到外部存储器142，例如是动态随机存储器(SDRAM)，最后再由第二处理器120的DMA控制器将数据送到显示器144或其他装置上，以显示数据或传送、播放数据等。在这数据传输过程中，第二处理器120的DMA控制器只有等到第一处理器110发出其DMA控制器完成一数据存入第一存取存储器112的指令才开始作动，这时就需要第一处理器110透过GPIO介面将完成一数据存入的信息告诉第二处理器120，并设定第一处理器110的GPIO接脚为输出端，而第二处理器120的GPIO接脚为输入端。

如果系统还需要从其他装置来撷取不同的讯号，并送入第二处理器120进行数据处理时，第一与第二处理器110、120之间可透过不同的DMA通道或数据传输介面来进行数据搬移，如上所述。同时，第一处理器110还可透过UART介面将完成数据存入的信息告诉第二处理器120。因此，第一与第二处理器110、120之间可透过多种数据、指令传输介面来达到多工数据处理的目的，以提高双处理器的工作效能。当然，本发明不限定使用在双处理器的数据处理系统中，亦可使用在多处理器的数据处理系统中。

由此可知，本发明所揭示的双处理器系统，适于处理大量的音频讯号、影像讯号或多媒体讯号，包含无线通讯、互联网或高阶影像处理等运用。此双处理器系统主要包括第一处理器、第二处理器、一数据传输介面以及一指令传输介面。第一处理器与第二处理器分别具有第一存取存储器以及第二存取存储器，第一存取存储器适于储存一外部影音数据，而第二存取存储器适于储存由第一存取存储器所存取的数据。此外，数据传输介面与指令传输介面连接第一处理器与第二处理器，而第一与第二处理器之间可透过数据传输介面与指令传输介面来各自传输数据与指令，以增进传输效能。因此，在数据处理系统上，不同的数据可透过不同的传输介面进行存取，而非单一传输介面，故本发明可具体实现多元化、即时性的讯号处理，以应付未来更为复杂的多媒体资讯。

虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种双处理器系统，至少包括：

第一处理器，具有第一存取存储器，适于储存由一多媒体影音装置所撷取的数据；

第二处理器，具有第二存取存储器，适于储存由该第一存取存储器所存取的数据；

一数据传输介面，连接该第一处理器与该第二处理器；以及

一指令传输介面，连接该第一处理器与该第二处理器，其中该第一处理器与该第二处理器之间透过该数据传输介面与该指令传输介面来传输数据与指令。

2.如权利要求1所述的双处理器系统，其特征在于，该第一处理器包括一中央处理器。

3.如权利要求1所述的双处理器系统，其特征在于，该第二处理器包括一音频讯号处理器。

4.如权利要求1所述的双处理器系统，其特征在于，该第二处理器包括一影像讯号处理器。

5.如权利要求1所述的双处理器系统，其特征在于，该第二处理器包括一数字讯号处理器。

6.如权利要求1所述的双处理器系统，其特征在于，该第一存取存储器包括一随机存取存储器，用以储存一音频数据、一影像数据或一多媒体数据。

7.如权利要求1所述的双处理器系统，其特征在于，该第一处理器还具有一指令暂存器，用以存取该第一处理器所发出的指令。

8.如权利要求1所述的双处理器系统，其特征在于，该第二存取存储器包括一随机存取存储器，用以储存一音频数据、一影像数据或一多媒体数据。

9.如权利要求1所述的双处理器系统，其特征在于，该第二处理器还具有一指令暂存器，用以存取该第二处理器所发出的指令。

10.如权利要求1所述的双处理器系统，其特征在于，该数据传输介面包括通用串行端总线传输介面。

11.如权利要求1所述的双处理器系统，其特征在于，该数据传输介面包括直接存储器存取介面。

12.如权利要求1所述的双处理器系统，其特征在于，该数据传输介面包括主机连接端介面。

13.如权利要求1所述的双处理器系统，其特征在于，该指令传输介面包括通用输入/输出介面。

14.如权利要求1所述的双处理器系统，其特征在于，该指令传输介面包括泛用非同步传送接收介面。

15.如权利要求1所述的双处理器系统，其特征在于，还包括一动态随机存储器，连接该第二处理器。