JP6974270B2 - 知能型高帯域幅メモリシステム及びそのための論理ダイ - Google Patents
知能型高帯域幅メモリシステム及びそのための論理ダイ Download PDFInfo
- Publication number
- JP6974270B2 JP6974270B2 JP2018139930A JP2018139930A JP6974270B2 JP 6974270 B2 JP6974270 B2 JP 6974270B2 JP 2018139930 A JP2018139930 A JP 2018139930A JP 2018139930 A JP2018139930 A JP 2018139930A JP 6974270 B2 JP6974270 B2 JP 6974270B2
- Authority
- JP
- Japan
- Prior art keywords
- hbm
- host
- logic
- intelligent
- logic die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1008—Correctness of operation, e.g. memory ordering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1056—Simplification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/602—Details relating to cache prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Biomedical Technology (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Biophysics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Advance Control (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
一部の実施形態において、コマンド出力論理部645は、コマンドを出力する。オフロード処理論理部610は、出力されたコマンドに応答してオフロード処理演算を実行する。オフロード処理論理部610は、演算論理ユニット(ALU)655、浮動小数点ユニット(FPU)660、固定論理670、又は再設定可能な論理665の少なくとも1つを含む。一部の実施形態において、オフロード処理論理部610は、HBM2モジュールスタック630に格納されたデータに応じてオフロード処理演算を実行する。また、コアアーキテクチャ605は、有限状態機械(Finite State Machine:FSM)650を含む。
105 論理ダイ
110 HBM2モジュール
115 ホスト
120 知能型HBMスタック
205 インタポーザ
210 パッケージ基板
300 ブロック図
305 人工知能アプリケーション
310 CUDA
315 GPU命令集合アーキテクチャ
320、420 GPU
325 ライブラリ
330 メモリISA
335 ライブラリ関数呼び出し部
340、345 アーキテクチャ
400、500 システム
405 CPU
410 DRAMバッファ
415 PCI−Eインタフェース
502 図面
510 カーネル
605 コアアーキテクチャ
610 オフロード処理論理部
615 ホストマネージャ
620 SRAMコントローラ
625 HBMコントローラ
630 HBM2モジュールスタック
635 SRAM
640 コマンド復号論理部
645 コマンド出力論理部
650 有限状態機械
655 演算論理ユニット
660 浮動小数点ユニット
665 再設定可能な論理
670 固定論理
675 インタフェース物理層
680 ホストキューマネージャ
685 プリフェッチエンジン
690 キャッシュコントローラ
695 エラー訂正コード論理部
698、745 メモリコントローラ
700 コンピューティングシステム
705 システムバス
710 クロック
715 ランダムアクセスメモリ及び/若しくはフラッシュメモリ
720 ユーザーインタフェース
725 モデム
735 自動試験装置
740 バッテリー
Claims (23)
- 中央処理装置(CPU)、グラフィック処理装置(GPU)、注文型集積回路(ASIC)、又はフィールドプログラマブルゲートアレイ(FPGA)の少なくとも1つを含むホストと、
積層された複数の高帯域幅メモリ(HBM)モジュール及び前記複数のHBMモジュールの下方に配置された論理ダイを有する知能型HBMスタックと、を含み、
前記論理ダイは、
前記複数のHBMモジュールとインタフェースするメモリコントローラを含むHBMコントローラと、
前記ホストから処理演算をオフロードするオフロード処理論理部と、を含み、
前記オフロード処理論理部は、前記オフロードされた処理演算を開始すべきことを指示する前記ホストによって設定された第1フラグを受信し、
前記オフロード処理論理部は、前記第1フラグに応答して前記HBMコントローラを使用して前記オフロードされた処理演算を実行し、
前記HBMコントローラは、前記オフロードされた処理演算が終了したことを指示する第2フラグを設定することを特徴とする知能型高帯域幅メモリシステム。
- 前記論理ダイは、前記ホストから処理演算をオフロードすることを特徴とする請求項1に記載の知能型高帯域幅メモリシステム。
- 前記ホスト及び前記論理ダイに連結されたインタポーザをさらに有することを特徴とする請求項1に記載の知能型高帯域幅メモリシステム。
- 前記インタポーザに連結された基板をさらに有することを特徴とする請求項3に記載の知能型高帯域幅メモリシステム。
- 前記複数のHBMモジュールは、前記論理ダイと通信可能に連結され、前記論理ダイは、前記ホストと通信可能に連結されることを特徴とする請求項4に記載の知能型高帯域幅メモリシステム。
- 前記知能型HBMスタックは、第1知能型HBMスタックと呼ばれ、
前記複数のHBMモジュールは、第1の複数のHBMモジュールと呼ばれ、
前記論理ダイは、第1論理ダイと呼ばれ、
前記知能型高帯域幅メモリシステムは、さらに、積層された第2の複数のHBMモジュールと、前記第2の複数のHBMモジュールの下方に配置された第2論理ダイと、を有する第2知能型HBMスタックを含むことを特徴とする請求項1に記載の知能型高帯域幅メモリシステム。 - 前記第1論理ダイ及び前記第2論理ダイは、各々前記ホストから処理演算をオフロードし、
前記第1の複数のHBMモジュールは、前記第1論理ダイに通信可能に連結され、前記第1論理ダイは、前記ホストに通信可能に連結され、
前記第2の複数のHBMモジュールは、前記第2論理ダイに通信可能に連結され、前記第2論理ダイは、前記ホストに通信可能に連結され、
前記知能型高帯域幅メモリシステムは、さらに、前記ホストと前記第1論理ダイ及び前記第2論理ダイとに連結されたインタポーザと、
前記インタポーザに連結された基板と、を有することを特徴とする請求項6に記載の知能型高帯域幅メモリシステム。 - メモリをさらに含み、
前記論理ダイは、
インタフェース物理層(PHY)とホストキューマネージャとを有し、前記インタフェース物理層(PHY)を介して前記ホストとインタフェースし、前記ホストから受信した情報をキューイングするホストマネージャと、
プリフェッチエンジンとキャッシュコントローラとを有し、前記プリフェッチエンジン及び前記キャッシュコントローラを介して前記メモリとインタフェースするメモリコントローラと、をさらに含むことを特徴とする請求項1に記載の知能型高帯域幅メモリシステム。 - 前記オフロード処理論理部は、
前記ホストマネージャを介して前記ホストから前記オフロードされた処理演算に関する情報を受信し、
前記オフロードされた処理演算に関する前記受信した情報に応じて前記オフロードされた処理演算を実行することを特徴とする請求項8に記載の知能型高帯域幅メモリシステム。 - 前記受信した情報は、コマンドを含むことを特徴とする請求項9に記載の知能型高帯域幅メモリシステム。
- 前記論理ダイは、前記ホストから受信した前記コマンドを復号するコマンド復号論理部をさらに有することを特徴とする請求項10に記載の知能型高帯域幅メモリシステム。
- 前記論理ダイは、前記復号されたコマンドを出力するコマンド出力論理部をさらに含み、
前記オフロード処理論理部は、前記コマンド出力論理部から出力されたコマンドに応答して前記オフロードされた処理演算を実行することを特徴とする請求項11に記載の知能型高帯域幅メモリシステム。
- 前記オフロード処理論理部は、演算論理ユニット(ALU)、浮動小数点ユニット(FPU)、固定論理、又は再設定可能な論理の少なくとも1つを含むことを特徴とする請求項8に記載の知能型高帯域幅メモリシステム。
- 前記オフロード処理論理部は、前記複数のHBMモジュールに格納されたデータに応じて前記オフロードされた処理演算を実行することを特徴とする請求項8に記載の知能型高帯域幅メモリシステム。
- 前記メモリコントローラは、SRAMコントローラであり、
前記メモリは、SRAMであることを特徴とする請求項8に記載の知能型高帯域幅メモリシステム。 - インタフェース物理層(PHY)とホストキューマネージャとを含み、前記インタフェース物理層(PHY)を介してホストとインタフェースし、前記ホストから受信した情報をキューイングするホストマネージャと、
プリフェッチエンジンとキャッシュコントローラとを含み、前記プリフェッチエンジン及び前記キャッシュコントローラを介してメモリとインタフェースするメモリコントローラと、
高帯域幅メモリ(HBM)モジュールスタックとインタフェースするメモリコントローラを含む高帯域幅メモリ(HBM)コントローラと、
前記ホストから処理演算をオフロードするオフロード処理論理部と、を含み、
前記受信した情報は、処理を開始すべきことを指示する前記ホストによって設定された第1フラグを含み、
前記オフロード処理論理部は、前記第1フラグに応答して前記HBMコントローラを使用して前記処理演算を実行し、
前記HBMコントローラは、前記処理演算が終了したことを指示する第2フラグを設定することを特徴とする論理ダイ。
- 前記オフロード処理論理部は、
前記ホストマネージャを介して前記ホストから前記オフロードされた処理演算に関する情報を受信し、
前記オフロードされた処理演算に関する前記受信した情報に応じて前記オフロードされた処理演算を実行することを特徴とする請求項16に記載の論理ダイ。 - 前記受信した情報は、コマンドを含むことを特徴とする請求項16に記載の論理ダイ。
- 前記ホストから受信した前記コマンドを復号するコマンド復号論理部をさらに含むことを特徴とする請求項18に記載の論理ダイ。
- 前記復号されたコマンドを出力するコマンド出力論理部をさらに含み、
前記オフロード処理論理部は、前記コマンド出力論理部から出力されたコマンドに応答して前記オフロードされた処理演算を実行することを特徴とする請求項19に記載の論理ダイ。
- 前記オフロード処理論理部は、演算論理ユニット(ALU)、浮動小数点ユニット(FPU)、固定論理、又は再設定可能な論理の少なくとも1つを含むことを特徴とする請求項19に記載の論理ダイ。
- 前記オフロード処理論理部は、前記HBMモジュールスタックに格納されたデータに応じて前記オフロードされた処理演算を実行することを特徴とする請求項19に記載の論理ダイ。
- 前記メモリコントローラは、SRAMコントローラであり、
前記メモリは、SRAMであることを特徴とする請求項16に記載の論理ダイ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762543918P | 2017-08-10 | 2017-08-10 | |
US62/543918 | 2017-08-10 | ||
US15/796743 | 2017-10-27 | ||
US15/796,743 US10545860B2 (en) | 2017-08-10 | 2017-10-27 | Intelligent high bandwidth memory appliance |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019036298A JP2019036298A (ja) | 2019-03-07 |
JP2019036298A5 JP2019036298A5 (ja) | 2021-08-12 |
JP6974270B2 true JP6974270B2 (ja) | 2021-12-01 |
Family
ID=65275225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018139930A Active JP6974270B2 (ja) | 2017-08-10 | 2018-07-26 | 知能型高帯域幅メモリシステム及びそのための論理ダイ |
Country Status (5)
Country | Link |
---|---|
US (1) | US10545860B2 (ja) |
JP (1) | JP6974270B2 (ja) |
KR (1) | KR102368970B1 (ja) |
CN (1) | CN109388595B (ja) |
TW (1) | TWI746878B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997232B2 (en) * | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
GB2553102B (en) * | 2016-08-19 | 2020-05-20 | Advanced Risc Mach Ltd | A memory unit and method of operation of a memory unit to handle operation requests |
US11301412B2 (en) * | 2017-12-22 | 2022-04-12 | Intel Corporation | Scaling interface architecture between memory and programmable logic |
US10770129B2 (en) * | 2018-08-21 | 2020-09-08 | Intel Corporation | Pseudo-channeled DRAM |
US11204819B2 (en) * | 2018-12-21 | 2021-12-21 | Samsung Electronics Co., Ltd. | System and method for offloading application functions to a device |
US10642946B2 (en) * | 2018-12-28 | 2020-05-05 | Intel Corporation | Modular periphery tile for integrated circuit device |
CN113396401A (zh) | 2019-03-15 | 2021-09-14 | 英特尔公司 | 多贴片存储器管理 |
US10915451B2 (en) * | 2019-05-10 | 2021-02-09 | Samsung Electronics Co., Ltd. | Bandwidth boosted stacked memory |
CN112151526A (zh) * | 2019-06-28 | 2020-12-29 | 西部数据技术公司 | 包括高速异质集成控制器和高速缓存的半导体设备 |
US11211378B2 (en) * | 2019-07-18 | 2021-12-28 | International Business Machines Corporation | Heterogeneous integration structure for artificial intelligence computing |
US20210150313A1 (en) * | 2019-11-15 | 2021-05-20 | Samsung Electronics Co., Ltd. | Electronic device and method for inference binary and ternary neural networks |
KR20220032366A (ko) | 2020-09-07 | 2022-03-15 | 삼성전자주식회사 | 가변적인 모드 설정을 수행하는 메모리 장치 및 그 동작방법 |
US20230326905A1 (en) * | 2020-09-17 | 2023-10-12 | Alibaba Group Holding Limited | Three-dimensional stacked processing systems |
US11238940B1 (en) | 2020-11-19 | 2022-02-01 | Micron Technology, Inc. | Initialization techniques for memory devices |
KR102430982B1 (ko) * | 2021-06-10 | 2022-08-11 | 삼성전자주식회사 | 프로세싱부를 포함하는 이종 메모리 시스템을 억세스하는 데이터 처리 시스템 및 방법 |
CN115469800A (zh) | 2021-06-10 | 2022-12-13 | 三星电子株式会社 | 数据处理系统以及用于访问异构存储器系统的方法 |
CN113760796B (zh) * | 2021-09-01 | 2023-12-22 | 山东华芯半导体有限公司 | 一种基于hbm缓存的ssd固态盘 |
US20230077933A1 (en) * | 2021-09-14 | 2023-03-16 | Advanced Micro Devices, Inc. | Supporting processing-in-memory execution in a multiprocessing environment |
CN114709205B (zh) * | 2022-06-02 | 2022-09-09 | 西安紫光国芯半导体有限公司 | 一种三维堆叠芯片及其数据处理方法 |
CN117673013A (zh) * | 2022-08-10 | 2024-03-08 | 长鑫存储技术有限公司 | 半导体结构和半导体结构的制造方法 |
CN115394768A (zh) * | 2022-09-06 | 2022-11-25 | 华进半导体封装先导技术研发中心有限公司 | 一种多层高带宽存储器及其制造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5331427B2 (ja) * | 2008-09-29 | 2013-10-30 | 株式会社日立製作所 | 半導体装置 |
US20100174858A1 (en) * | 2009-01-05 | 2010-07-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extra high bandwidth memory die stack |
WO2011116454A1 (en) * | 2010-03-22 | 2011-09-29 | Mosaid Technologies Incorporated | Composite semiconductor memory device with error correction |
US20130073755A1 (en) * | 2011-09-20 | 2013-03-21 | Advanced Micro Devices, Inc. | Device protocol translator for connection of external devices to a processing unit package |
US9627357B2 (en) * | 2011-12-02 | 2017-04-18 | Intel Corporation | Stacked memory allowing variance in device interconnects |
JP6014907B2 (ja) * | 2011-12-22 | 2016-10-26 | インテル・コーポレーション | ウィンドウインタポーザを有する3d集積回路パッケージ |
US20140040532A1 (en) * | 2012-08-06 | 2014-02-06 | Advanced Micro Devices, Inc. | Stacked memory device with helper processor |
US8922243B2 (en) * | 2012-12-23 | 2014-12-30 | Advanced Micro Devices, Inc. | Die-stacked memory device with reconfigurable logic |
US8737108B2 (en) * | 2012-09-25 | 2014-05-27 | Intel Corporation | 3D memory configurable for performance and power |
KR20140131623A (ko) * | 2013-05-06 | 2014-11-14 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20140147218A (ko) * | 2013-06-19 | 2014-12-30 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이를 포함하는 시스템 |
US20150106574A1 (en) * | 2013-10-15 | 2015-04-16 | Advanced Micro Devices, Inc. | Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits |
US9535831B2 (en) * | 2014-01-10 | 2017-01-03 | Advanced Micro Devices, Inc. | Page migration in a 3D stacked hybrid memory |
US20160188519A1 (en) * | 2014-12-27 | 2016-06-30 | Intel Corporation | Method, apparatus, system for embedded stream lanes in a high-performance interconnect |
US9698790B2 (en) * | 2015-06-26 | 2017-07-04 | Advanced Micro Devices, Inc. | Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces |
KR102275812B1 (ko) * | 2015-09-04 | 2021-07-14 | 삼성전자주식회사 | 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치 |
WO2017094092A1 (ja) * | 2015-11-30 | 2017-06-08 | 株式会社PEZY Computing | ダイ及びパッケージ |
US11397687B2 (en) * | 2017-01-25 | 2022-07-26 | Samsung Electronics Co., Ltd. | Flash-integrated high bandwidth memory appliance |
JP6815277B2 (ja) * | 2017-05-24 | 2021-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
-
2017
- 2017-10-27 US US15/796,743 patent/US10545860B2/en active Active
-
2018
- 2018-06-07 KR KR1020180065482A patent/KR102368970B1/ko active IP Right Grant
- 2018-07-26 JP JP2018139930A patent/JP6974270B2/ja active Active
- 2018-08-09 CN CN201810903592.6A patent/CN109388595B/zh active Active
- 2018-08-09 TW TW107127706A patent/TWI746878B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20190017639A (ko) | 2019-02-20 |
CN109388595B (zh) | 2023-12-01 |
KR102368970B1 (ko) | 2022-03-02 |
JP2019036298A (ja) | 2019-03-07 |
CN109388595A (zh) | 2019-02-26 |
TWI746878B (zh) | 2021-11-21 |
US10545860B2 (en) | 2020-01-28 |
US20190050325A1 (en) | 2019-02-14 |
TW201918883A (zh) | 2019-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6974270B2 (ja) | 知能型高帯域幅メモリシステム及びそのための論理ダイ | |
US10540584B2 (en) | Queue management for direct memory access | |
US10916252B2 (en) | Accelerated data transfer for latency reduction and real-time processing | |
WO2020046643A1 (en) | Method and system for performing parallel computation | |
US20220391781A1 (en) | Architecture-agnostic federated learning system | |
CN117631974A (zh) | 跨越基于存储器的通信队列的多信道接口的存取请求重新排序 | |
WO2023124304A1 (zh) | 芯片的缓存系统、数据处理方法、设备、存储介质及芯片 | |
US11500802B1 (en) | Data replication for accelerator | |
US11550736B1 (en) | Tensorized direct memory access descriptors | |
CN115563053A (zh) | 高性能片上内存控制器及其执行的方法 | |
Hou et al. | An FPGA-based multi-core system for synthetic aperture radar data processing | |
US11392377B2 (en) | System-on-chip, data processing method thereof, and neural network device | |
CN111382852B (zh) | 数据处理装置、方法、芯片及电子设备 | |
DE112020007283T5 (de) | Dockingboard für eine Multiformat-Grafikverarbeitungseinheit | |
CN102999393B (zh) | 一种数据传输的方法、装置及电子设备 | |
US11907144B1 (en) | Early semaphore update | |
US11983128B1 (en) | Multidimensional and multiblock tensorized direct memory access descriptors | |
US20240201990A1 (en) | Fused Data Generation and Associated Communication | |
US11748253B1 (en) | Address generation for page collision prevention in memory regions | |
US20240069800A1 (en) | Host-preferred memory operation | |
US11789859B1 (en) | Address generation for page collision prevention | |
CN114399034B (zh) | 用于直接存储器访问装置的数据搬运方法 | |
WO2022088171A1 (en) | Neural processing unit synchronization systems and methods | |
US20230379746A1 (en) | Deep learning-based wireless communication synchronization structures | |
US20230068168A1 (en) | Neural network transpose layer removal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210702 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6974270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |