WO2021238407A1 - 芯片及电子设备 - Google Patents

芯片及电子设备 Download PDF

Info

Publication number
WO2021238407A1
WO2021238407A1 PCT/CN2021/085130 CN2021085130W WO2021238407A1 WO 2021238407 A1 WO2021238407 A1 WO 2021238407A1 CN 2021085130 W CN2021085130 W CN 2021085130W WO 2021238407 A1 WO2021238407 A1 WO 2021238407A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
chip
processor
operating system
code
Prior art date
Application number
PCT/CN2021/085130
Other languages
English (en)
French (fr)
Inventor
王涛
王文东
Original Assignee
Oppo广东移动通信有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oppo广东移动通信有限公司 filed Critical Oppo广东移动通信有限公司
Publication of WO2021238407A1 publication Critical patent/WO2021238407A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Definitions

  • This application relates to the field of electronic technology, in particular to a chip and electronic equipment.
  • a main chip In electronic devices such as smart phones, a main chip is usually provided, and the main chip is used to process the data of the electronic device and to monitor the electronic device as a whole.
  • electronic devices are usually provided with chips that perform special functions, such as image pre-processing chips.
  • the image pre-processing chip can be used to perform pre-processing on the photographing process or the image data obtained from the photographing, such as back-lighting photographing, high-dynamic range image (High-Dynamic Range, HDR) photographing, etc. for pre-processing.
  • the embodiments of the present application provide a chip and an electronic device, which can speed up the startup speed of the operating system of the chip.
  • an embodiment of the present application provides a chip, including:
  • a second memory the read and write speed of the second memory is lower than the read and write speed of the first memory
  • an embodiment of the present application also provides a chip, including:
  • the processor is electrically connected to the first memory, and the processor is configured to load at least part of the code of the operating system into the first memory to run when the chip is started, and perform operations on the second memory at the same time. Initialize, and after the initialization of the second memory is completed, transfer the part of the code from the first memory to the second memory to run, wherein the operating system is the operating system of the chip, and the The second memory is an external memory, the processor is electrically connected to the second memory, and the read and write speed of the second memory is lower than the read and write speed of the first memory.
  • an embodiment of the present application also provides an electronic device, including:
  • the main chip is electrically connected to the chip, and the main chip is configured to: receive an interrupt signal sent by the chip, and process the interrupt signal; wherein,
  • the chip includes:
  • a second memory the read and write speed of the second memory is lower than the read and write speed of the first memory
  • the chip includes:
  • the processor is electrically connected to the first memory, and the processor is configured to load at least part of the code of the operating system into the first memory to run when the chip is started, and perform operations on the second memory at the same time. Initialize, and after the initialization of the second memory is completed, transfer the part of the code from the first memory to the second memory to run, wherein the operating system is the operating system of the chip, and the The second memory is an external memory, the processor is electrically connected to the second memory, and the read and write speed of the second memory is lower than the read and write speed of the first memory.
  • FIG. 1 is a schematic diagram of the first structure of an electronic device provided by an embodiment of this application.
  • FIG. 2 is a schematic diagram of the first structure of a chip provided by an embodiment of the application.
  • FIG. 3 is a schematic diagram of a second structure of a chip provided by an embodiment of the application.
  • FIG. 4 is a schematic diagram of a second structure of an electronic device provided by an embodiment of the application.
  • FIG. 5 is a schematic diagram of a third structure of an electronic device provided by an embodiment of the application.
  • FIG. 6 is a schematic diagram of a fourth structure of an electronic device provided by an embodiment of the application.
  • FIG. 7 is a schematic diagram of interaction between a chip and a main chip in an electronic device provided by an embodiment of the application.
  • FIG. 8 is a schematic diagram of a third structure of a chip provided by an embodiment of the application.
  • FIG. 9 is a schematic diagram of a fourth structure of a chip provided by an embodiment of the application.
  • FIG. 10 is a schematic diagram of a fifth structure of an electronic device provided by an embodiment of the application.
  • FIG. 11 is a schematic diagram of a sixth structure of an electronic device provided by an embodiment of the application.
  • An embodiment of the application provides an electronic device.
  • the electronic device can be a smart phone, a tablet computer, etc., or a game device, AR (Augmented Reality) device, automobile device, data storage device, audio playback device, video playback device, notebook computer, desktop computing Equipment, etc.
  • AR Augmented Reality
  • FIG. 1 is a schematic diagram of a first structure of an electronic device 100 according to an embodiment of the application.
  • the electronic device 100 includes a display screen 11, a housing 12, a circuit board 13 and a battery 14.
  • the display screen 11 is arranged on the housing 12 to form a display surface of the electronic device 100 for displaying information such as images and texts.
  • the display screen 11 may include a liquid crystal display (Liquid Crystal Display, LCD) or an Organic Light-Emitting Diode (OLED) display screen.
  • a cover plate may also be provided on the display screen 11 to protect the display screen 11 from being scratched or damaged by water.
  • the cover plate may be a transparent glass cover plate, so that the user can observe the content displayed on the display screen 11 through the cover plate.
  • the cover plate may be a glass cover plate made of sapphire.
  • the housing 12 is used to form the outer contour of the electronic device 100 so as to accommodate the electronic devices and functional components of the electronic device 100, while sealing and protecting the electronic devices and functional components inside the electronic device.
  • all functional components of the camera, circuit board, and vibration motor of the electronic device 100 can be arranged inside the housing 12.
  • the circuit board 13 is arranged inside the casing 12.
  • the circuit board 13 may be the main board of the electronic device 100.
  • the circuit board 13 may be integrated with one or more of functional components such as a camera, an earphone interface, an acceleration sensor, a gyroscope, and a motor.
  • the battery 14 is provided inside the housing 12. Wherein, the battery 14 is electrically connected to the circuit board 13 and the display screen 11 to realize the battery 14 to supply power to the electronic device 100. It can be understood that a power management circuit may be provided on the circuit board 13. The power management circuit is used to distribute the voltage provided by the battery 14 to various electronic devices in the electronic device 100.
  • a chip is integrated on the circuit board 13.
  • the chip can be used to perform preset functions.
  • the chip can be used for image pre-processing, such as back-lighting photography, high-dynamic range image (High-Dynamic Range, HDR) photography, and so on.
  • the chip can also be used to process audio data, such as encrypting/decrypting audio data.
  • FIG. 2 is a schematic diagram of a first structure of a chip 20 provided by an embodiment of the application.
  • the chip 20 includes a first memory 21, a second memory 22, a processor 23 and a system bus 24.
  • Both the first memory 21 and the second memory 22 can be used to store data, such as storing image data, system data, and so on. Wherein, the read and write speed of the second memory 22 is lower than the read and write speed of the first memory 21.
  • the storage space of the first memory 21 can be set to be smaller, and the storage space of the second memory 22 can be set to be larger, that is, the storage space of the first memory 21 is smaller than that of the first memory 21.
  • the storage space of the second memory 22 is described.
  • the first memory 21 is a static random access memory (Static Random Access Memory, SRAM), and the second memory 22 is a double-rate synchronous dynamic random access memory (Double Data Rate SDRAM, DDR).
  • SRAM Static Random Access Memory
  • DDR Double Data Rate SDRAM
  • the first memory 21 does not need to be initialized to store data, and the second memory 22 needs to be initialized to store data.
  • the processor 23 is electrically connected to the first memory 21 and the second memory 22.
  • the processor 23 can be used for data processing.
  • the processor 23 may be, for example, an image signal processor (Image Signal Processing, ISP), a neural network processor (Neural-network Processing Unit, NPU), or a digital signal processor (Digital Signal Processing, DSP). And other types of processors.
  • ISP can be used to perform dead pixel removal, stats statistics, linearization and other processing on image data.
  • the NPU can be used to enhance image data, and it can run artificial intelligence training network processing image algorithms to improve image quality while improving the efficiency of processing image data.
  • DSP can be used to process image data with a small amount of calculation.
  • DSP can also be used to assist ISP and NPU in data processing.
  • the first memory 21, the second memory 22, and the processor 23 may be electrically connected to the system bus 24, respectively, to implement the first memory 21, the second memory 22, and the processor. 23 electrical signal transmission between.
  • the chip 20 has an operating system.
  • the operating system may be, for example, a real-time operating system (RTOS).
  • RTOS real-time operating system
  • the chip 20 After the chip 20 is powered on and started, it first runs an operating system.
  • the operating system can monitor and allocate the resources of the chip 20.
  • the operating system is used to run application programs, and the application programs are used to implement preset functions.
  • the application program may be an image processing application, and the image processing application is used to process image data.
  • the application program may be an audio processing application, and the audio processing application is used to process audio data.
  • the processor 23 is configured to load at least part of the code of the operating system into the first memory 21 to run when the chip 20 is started, and at the same time initialize the second memory 22, and execute After the initialization of the second memory 22 is completed, the part of the code is transferred from the first memory 21 to the second memory 22 for operation.
  • the operating system is the operating system of the chip 20.
  • the electronic device 100 controls the chip 20 to be powered on, the chip 20 starts to start, and the processor 23 can perform the above operations at this time.
  • the storage space required by the part of the code loaded into the first memory 21 by the processor 23 is smaller than the storage space of the first memory 21.
  • the processor 23 may load codes corresponding to 10 instructions initially run by the operating system into the first memory 21 to run.
  • the processor 23 In another startup mode of the chip 20, when the chip 20 is started, the processor 23 first initializes the second memory 22, and after the initialization of the second memory 22 is completed, the processor 23 transfers all codes of the operating system of the chip 20 Loaded into the second memory to run, thereby starting the operating system. Since the processor 23 cannot run the operating system when initializing the second memory 22, it can only wait for the initialization of the second memory 22 to be completed before starting to run the operating system, which results in a slow startup speed of the chip 20.
  • the processor 23 when the chip 20 is started, the processor 23 first loads at least part of the code of the operating system into the first memory 21 to run, and at the same time initializes the second memory 22, and stores it in the second memory. 22 After the initialization is completed, part of the code stored in the first memory 21 is transferred to the second memory 22 for operation. Therefore, the operation of the operating system and the initialization of the second memory 22 can be performed at the same time, without waiting for the initialization of the second memory 22 to be completed before starting to run the operating system, so that the startup speed of the operating system of the chip 20 can be accelerated.
  • the at least part of the code may be All codes of the operating system. That is, when the chip 20 is started, the processor 23 loads all the codes of the operating system into the first memory 21 to run, and at the same time initializes the second memory 22, and after the initialization of the second memory 22 is completed, All codes of the operating system stored in the first memory 21 are transferred to the second memory 22 for operation.
  • the processor 23 when part of the code loaded into the first memory 21 is less than the entire code of the operating system, the processor 23 replaces the part of the code of the operating system from the first memory 21. After a memory 21 is transferred to the second memory 22 to run, the remaining code of the operating system can be loaded into the second memory 22 to run, so that the complete operating system code can be run to start the operating system . Wherein, the remaining code is the code in the complete code of the operating system except for the part of the code loaded into the first memory 21 to run.
  • FIG. 3 is a schematic diagram of the second structure of the chip 20 provided by an embodiment of the application.
  • the second memory 22 may not be included in the chip 20.
  • the second memory 22 is electrically connected to the processor 23 of the chip 20.
  • the second memory 22 may be a memory of the electronic device 100, for example, may be a memory of a main chip of the electronic device 100, or may also be a memory independent of the chip 20 and the main chip.
  • the processor 23 can also be configured to load at least part of the code of the operating system into the first memory 21 to run when the chip 20 is started, and to perform the operation on the second memory at the same time.
  • the memory 22 is initialized, and after the initialization of the second memory 22 is completed, part of the code is transferred from the first memory 21 to the second memory 22 to run, where the operating system is the operating system of the chip 20, and the reading and writing of the second memory 22 The speed is lower than the reading and writing speed of the first memory 21.
  • the processor 23 when at least part of the code of the operating system is loaded into the first memory 21 to run: the processor 23 is configured to send a first interrupt signal to the main chip, and the main chip and the chip 20 are electrically connected to each other.
  • the first memory 21 is configured to: store at least part of the code of the operating system input by the main chip; the processor 23 is also configured to: run the part of the code stored in the first memory 21.
  • the processor 23 has a built-in direct storage access controller, and the direct storage access controller is configured to: after the initialization of the second memory 22 is completed, part of the code is transferred from the first memory 21 to In the second memory 22.
  • FIG. 4 is a schematic diagram of a second structure of the electronic device 100 provided by an embodiment of this application
  • FIG. 5 is a schematic diagram of a third structure of the electronic device 100 provided by an embodiment of this application.
  • the electronic device 100 includes the aforementioned chip 20 and the main chip 30.
  • the chip 20 may include a first memory 21, a second memory 22, and a processor 23.
  • the read and write speed of the second memory 22 is lower than the read and write speed of the first memory 21;
  • the two memories 22 are electrically connected, and the processor 23 is configured to load at least part of the code of the operating system into the first memory 21 to run when the chip 20 is started, and at the same time initialize the second memory 22 and store it in the second memory 22 After the initialization is completed, part of the code is transferred from the first memory 21 to the second memory 22 to run, where the operating system is the operating system of the chip 20.
  • the chip 20 may include a first memory 21 and a processor 23, the processor 23 is electrically connected to the first memory 21, and the processor 23 is configured to load at least part of the code of the operating system into the first memory when the chip 20 is started. Run in the memory 21 and initialize the second memory 22 at the same time, and after the initialization of the second memory 22 is completed, part of the code is transferred from the first memory 21 to the second memory 22 to run, where the operating system is the operation of the chip 20
  • the second memory 22 is an external memory
  • the processor 23 is electrically connected to the second memory 22, and the read and write speed of the second memory 22 is lower than the read and write speed of the first memory 21.
  • the main chip 30 may also be integrated on the circuit board 13 of the electronic device 100.
  • the main chip 30 may be used to run the operating system of the electronic device 100, such as running Android, IOS and other systems, so as to realize the overall monitoring of the electronic device 100 and to allocate and schedule the resources of the electronic device 100.
  • the chip 20 is electrically connected to the main chip 30 so that the main chip 30 can interact with the chip 20.
  • the main chip 30 can control the startup process of the chip 20.
  • the chip 20 may send an interrupt signal to the main chip 30, and the main chip 30 receives the interrupt signal and processes the interrupt signal, so as to realize the interaction with the chip 20.
  • FIG. 6 is a schematic diagram of a fourth structure of the electronic device 100 according to an embodiment of the application.
  • the chip 20 also includes an interconnection bus interface 25.
  • the interconnection bus interface 25 is electrically connected to the system bus 24, so as to realize electrical signal transmission between the interconnection bus interface 25 and the first memory 21, the second memory 22, and the processor 23.
  • the interconnection bus interface 25 is used to realize the electrical connection between the chip 20 and the main chip 30.
  • the main chip 30 includes a memory 31, an application processor 32, a system bus 33 and an interconnection bus interface 34.
  • the memory 31 is used to store various data of the electronic device 100. For example, it can be used to store the interaction data between the chip 20 and the main chip 30, can be used to store the operating system of the electronic device 100, can be used to store instructions corresponding to a computer program, and can also be used to store data such as image data, Audio data, etc.
  • the main memory of the electronic device 100 the memory 31 is continuously running when the electronic device 100 is powered on. Therefore, the memory 31 can also be used to store the operation of the chip 20. system.
  • the application processor 32 can be used as the control center and computing center of the electronic device 100. It uses various interfaces and lines to connect various parts of the electronic device 100, and executes by running or calling the computer programs and data stored in the memory 31. Various functions of the electronic device 100 and data processing are performed to realize the overall monitoring and scheduling of the electronic device 100.
  • the memory 31 and the application processor 32 may be respectively electrically connected to the system bus 33 to implement electrical signal transmission between the memory 31 and the application processor 32.
  • the application processor 32 may call the computer program and data stored in the memory 31 through the system bus 33.
  • the interconnection bus interface 34 is electrically connected to the system bus 33, so as to realize electrical signal transmission between the interconnection bus interface 34 and the memory 31 and the application processor 32.
  • the interconnection bus interface 34 is used to realize the electrical connection between the main chip 30 and the chip 20.
  • the interconnection bus interface 34 can be electrically connected to the interconnection bus interface 25 of the chip 20 to realize the electrical connection between the main chip 30 and the chip 20, so that the main chip 30 can be connected to the chip 20. The interaction of the chip 20 is described.
  • FIG. 7 is a schematic diagram of the interaction between the chip 20 and the main chip 30 in the electronic device provided by an embodiment of the application.
  • the main chip 30 first controls the chip 20 to be powered on. After the chip 20 is powered on, the processor 23 of the chip 20 sends a first interrupt signal to the main chip 30.
  • the first interrupt signal is used to request part of the code of the operating system of the chip 20 from the main chip 30.
  • the main chip 30 inputs at least part of the code of the operating system to the chip 20.
  • the first memory 21 of the chip 20 stores the part of the code in the first memory 21.
  • the processor 23 runs the part of the code stored in the first memory 21, and at the same time, the processor 23 initializes the second memory 22 of the chip 20. Therefore, the processor 23 can load at least part of the code of the operating system into the first memory 21 to run.
  • the processor 23 transfers the part of the code from the first memory 21 to the second memory 22. After transferring the part of the code to the second memory 22, the processor 23 may run the part of the code stored in the second memory 22.
  • FIG. 8 is a schematic diagram of a third structure of a chip 20 provided by an embodiment of this application
  • FIG. 9 is a schematic diagram of a fourth structure of a chip provided by an embodiment of this application.
  • the processor 23 of the chip 20 has a built-in direct memory access controller (Direct Memory Access, DMA for short) 231.
  • the DMA ⁇ 231 may be used to transfer the part of the code from the first memory 21 to the second memory 22 after the initialization of the second memory 22 is completed.
  • the processor 23 After the processor 23 transfers the part of the code from the first memory 21 to the second memory 22, it sends a second interrupt signal to the main chip 30. Wherein, the second interrupt signal is used to request the remaining code of the operating system from the main chip 30. Subsequently, the main chip 30 inputs the remaining code of the operating system to the chip 20. The second memory 22 of the chip 20 stores the remaining code in the second memory 22. Subsequently, the processor 23 runs the remaining code stored in the second memory 22. Therefore, the processor 23 can load the remaining code of the operating system into the second memory 22 to run.
  • the processor 23 of the chip 20 may also initialize the processor 23 before loading at least part of the code of the operating system into the first memory 21 for operation. For example, after the chip 20 is powered on, the registers in the processor 23 can start to run a boot code, so as to initialize the processor 23. Wherein, the boot code may be solidified in the read-only memory (Read Only Memory) of the chip 20. After the initialization of the processor 23 is completed, the processor 23 may initialize a Universal Asynchronous Receiver/Transmitter (UART). Among them, UART can be used to convert the data that needs to be transmitted between serial communication and parallel communication.
  • UART Universal Asynchronous Receiver/Transmitter
  • the processor 23 when the processor 23 initializes the second memory 22, it may first set a power management unit (PMU) for the second memory 22, and the PMU Power is supplied to the second storage 22. Subsequently, the processor 23 initializes the second memory 22. It can be understood that the storage space of the first memory 21 is smaller than the storage space of the second memory 22.
  • PMU power management unit
  • FIG. 10 is a schematic diagram of a fifth structure of an electronic device 100 provided by an embodiment of this application
  • FIG. 11 is a schematic diagram of a sixth structure of an electronic device provided by an embodiment of this application.
  • the electronic device 100 further includes an image sensor 40, and the image sensor 40 is used to obtain image data.
  • the image sensor 40 may be, for example, a camera of the electronic device 100. Wherein, it can be understood that the number of the image sensor 40 may be one or more.
  • the chip 20 is electrically connected to the image sensor 40.
  • the chip 20 may be electrically connected to the image sensor 40 through the system bus 24.
  • the operating system of the chip 20 can run an image processing application, and the image processing application is used to process the image data acquired by the image sensor 40.
  • the chip 20 may be an image pre-processing chip (Pre-ISP).
  • the image pre-processing chip can be used to process the photographing process of the electronic device 100, for example, to process backlit photography in the RAW domain, and to process HDR (High-Dynamic Range, high-dynamic range image) photography.
  • HDR High-Dynamic Range, high-dynamic range image

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

一种芯片及电子设备，芯片包括：第一存储器、第二存储器和处理器，第二存储器的读写速度小于第一存储器的读写速度；处理器被配置为：在芯片启动时，将操作系统的至少部分代码加载到第一存储器中运行，同时对第二存储器进行初始化，并在第二存储器初始化完成后，将部分代码由第一存储器中转移至第二存储器中运行。

Description

芯片及电子设备
本申请要求于2020年05月29日提交中国专利局、申请号为202010479724.4、发明名称为“芯片及电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及电子技术领域，特别涉及一种芯片及电子设备。
背景技术
诸如智能手机等电子设备中，通常设置有主芯片，主芯片用于对电子设备的数据进行处理以及对电子设备进行整体监控。此外，电子设备中通常还设置有执行特殊功能的芯片，例如图像前处理芯片。图像前处理芯片可以用于对拍照过程或者拍照获取到的图像数据进行前处理，例如对逆光拍照、高动态范围图像(High-Dynamic Range，简称HDR)拍照等进行前处理。
发明内容
本申请实施例提供一种芯片及电子设备，可以加快芯片的操作系统的启动速度。
第一方面，本申请实施例提供一种芯片，包括：
第一存储器；
第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统。
第二方面，本申请实施例还提供一种芯片，包括：
第一存储器；
处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所 述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
第三方面，本申请实施例还提供一种电子设备，包括：
芯片；及
主芯片，与所述芯片电连接，所述主芯片被配置为：接收所述芯片发送的中断信号，并对所述中断信号进行处理；其中，
所述芯片包括：
第一存储器；
第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统；
或者，所述芯片包括：
第一存储器；
处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的电子设备的第一种结构示意图。
图2为本申请实施例提供的芯片的第一种结构示意图。
图3为本申请实施例提供的芯片的第二种结构示意图。
图4为本申请实施例提供的电子设备的第二种结构示意图。
图5为本申请实施例提供的电子设备的第三种结构示意图。
图6为本申请实施例提供的电子设备的第四种结构示意图。
图7为本申请实施例提供的电子设备中芯片与主芯片的交互示意图。
图8为本申请实施例提供的芯片的第三种结构示意图。
图9为本申请实施例提供的芯片的第四种结构示意图。
图10为本申请实施例提供的电子设备的第五种结构示意图。
图11为本申请实施例提供的电子设备的第六种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图1至11，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种电子设备。所述电子设备可以是智能手机、平板电脑等设备，还可以是游戏设备、AR(Augmented Reality，增强现实)设备、汽车装置、数据存储装置、音频播放装置、视频播放装置、笔记本电脑、桌面计算设备等。
参考图1，图1为本申请实施例提供的电子设备100的第一种结构示意图。
电子设备100包括显示屏11、壳体12、电路板13以及电池14。
其中，显示屏11设置在壳体12上，以形成电子设备100的显示面，用于显示图像、文本等信息。所述显示屏11可以包括液晶显示屏(Liquid Crystal Display，LCD)或有机发光二极管显示屏(Organic Light-Emitting Diode，OLED)等类型的显示屏。
可以理解的，显示屏11上还可以设置盖板，以对显示屏11进行保护，防止显示屏11被刮伤或者被水损坏。其中，所述盖板可以为透明玻璃盖板，从而用 户可以透过盖板观察到显示屏11显示的内容。例如，所述盖板可以为蓝宝石材质的玻璃盖板。
壳体12用于形成电子设备100的外部轮廓，以便于容纳电子设备100的电子器件、功能组件等，同时对电子设备内部的电子器件和功能组件形成密封和保护作用。例如，电子设备100的摄像头、电路板、振动马达都功能组件都可以设置在壳体12内部。
电路板13设置在所述壳体12内部。其中，电路板13可以为电子设备100的主板。所述电路板13上可以集成有摄像头、耳机接口、加速度传感器、陀螺仪、马达等功能组件中的一个或多个。
电池14设置在壳体12内部。其中，电池14电连接至所述电路板13和所述显示屏11，以实现电池14为电子设备100供电。可以理解的，电路板13上可以设置有电源管理电路。所述电源管理电路用于将电池14提供的电压分配到电子设备100中的各个电子器件。
在一些实施例中，所述电路板13上集成有芯片。所述芯片可以用于执行预设功能。例如，所述芯片可以用于进行图像前处理，例如对逆光拍照、高动态范围图像(High-Dynamic Range，简称HDR)拍照等进行前处理。再例如，所述芯片还可以用于对音频数据进行处理，例如对音频数据进行加密/解密处理。
参考图2，图2为本申请实施例提供的芯片20的第一种结构示意图。
其中，芯片20包括第一存储器21、第二存储器22、处理器23以及系统总线24。
在本申请的描述中，需要理解的是，诸如“第一”、“第二”等术语仅用于区分类似的对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
所述第一存储器21、所述第二存储器22都可以用于存储数据，诸如存储图像数据、系统数据等。其中，所述第二存储器22的读写速度小于所述第一存储器21的读写速度。
可以理解的，对于相同存储空间的存储器而言，读写速度越大，则存储器的成本越高。因此，为了节省成本，所述第一存储器21的存储空间可以设置的较小，而所述第二存储器22的存储空间可以设置的较大，也即所述第一存储器 21的存储空间小于所述第二存储器22的存储空间。
在一些实施例中，所述第一存储器21为静态随机存取存储器(Static Random Access Memory，SRAM)，所述第二存储器22为双倍速率同步动态随机存储器(Double Data Rate SDRAM，DDR)。
需要说明的是，在所述芯片20启动时，所述第一存储器21不需要进行初始化即可存储数据，而所述第二存储器22需要进行初始化后才能存储数据。
所述处理器23与所述第一存储器21、所述第二存储器22电连接。所述处理器23可以用于进行数据处理。其中，所述处理器23例如可以为图像信号处理器(Image Signal Processing，简称ISP)、神经网络处理器(Neural-network Processing Unit，简称NPU)、数字信号处理器(Digital Signal Processing，简称DSP)等类型的处理器。ISP可以用于对图像数据进行坏点去除、stats统计、线性化等处理。NPU可以用于对图像数据进行增强处理，其可以运行人工智能训练网络处理图像算法，以在提高处理图像数据效率的情况下提升图像质量。DSP可以用于对计算量较小的图像数据进行处理，此外DSP还可以用于协助ISP、NPU进行数据处理。
所述第一存储器21、所述第二存储器22、所述处理器23可以分别与所述系统总线24电连接，以实现所述第一存储器21、所述第二存储器22、所述处理器23之间的电信号传输。
其中，所述芯片20具有操作系统。所述操作系统例如可以为实时操作系统(Real Time Operating System，RTOS)。所述芯片20在上电启动后，先运行操作系统。所述操作系统可以对所述芯片20的资源进行监控和分配。其中，所述操作系统用于运行应用程序，所述应用程序用于实现预设功能。例如，所述应用程序可以为图像处理应用，所述图像处理应用用于对图像数据进行处理。再例如，所述应用程序可以为音频处理应用，所述音频处理应用用于对音频数据进行处理。
其中，所述处理器23被配置为：在所述芯片20启动时，将操作系统的至少部分代码加载到所述第一存储器21中运行，同时对所述第二存储器22进行初始化，并在所述第二存储器22初始化完成后，将所述部分代码由所述第一存储器21中转移至所述第二存储器22中运行。所述操作系统即为所述芯片20的操作系 统。
可以理解的，当电子设备100控制所述芯片20上电时，所述芯片20开始启动，此时所述处理器23可以执行上述操作。
此外，还可以理解的，所述处理器23加载到所述第一存储器21中的部分代码所需的存储空间小于所述第一存储器21的存储空间。例如，所述处理器23可以将所述操作系统初始运行的10条指令对应的代码加载到所述第一存储器21中运行。
所述芯片20的另一启动方式中，在芯片20启动时，处理器23首先对第二存储器22进行初始化，当第二存储器22初始化完成后，处理器23将芯片20的操作系统的全部代码加载到第二存储器中运行，从而启动操作系统。由于处理器23在对第二存储器22进行初始化时，不能运行操作系统，而只能等待第二存储器22初始化完成后，再开始运行操作系统，因此导致芯片20的启动速度慢。
本申请实施例提供的芯片20中，在芯片20启动时，处理器23先将操作系统的至少部分代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，再将第一存储器21中存储的部分代码转移至第二存储器22中运行。因此，可以将操作系统的运行和第二存储器22的初始化同时进行，无需等待第二存储器22初始化完成后才开始运行操作系统，从而可以加快芯片20的操作系统的启动速度。
可以理解的，当所述第一存储器21的存储空间足够大，以至于所述第一存储器21的存储空间大于所述操作系统的全部代码所需的存储空间时，所述至少部分代码可以为所述操作系统的全部代码。也即，在所述芯片20启动时，处理器23将所述操作系统的全部代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，将第一存储器21中存储的操作系统的全部代码转移至第二存储器22中运行。
还可以理解的，在一些实施例中，当加载到所述第一存储器21中的部分代码少于所述操作系统的全部代码时，所述处理器23将操作系统的部分代码由所述第一存储器21中转移至所述第二存储器22中运行之后，还可以将所述操作系统的剩余代码加载到所述第二存储器22中运行，从而可以运行完整的操作系统代码，以启动操作系统。其中，所述剩余代码即为所述操作系统的完整代码中 除了加载到所述第一存储器21中运行的部分代码之外的代码。
需要说明的是，请参考图3，图3为本申请实施例提供的芯片20的第二种结构示意图，在一些实施方式中，所述第二存储器22也可以不包括在所述芯片20中，而是作为所述芯片20的外部存储器，并且作为外部存储器时，所述第二存储器22与所述芯片20的处理器23电连接。例如，所述第二存储器22可以为电子设备100的存储器，例如可以为电子设备100的主芯片的存储器，或者还可以为独立于所述芯片20以及主芯片的存储器。
可以理解的是，当第二存储器22作为外部存储器时，处理器23也可以被配置为：在芯片20启动时，将操作系统的至少部分代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，将部分代码由第一存储器21中转移至第二存储器22中运行，其中操作系统为芯片20的操作系统，第二存储器22的读写速度小于第一存储器21的读写速度。
可以理解的是，在一些实施例中，将操作系统的至少部分代码加载到第一存储器21中运行时：处理器23被配置为：向主芯片发送第一中断信号，主芯片与芯片20电连接；第一存储器21被配置为：存储主芯片输入的操作系统的至少部分代码；处理器23还被配置为：运行第一存储器21中存储的所述部分代码。可以理解的是，在一些实施例中，处理器23内置直接存储访问控制器，直接存储访问控制器被配置为：在第二存储器22初始化完成后，将部分代码由第一存储器21中转移至第二存储器22中。
参考图4和图5，图4为本申请实施例提供的电子设备100的第二种结构示意图，图5为本申请实施例提供的电子设备100的第三种结构示意图。
其中，电子设备100包括上述芯片20和主芯片30。示例性的，芯片20可以包括第一存储器21、第二存储器22和处理器23，第二存储器22的读写速度小于第一存储器21的读写速度；处理器23与第一存储器21、第二存储器22电连接，处理器23被配置为：在芯片20启动时，将操作系统的至少部分代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，将部分代码由第一存储器21中转移至第二存储器22中运行，其中操作系统为芯片20的操作系统。
或者，芯片20可以包括第一存储器21和处理器23，处理器23与第一存储器 21电连接，处理器23被配置为：在芯片20启动时，将操作系统的至少部分代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，将部分代码由第一存储器21中转移至第二存储器22中运行，其中操作系统为芯片20的操作系统，第二存储器22为外部存储器，处理器23与第二存储器22电连接，第二存储器22的读写速度小于第一存储器21的读写速度。
所述主芯片30也可以集成在电子设备100的电路板13上。所述主芯片30可以用于运行电子设备100的操作系统，例如运行安卓(Android)、IOS等系统，从而实现对电子设备100的整体监控，以及对电子设备100的资源进行分配和调度。
所述芯片20与所述主芯片30电连接，从而所述主芯片30可以与所述芯片20进行交互，例如所述主芯片30可以对所述芯片20的启动过程进行控制。其中，所述芯片20可以向所述主芯片30发送中断信号，所述主芯片30接收所述中断信号，并对所述中断信号进行处理，从而实现与所述芯片20的交互。
同时参考图6，图6为本申请实施例提供的电子设备100的第四种结构示意图。
所述芯片20还包括互连总线接口25。所述互连总线接口25与系统总线24电连接，从而实现所述互连总线接口25与所述第一存储器21、所述第二存储器22、所述处理器23之间的电信号传输。其中，所述互连总线接口25用于实现所述芯片20与所述主芯片30的电连接。
所述主芯片30包括存储器31、应用处理器32、系统总线33以及互连总线接口34。
其中，所述存储器31用于存储电子设备100的各种数据。例如，可以用于存储所述芯片20与所述主芯片30的交互数据，可以用于存储电子设备100的操作系统，可以用于存储计算机程序对应的指令，还可以用于存储诸如图像数据、音频数据等。此外，需要说明的是，所述存储器31作为电子设备100的主存储器，在电子设备100上电工作的过程中持续处于运行状态，因此所述存储器31还可以用于存储所述芯片20的操作系统。
所述应用处理器32可以作为电子设备100的控制中心和计算中心，利用各 种接口和线路连接电子设备100的各个部分，通过运行或调用存储在所述存储器31中的计算机程序和数据，执行电子设备100的各种功能以及进行数据处理，从而实现对电子设备100的整体监控和调度。
所述存储器31、所述应用处理器32可以分别与所述系统总线33电连接，以实现所述存储器31与所述应用处理器32之间的电信号传输。例如，所述应用处理器32可以通过所述系统总线33来调用存储在所述存储器31中的计算机程序和数据。
所述互连总线接口34与所述系统总线33电连接，从而实现所述互连总线接口34与所述存储器31、所述应用处理器32之间的电信号传输。其中，所述互连总线接口34用于实现所述主芯片30与所述芯片20的电连接。例如，所述互连总线接口34可以与所述芯片20的互连总线接口25电连接，以实现所述主芯片30与所述芯片20的电连接，从而所述主芯片30可以实现与所述芯片20的交互。
参考图7，图7为本申请实施例提供的电子设备中芯片20与主芯片30的交互示意图。
以下对所述芯片20的处理器23将所述操作系统的至少部分代码加载到第一存储器21中运行的交互过程进行描述。
当电子设备100需要启动芯片20以执行预设功能时，所述主芯片30首先控制芯片20上电。芯片20上电后，所述芯片20的处理器23向所述主芯片30发送第一中断信号。其中，所述第一中断信号用于向所述主芯片30请求所述芯片20的操作系统的部分代码。随后，所述主芯片30向所述芯片20输入所述操作系统的至少部分代码。所述芯片20的第一存储器21将所述部分代码存储在所述第一存储器21中。随后，所述处理器23运行存储在所述第一存储器21中的所述部分代码，同时所述处理器23对所述芯片20的第二存储器22进行初始化。从而，所述处理器23可以实现将所述操作系统的至少部分代码加载到所述第一存储器21中运行。
随后，当所述第二存储器22初始化完成后，所述处理器23将所述部分代码由所述第一存储器21中转移至所述第二存储器22中。将所述部分代码转移至所述第二存储器22之后，所述处理器23可以运行存储在所述第二存储器22中的所述部分代码。
请同时参考图8和图9，图8为本申请实施例提供的芯片20的第三种结构示意图，图9为本申请实施例提供的芯片的第四种结构示意图。
其中，所述芯片20的处理器23内置直接存储访问控制器(Direct Memory Access，简称DMA)231。所述DMA`231可以用于在所述第二存储器22初始化完成后，将所述部分代码由所述第一存储器21中转移至所述第二存储器22中。
请继续参考图7，以下对所述芯片20的处理器23将所述操作系统的剩余代码加载到所述第二存储器中运行的交互过程进行描述。
所述处理器23将所述部分代码由所述第一存储器21中转移至所述第二存储器22中之后，向所述主芯片30发送第二中断信号。其中，所述第二中断信号用于向所述主芯片30请求所述操作系统的剩余代码。随后，所述主芯片30向所述芯片20输入所述操作系统的剩余代码。所述芯片20的第二存储器22将所述剩余代码存储在所述第二存储器22中。随后，所述处理器23运行所述第二存储器22中存储的所述剩余代码。从而，所述处理器23可以实现将所述操作系统的剩余代码加载到所述第二存储器22中运行。
在一些实施例中，所述芯片20的处理器23将所述操作系统的至少部分代码加载到第一存储器21中运行之前，还可以对所述处理器23进行初始化。例如，芯片20上电后，所述处理器23中的寄存器可以开始运行跟代码(boot code)，以实现对所述处理器23进行初始化。其中，所述跟代码(boot code)可以固化在所述芯片20的只读存储器(Read Only Memory)中。在所述处理器23初始化完成后，所述处理器23可以对通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)进行初始化。其中，UART可以用于将需要传输的数据在串行通信与并行通信之间进行转换。
在一些实施例中，可以理解的，所述处理器23在对所述第二存储器22进行初始化时，可以先为所述第二存储器22设置电源管理单元(Power Management Unit，PMU)，由PMU对所述第二存储器22进行供电。随后，所述处理器23对所述第二存储器22进行初始化。可以理解的是，第一存储器21的存储空间小所述第二存储器22的存储空间。
参考图10和图11，图10为本申请实施例提供的电子设备100的第五种结构示意图，图11为本申请实施例提供的电子设备的第六种结构示意图。
其中，电子设备100还包括图像传感器40，所述图像传感器40用于获取图像数据。所述图像传感器40例如可以为电子设备100的摄像头。其中，可以理解的，所述图像传感器40的数量可以为一个或者多个。
所述芯片20与所述图像传感器40电连接。例如，所述芯片20可以通过系统总线24与所述图像传感器40电连接。所述芯片20的操作系统可以运行图像处理应用，所述图像处理应用用于对所述图像传感器40获取的图像数据进行处理。
例如，所述芯片20可以为图像前处理芯片(Pre-ISP)。所述图像前处理芯片可以用于对电子设备100的拍照过程进行处理，例如对RAW域的逆光拍照进行处理，对HDR(High-Dynamic Range，高动态范围图像)拍照进行处理等。
以上对本申请实施例提供的芯片及电子设备进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (20)

  1. 一种芯片，包括：
    第一存储器；
    第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
    处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统。
  2. 根据权利要求1所述的芯片，其中，所述将操作系统的至少部分代码加载到所述第一存储器中运行时：
    所述处理器被配置为：向主芯片发送第一中断信号，所述主芯片与所述芯片电连接；
    所述第一存储器被配置为：存储所述主芯片输入的所述操作系统的至少部分代码；
    所述处理器还被配置为：运行所述第一存储器中存储的所述部分代码。
  3. 根据权利要求1所述的芯片，其中，所述处理器内置直接存储访问控制器，所述直接存储访问控制器被配置为：
    在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中。
  4. 根据权利要求1所述的芯片，其中，所述将所述部分代码由所述第一存储器中转移至所述第二存储器中运行之后，所述处理器还被配置为：
    将所述操作系统的剩余代码加载到所述第二存储器中运行。
  5. 根据权利要求4所述的芯片，其中，所述将所述操作系统的剩余代码加载到所述第二存储器中运行时：
    所述处理器被配置为：向主芯片发送第二中断信号，所述主芯片与所述芯片电连接；
    所述第二存储器被配置为：存储所述主芯片输入的所述操作系统的剩余代码；
    所述处理器还被配置为：运行所述第二存储器中存储的所述剩余代码。
  6. 根据权利要求1所述的芯片，其中，所述将操作系统的至少部分代码加载到所述第一存储器中运行之前，所述处理器还被配置为：
    对所述处理器进行初始化；
    在所述处理器初始化完成后，对通用异步收发传输器进行初始化。
  7. 根据权利要求1所述的芯片，其中，所述第一存储器的存储空间小于所述第二存储器的存储空间。
  8. 根据权利要求1所述的芯片，其中，所述第一存储器为静态随机存取存储器，所述第二存储器为双倍速率同步动态随机存储器。
  9. 根据权利要求1所述的芯片，其中，所述操作系统用于运行图像处理应用，所述图像处理应用用于对图像数据进行处理。
  10. 一种芯片，包括：
    第一存储器；
    处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
  11. 根据权利要求10所述的芯片，其中，所述将操作系统的至少部分代码加载到所述第一存储器中运行时：
    所述处理器被配置为：向主芯片发送第一中断信号，所述主芯片与所述芯片电连接；
    所述第一存储器被配置为：存储所述主芯片输入的所述操作系统的至少部分代码；
    所述处理器还被配置为：运行所述第一存储器中存储的所述部分代码。
  12. 根据权利要求10所述的芯片，其中，所述处理器内置直接存储访问控制器，所述直接存储访问控制器被配置为：
    在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转 移至所述第二存储器中。
  13. 一种电子设备，包括：
    芯片；及
    主芯片，与所述芯片电连接，所述主芯片被配置为：接收所述芯片发送的中断信号，并对所述中断信号进行处理；其中，
    所述芯片包括：
    第一存储器；
    第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
    处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统；
    或者，所述芯片包括：
    第一存储器；
    处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
  14. 根据权利要求13所述的电子设备，其中，还包括：
    图像传感器，用于获取图像数据；
    所述芯片与所述图像传感器电连接，所述芯片的操作系统运行的图像处理应用用于对所述图像数据进行处理。
  15. 根据权利要求13所述的电子设备，其中，所述将操作系统的至少部分代码加载到所述第一存储器中运行时：
    所述处理器被配置为：向主芯片发送第一中断信号，所述主芯片与所述芯片电连接；
    所述第一存储器被配置为：存储所述主芯片输入的所述操作系统的至少部分代码；
    所述处理器还被配置为：运行所述第一存储器中存储的所述部分代码。
  16. 根据权利要求13所述的电子设备，其中，所述处理器内置直接存储访问控制器，所述直接存储访问控制器被配置为：
    在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中。
  17. 根据权利要求13所述的电子设备，其中，所述将所述部分代码由所述第一存储器中转移至所述第二存储器中运行之后，所述处理器还被配置为：
    将所述操作系统的剩余代码加载到所述第二存储器中运行。
  18. 根据权利要求17所述的电子设备，其中，所述将所述操作系统的剩余代码加载到所述第二存储器中运行时：
    所述处理器被配置为：向主芯片发送第二中断信号，所述主芯片与所述芯片电连接；
    所述第二存储器被配置为：存储所述主芯片输入的所述操作系统的剩余代码；
    所述处理器还被配置为：运行所述第二存储器中存储的所述剩余代码。
  19. 根据权利要求13所述的电子设备，其中，所述将操作系统的至少部分代码加载到所述第一存储器中运行之前，所述处理器还被配置为：
    对所述处理器进行初始化；
    在所述处理器初始化完成后，对通用异步收发传输器进行初始化。
  20. 根据权利要求13所述的电子设备，其中，所述第一存储器的存储空间小于所述第二存储器的存储空间。
PCT/CN2021/085130 2020-05-29 2021-04-01 芯片及电子设备 WO2021238407A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010479724.4 2020-05-29
CN202010479724.4A CN113741979A (zh) 2020-05-29 2020-05-29 芯片及电子设备

Publications (1)

Publication Number Publication Date
WO2021238407A1 true WO2021238407A1 (zh) 2021-12-02

Family

ID=78725026

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/085130 WO2021238407A1 (zh) 2020-05-29 2021-04-01 芯片及电子设备

Country Status (2)

Country Link
CN (1) CN113741979A (zh)
WO (1) WO2021238407A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114200B (zh) * 2022-06-29 2023-11-17 海光信息技术股份有限公司 一种多芯片系统及基于其的启动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508683A (zh) * 2011-11-11 2012-06-20 北京赛科世纪数码科技有限公司 一种实现大容量存储的嵌入式系统启动的方法
CN102890634A (zh) * 2011-07-19 2013-01-23 联想(北京)有限公司 终端设备和启动终端设备的操作系统的方法
US9436480B1 (en) * 2013-11-08 2016-09-06 Western Digital Technologies, Inc. Firmware RAM usage without overlays
CN109254799A (zh) * 2018-08-29 2019-01-22 新华三技术有限公司 引导程序的启动方法、装置及通信设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890634A (zh) * 2011-07-19 2013-01-23 联想(北京)有限公司 终端设备和启动终端设备的操作系统的方法
CN102508683A (zh) * 2011-11-11 2012-06-20 北京赛科世纪数码科技有限公司 一种实现大容量存储的嵌入式系统启动的方法
US9436480B1 (en) * 2013-11-08 2016-09-06 Western Digital Technologies, Inc. Firmware RAM usage without overlays
CN109254799A (zh) * 2018-08-29 2019-01-22 新华三技术有限公司 引导程序的启动方法、装置及通信设备

Also Published As

Publication number Publication date
CN113741979A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
KR20100110824A (ko) 다수의 그래픽 서브시스템 및 감소된 전력 소비 모드들을 구비한 연산 장치를 위한 드라이버 아키텍쳐, 소프트웨어 및 방법
EP3971818A1 (en) Picture processing method and apparatus
KR101593010B1 (ko) 외부 디스플레이-데이터 입력/출력 포트를 통해 그래픽 처리를 확장하는 방법, 장치 및 시스템
CN109213613B (zh) 图像信息的传输方法、装置、存储介质及电子设备
WO2021052311A1 (zh) 一种根据后壳颜色显示用户界面的方法和电子设备
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
US20130054843A1 (en) Mobile Device and Method of Running Two Platform Systems or Applications Thereon
US11093198B2 (en) Mobile electronic device and method for forwarding user input to application according to input means
CN111108487B (zh) 管理程序直接存储器访问
WO2021238407A1 (zh) 芯片及电子设备
CN113886019B (zh) 虚拟机创建方法、装置、系统、介质和设备
KR20150089393A (ko) 배터리 충전 제어 방법 및 그 전자 장치
US20230281135A1 (en) Method for configuring address translation relationship, and computer system
CN111381996B (zh) 内存异常处理方法及装置
EP4242859A1 (en) Single interface-driven dynamic memory/storage capacity expander for large memory resource pooling
WO2020116750A1 (en) Method and electronic device for initializing storage
CN114071007A (zh) 图像处理方法、多媒体处理芯片以及电子设备
CN113873190A (zh) 图像前处理芯片及电子设备
US8875138B2 (en) Computer system and control method thereof
CN108352161B (zh) 动态音频编解码器枚举
WO2023212847A1 (en) Power control for an image sensor
WO2023001033A1 (zh) 镜像启动的方法、生成镜像的方法和电子设备
US20220345625A1 (en) Electronic device for processing image data and image data processing method
US20050228917A1 (en) Novel structure and method for interrupt detection and processing
CN112000608B (zh) 系统级芯片及其中核间通信的方法、智能穿戴设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21814299

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21814299

Country of ref document: EP

Kind code of ref document: A1