CN113741979A - 芯片及电子设备 - Google Patents

芯片及电子设备 Download PDF

Info

Publication number
CN113741979A
CN113741979A CN202010479724.4A CN202010479724A CN113741979A CN 113741979 A CN113741979 A CN 113741979A CN 202010479724 A CN202010479724 A CN 202010479724A CN 113741979 A CN113741979 A CN 113741979A
Authority
CN
China
Prior art keywords
memory
chip
operating system
processor
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010479724.4A
Other languages
English (en)
Inventor
王涛
王文东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202010479724.4A priority Critical patent/CN113741979A/zh
Priority to PCT/CN2021/085130 priority patent/WO2021238407A1/zh
Publication of CN113741979A publication Critical patent/CN113741979A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本申请实施例提供一种芯片及电子设备，所述芯片包括：第一存储器；第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统。所述芯片在启动时，可以将操作系统的运行和第二存储器的初始化同时进行，无需等待第二存储器初始化完成后才开始运行操作系统，从而可以加快芯片的操作系统的启动速度。

Description

芯片及电子设备
技术领域
本申请涉及电子技术领域，特别涉及一种芯片及电子设备。
背景技术
诸如智能手机等电子设备中，通常设置有主芯片，主芯片用于对电子设备的数据进行处理以及对电子设备进行整体监控。此外，电子设备中通常还设置有执行特殊功能的芯片，例如图像前处理芯片。图像前处理芯片可以用于对拍照过程或者拍照获取到的图像数据进行前处理，例如对逆光拍照、高动态范围图像(High-Dynamic Range，简称HDR)拍照等进行前处理。然而，执行特殊功能的芯片通常启动速度较慢。
发明内容
本申请实施例提供一种芯片及电子设备，可以加快芯片的操作系统的启动速度。
本申请实施例提供一种芯片，包括：
第一存储器；
第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统。
本申请实施例还提供一种芯片，包括：
第一存储器；
处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
本申请实施例还提供一种电子设备，包括：
芯片，所述芯片为上述芯片；
主芯片，与所述芯片电连接，所述主芯片被配置为：接收所述芯片发送的中断信号，并对所述中断信号进行处理。
本申请实施例提供的芯片中，在芯片启动时，处理器先将操作系统的至少部分代码加载到第一存储器中运行，同时对第二存储器进行初始化，并在第二存储器初始化完成后，再将第一存储器中存储的部分代码转移至第二存储器中运行。因此，可以将操作系统的运行和第二存储器的初始化同时进行，无需等待第二存储器初始化完成后才开始运行操作系统，从而可以加快芯片的操作系统的启动速度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的电子设备的第一种结构示意图。
图2为本申请实施例提供的芯片的第一种结构示意图。
图3为本申请实施例提供的电子设备的第二种结构示意图。
图4为本申请实施例提供的电子设备的第三种结构示意图。
图5为本申请实施例提供的电子设备中芯片与主芯片的交互示意图。
图6为本申请实施例提供的芯片的第二种结构示意图。
图7为本申请实施例提供的电子设备的第四种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种电子设备。所述电子设备可以是智能手机、平板电脑等设备，还可以是游戏设备、AR(Augmented Reality，增强现实)设备、汽车装置、数据存储装置、音频播放装置、视频播放装置、笔记本电脑、桌面计算设备等。
参考图1，图1为本申请实施例提供的电子设备100的第一种结构示意图。
电子设备100包括显示屏11、壳体12、电路板13以及电池14。
其中，显示屏11设置在壳体12上，以形成电子设备100的显示面，用于显示图像、文本等信息。所述显示屏11可以包括液晶显示屏(Liquid Crystal Display，LCD)或有机发光二极管显示屏(Organic Light-Emitting Diode，OLED)等类型的显示屏。
可以理解的，显示屏11上还可以设置盖板，以对显示屏11进行保护，防止显示屏11被刮伤或者被水损坏。其中，所述盖板可以为透明玻璃盖板，从而用户可以透过盖板观察到显示屏11显示的内容。例如，所述盖板可以为蓝宝石材质的玻璃盖板。
壳体12用于形成电子设备100的外部轮廓，以便于容纳电子设备100的电子器件、功能组件等，同时对电子设备内部的电子器件和功能组件形成密封和保护作用。例如，电子设备100的摄像头、电路板、振动马达都功能组件都可以设置在壳体12内部。
电路板13设置在所述壳体12内部。其中，电路板13可以为电子设备100的主板。所述电路板13上可以集成有摄像头、耳机接口、加速度传感器、陀螺仪、马达等功能组件中的一个或多个。
电池14设置在壳体12内部。其中，电池14电连接至所述电路板13和所述显示屏11，以实现电池14为电子设备100供电。可以理解的，电路板13上可以设置有电源管理电路。所述电源管理电路用于将电池14提供的电压分配到电子设备100中的各个电子器件。
在一些实施例中，所述电路板13上集成有芯片。所述芯片可以用于执行预设功能。例如，所述芯片可以用于进行图像前处理，例如对逆光拍照、高动态范围图像(High-Dynamic Range，简称HDR)拍照等进行前处理。再例如，所述芯片还可以用于对音频数据进行处理，例如对音频数据进行加密/解密处理。
参考图2，图2为本申请实施例提供的芯片20的第一种结构示意图。
其中，芯片20包括第一存储器21、第二存储器22、处理器23以及系统总线24。
在本申请的描述中，需要理解的是，诸如“第一”、“第二”等术语仅用于区分类似的对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
所述第一存储器21、所述第二存储器22都可以用于存储数据，诸如存储图像数据、系统数据等。其中，所述第二存储器22的读写速度小于所述第一存储器21的读写速度。
可以理解的，对于相同存储空间的存储器而言，读写速度越大，则存储器的成本越高。因此，为了节省成本，所述第一存储器21的存储空间可以设置的较小，而所述第二存储器22的存储空间可以设置的较大，也即所述第一存储器21的存储空间小于所述第二存储器22的存储空间。
在一些实施例中，所述第一存储器21为静态随机存取存储器(Static RandomAccess Memory，SRAM)，所述第二存储器22为双倍速率同步动态随机存储器(Double DataRate SDRAM，DDR)。
需要说明的是，在所述芯片20启动时，所述第一存储器21不需要进行初始化即可存储数据，而所述第二存储器22需要进行初始化后才能存储数据。
所述处理器23与所述第一存储器21、所述第二存储器22电连接。所述处理器23可以用于进行数据处理。其中，所述处理器23例如可以为图像信号处理器(Image SignalProcessing，ISP)、神经网络处理器(Neural-network Processing Unit，NPU)、数字信号处理器(Digital Signal Processing，DSP)等类型的处理器。ISP可以用于对图像数据进行坏点去除、stats统计、线性化等处理。NPU可以用于对图像数据进行增强处理，其可以运行人工智能训练网络处理图像算法，以在提高处理图像数据效率的情况下提升图像质量。DSP可以用于对计算量较小的图像数据进行处理，此外DSP还可以用于协助ISP、NPU进行数据处理。
所述第一存储器21、所述第二存储器22、所述处理器23可以分别与所述系统总线24电连接，以实现所述第一存储器21、所述第二存储器22、所述处理器23之间的电信号传输。
其中，所述芯片20具有操作系统。所述操作系统例如可以为实时操作系统(RealTime Operating System，RTOS)。所述芯片20在上电启动后，先运行操作系统。所述操作系统可以对所述芯片20的资源进行监控和分配。其中，所述操作系统用于运行应用程序，所述应用程序用于实现预设功能。例如，所述应用程序可以为图像处理应用，所述图像处理应用用于对图像数据进行处理。再例如，所述应用程序可以为音频处理应用，所述音频处理应用用于对音频数据进行处理。
其中，所述处理器23被配置为：在所述芯片20启动时，将操作系统的至少部分代码加载到所述第一存储器21中运行，同时对所述第二存储器22进行初始化，并在所述第二存储器22初始化完成后，将所述部分代码由所述第一存储器21中转移至所述第二存储器22中运行。所述操作系统即为所述芯片20的操作系统。
可以理解的，当电子设备100控制所述芯片20上电时，所述芯片20开始启动，此时所述处理器23可以执行上述操作。
此外，还可以理解的，所述处理器23加载到所述第一存储器21中的部分代码所需的存储空间小于所述第一存储器21的存储空间。例如，所述处理器23可以将所述操作系统初始运行的10条指令对应的代码加载到所述第一存储器21中运行。
所述芯片20的另一启动方式中，在芯片20启动时，处理器23首先对第二存储器22进行初始化，当第二存储器22初始化完成后，处理器23将芯片20的操作系统的全部代码加载到第二存储器中运行，从而启动操作系统。由于处理器23在对第二存储器22进行初始化时，不能运行操作系统，而只能等待第二存储器22初始化完成后，再开始运行操作系统，因此导致芯片20的启动速度慢。
本申请实施例提供的芯片20中，在芯片20启动时，处理器23先将操作系统的至少部分代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，再将第一存储器21中存储的部分代码转移至第二存储器22中运行。因此，可以将操作系统的运行和第二存储器22的初始化同时进行，无需等待第二存储器22初始化完成后才开始运行操作系统，从而可以加快芯片20的操作系统的启动速度。
可以理解的，当所述第一存储器21的存储空间足够大，以至于所述第一存储器21的存储空间大于所述操作系统的全部代码所需的存储空间时，所述至少部分代码可以为所述操作系统的全部代码。也即，在所述芯片20启动时，处理器23将所述操作系统的全部代码加载到第一存储器21中运行，同时对第二存储器22进行初始化，并在第二存储器22初始化完成后，将第一存储器21中存储的操作系统的全部代码转移至第二存储器22中运行。
还可以理解的，在一些实施例中，当加载到所述第一存储器21中的部分代码少于所述操作系统的全部代码时，所述处理器23将操作系统的部分代码由所述第一存储器21中转移至所述第二存储器22中运行之后，还可以将所述操作系统的剩余代码加载到所述第二存储器22中运行，从而可以运行完整的操作系统代码，以启动操作系统。其中，所述剩余代码即为所述操作系统的完整代码中除了加载到所述第一存储器21中运行的部分代码之外的代码。
需要说明的是，在一些实施方式中，所述第二存储器22也可以不包括在所述芯片20中，而是作为所述芯片20的外部存储器，并且作为外部存储器时，所述第二存储器22与所述芯片20的处理器23电连接。例如，所述第二存储器22可以为电子设备100的存储器，例如可以为电子设备100的主芯片的存储器，或者还可以为独立于所述芯片20以及主芯片的存储器。
参考图3，图3为本申请实施例提供的电子设备100的第二种结构示意图。
其中，电子设备100包括上述芯片20和主芯片30。所述主芯片30也可以集成在电子设备100的电路板13上。所述主芯片30可以用于运行电子设备100的操作系统，例如运行安卓(Android)、IOS等系统，从而实现对电子设备100的整体监控，以及对电子设备100的资源进行分配和调度。
所述芯片20与所述主芯片30电连接，从而所述主芯片30可以与所述芯片20进行交互，例如所述主芯片30可以对所述芯片20的启动过程进行控制。其中，所述芯片20可以向所述主芯片30发送中断信号，所述主芯片30接收所述中断信号，并对所述中断信号进行处理，从而实现与所述芯片20的交互。
同时参考图4，图4为本申请实施例提供的电子设备100的第三种结构示意图。
所述芯片20还包括互连总线接口25。所述互连总线接口25与系统总线24电连接，从而实现所述互连总线接口25与所述第一存储器21、所述第二存储器22、所述处理器23之间的电信号传输。其中，所述互连总线接口25用于实现所述芯片20与所述主芯片30的电连接。
所述主芯片30包括存储器31、应用处理器32、系统总线33以及互连总线接口34。
其中，所述存储器31用于存储电子设备100的各种数据。例如，可以用于存储所述芯片20与所述主芯片30的交互数据，可以用于存储电子设备100的操作系统，可以用于存储计算机程序对应的指令，还可以用于存储诸如图像数据、音频数据等。此外，需要说明的是，所述存储器31作为电子设备100的主存储器，在电子设备100上电工作的过程中持续处于运行状态，因此所述存储器31还可以用于存储所述芯片20的操作系统。
所述应用处理器32可以作为电子设备100的控制中心和计算中心，利用各种接口和线路连接电子设备100的各个部分，通过运行或调用存储在所述存储器31中的计算机程序和数据，执行电子设备100的各种功能以及进行数据处理，从而实现对电子设备100的整体监控和调度。
所述存储器31、所述应用处理器32可以分别与所述系统总线33电连接，以实现所述存储器31与所述应用处理器32之间的电信号传输。例如，所述应用处理器32可以通过所述系统总线33来调用存储在所述存储器31中的计算机程序和数据。
所述互连总线接口34与所述系统总线33电连接，从而实现所述互连总线接口34与所述存储器31、所述应用处理器32之间的电信号传输。其中，所述互连总线接口34用于实现所述主芯片30与所述芯片20的电连接。例如，所述互连总线接口34可以与所述芯片20的互连总线接口25电连接，以实现所述主芯片30与所述芯片20的电连接，从而所述主芯片30可以实现与所述芯片20的交互。
参考图5，图5为本申请实施例提供的电子设备中芯片20与主芯片30的交互示意图。
以下对所述芯片20的处理器23将所述操作系统的至少部分代码加载到第一存储器21中运行的交互过程进行描述。
当电子设备100需要启动芯片20以执行预设功能时，所述主芯片30首先控制芯片20上电。芯片20上电后，所述芯片20的处理器23向所述主芯片30发送第一中断信号。其中，所述第一中断信号用于向所述主芯片30请求所述芯片20的操作系统的部分代码。随后，所述主芯片30向所述芯片20输入所述操作系统的至少部分代码。所述芯片20的第一存储器21将所述部分代码存储在所述第一存储器21中。随后，所述处理器23运行存储在所述第一存储器21中的所述部分代码，同时所述处理器23对所述芯片20的第二存储器22进行初始化。从而，所述处理器23可以实现将所述操作系统的至少部分代码加载到所述第一存储器21中运行。
随后，当所述第二存储器22初始化完成后，所述处理器23将所述部分代码由所述第一存储器21中转移至所述第二存储器22中。将所述部分代码转移至所述第二存储器22之后，所述处理器23可以运行存储在所述第二存储器22中的所述部分代码。
请同时参考图6，图6为本申请实施例提供的芯片20的第二种结构示意图。
其中，所述芯片20的处理器23内置直接存储访问控制器(Direct Memory Access,DMA)231。所述DMA 231可以用于在所述第二存储器22初始化完成后，将所述部分代码由所述第一存储器21中转移至所述第二存储器22中。
请继续参考图5，以下对所述芯片20的处理器23将所述操作系统的剩余代码加载到所述第二存储器中运行的交互过程进行描述。
所述处理器23将所述部分代码由所述第一存储器21中转移至所述第二存储器22中之后，向所述主芯片30发送第二中断信号。其中，所述第二中断信号用于向所述主芯片30请求所述操作系统的剩余代码。随后，所述主芯片30向所述芯片20输入所述操作系统的剩余代码。所述芯片20的第二存储器22将所述剩余代码存储在所述第二存储器22中。随后，所述处理器23运行所述第二存储器22中存储的所述剩余代码。从而，所述处理器23可以实现将所述操作系统的剩余代码加载到所述第二存储器22中运行。
在一些实施例中，所述芯片20的处理器23将所述操作系统的至少部分代码加载到第一存储器21中运行之前，还可以对所述处理器23进行初始化。例如，芯片20上电后，所述处理器23中的寄存器可以开始运行跟代码(boot code)，以实现对所述处理器23进行初始化。其中，所述跟代码(boot code)可以固化在所述芯片20的只读存储器(Read OnlyMemory)中。在所述处理器23初始化完成后，所述处理器23可以对通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)进行初始化。其中，UART可以用于将需要传输的数据在串行通信与并行通信之间进行转换。
在一些实施例中，可以理解的，所述处理器23在对所述第二存储器22进行初始化时，可以先为所述第二存储器22设置电源管理单元(Power Management Unit，PMU)，由PMU对所述第二存储器22进行供电。随后，所述处理器23对所述第二存储器22进行初始化。
参考图7，图7为本申请实施例提供的电子设备100的第四种结构示意图。
其中，电子设备100还包括图像传感器40，所述图像传感器40用于获取图像数据。所述图像传感器40例如可以为电子设备100的摄像头。其中，可以理解的，所述图像传感器40的数量可以为一个或者多个。
所述芯片20与所述图像传感器40电连接。例如，所述芯片20可以通过系统总线24与所述图像传感器40电连接。所述芯片20的操作系统可以运行图像处理应用，所述图像处理应用用于对所述图像传感器40获取的图像数据进行处理。
例如，所述芯片20可以为图像前处理芯片(Pre-ISP)。所述图像前处理芯片可以用于对电子设备100的拍照过程进行处理，例如对RAW域的逆光拍照进行处理，对HDR(High-Dynamic Range，高动态范围图像)拍照进行处理等。
以上对本申请实施例提供的芯片及电子设备进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (14)

1.一种芯片，其特征在于，包括：
第一存储器；
第二存储器，所述第二存储器的读写速度小于所述第一存储器的读写速度；
处理器，与所述第一存储器、所述第二存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对所述第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统。
2.根据权利要求1所述的芯片，其特征在于，所述将操作系统的至少部分代码加载到所述第一存储器中运行时：
所述处理器被配置为：向主芯片发送第一中断信号，所述主芯片与所述芯片电连接；
所述第一存储器被配置为：存储所述主芯片输入的所述操作系统的至少部分代码；
所述处理器还被配置为：运行所述第一存储器中存储的所述部分代码。
3.根据权利要求1所述的芯片，其特征在于，所述处理器内置直接存储访问控制器，所述直接存储访问控制器被配置为：
在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中。
4.根据权利要求1所述的芯片，其特征在于，所述将所述部分代码由所述第一存储器中转移至所述第二存储器中运行之后，所述处理器还被配置为：
将所述操作系统的剩余代码加载到所述第二存储器中运行。
5.根据权利要求4所述的芯片，其特征在于，所述将所述操作系统的剩余代码加载到所述第二存储器中运行时：
所述处理器被配置为：向主芯片发送第二中断信号，所述主芯片与所述芯片电连接；
所述第二存储器被配置为：存储所述主芯片输入的所述操作系统的剩余代码；
所述处理器还被配置为：运行所述第二存储器中存储的所述剩余代码。
6.根据权利要求1至5任一项所述的芯片，其特征在于，所述将操作系统的至少部分代码加载到所述第一存储器中运行之前，所述处理器还被配置为：
对所述处理器进行初始化；
在所述处理器初始化完成后，对通用异步收发传输器进行初始化。
7.根据权利要求1至5任一项所述的芯片，其特征在于，所述第一存储器的存储空间小于所述第二存储器的存储空间。
8.根据权利要求1至5任一项所述的芯片，其特征在于，所述第一存储器为静态随机存取存储器，所述第二存储器为双倍速率同步动态随机存储器。
9.根据权利要求1至5任一项所述的芯片，其特征在于，所述操作系统用于运行图像处理应用，所述图像处理应用用于对图像数据进行处理。
10.一种芯片，其特征在于，包括：
第一存储器；
处理器，与所述第一存储器电连接，所述处理器被配置为：在所述芯片启动时，将操作系统的至少部分代码加载到所述第一存储器中运行，同时对第二存储器进行初始化，并在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中运行，其中所述操作系统为所述芯片的操作系统，所述第二存储器为外部存储器，所述处理器与所述第二存储器电连接，所述第二存储器的读写速度小于所述第一存储器的读写速度。
11.根据权利要求10所述的芯片，其特征在于，所述将操作系统的至少部分代码加载到所述第一存储器中运行时：
所述处理器被配置为：向主芯片发送第一中断信号，所述主芯片与所述芯片电连接；
所述第一存储器被配置为：存储所述主芯片输入的所述操作系统的至少部分代码；
所述处理器还被配置为：运行所述第一存储器中存储的所述部分代码。
12.根据权利要求10所述的芯片，其特征在于所述处理器内置直接存储访问控制器，所述直接存储访问控制器被配置为：
在所述第二存储器初始化完成后，将所述部分代码由所述第一存储器中转移至所述第二存储器中。
13.一种电子设备，其特征在于，包括：
芯片，所述芯片为权利要求1至12任一项所述的芯片；
主芯片，与所述芯片电连接，所述主芯片被配置为：接收所述芯片发送的中断信号，并对所述中断信号进行处理。
14.根据权利要求13所述的电子设备，其特征在于，还包括：
图像传感器，用于获取图像数据；
所述芯片与所述图像传感器电连接，所述芯片的操作系统运行的图像处理应用用于对所述图像数据进行处理。
CN202010479724.4A 2020-05-29 2020-05-29 芯片及电子设备 Pending CN113741979A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010479724.4A CN113741979A (zh) 2020-05-29 2020-05-29 芯片及电子设备
PCT/CN2021/085130 WO2021238407A1 (zh) 2020-05-29 2021-04-01 芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010479724.4A CN113741979A (zh) 2020-05-29 2020-05-29 芯片及电子设备

Publications (1)

Publication Number Publication Date
CN113741979A true CN113741979A (zh) 2021-12-03

Family

ID=78725026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010479724.4A Pending CN113741979A (zh) 2020-05-29 2020-05-29 芯片及电子设备

Country Status (2)

Country Link
CN (1) CN113741979A (zh)
WO (1) WO2021238407A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114200A (zh) * 2022-06-29 2022-09-27 海光信息技术股份有限公司 一种多芯片系统及基于其的启动方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890634B (zh) * 2011-07-19 2016-01-27 联想(北京)有限公司 终端设备和启动终端设备的操作系统的方法
CN102508683A (zh) * 2011-11-11 2012-06-20 北京赛科世纪数码科技有限公司 一种实现大容量存储的嵌入式系统启动的方法
US9436480B1 (en) * 2013-11-08 2016-09-06 Western Digital Technologies, Inc. Firmware RAM usage without overlays
CN109254799B (zh) * 2018-08-29 2023-03-10 新华三技术有限公司 引导程序的启动方法、装置及通信设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115114200A (zh) * 2022-06-29 2022-09-27 海光信息技术股份有限公司 一种多芯片系统及基于其的启动方法
CN115114200B (zh) * 2022-06-29 2023-11-17 海光信息技术股份有限公司 一种多芯片系统及基于其的启动方法

Also Published As

Publication number Publication date
WO2021238407A1 (zh) 2021-12-02

Similar Documents

Publication Publication Date Title
US20100113092A1 (en) Accelerator device for attaching to a portable electronic device
CN110837473B (zh) 应用程序调试方法、装置、终端及存储介质
US20210083498A1 (en) Method, electronic device, and storage medium for displaying charging state in start of charging
JPH04213715A (ja) 情報処理装置、デバイス制御方法、およびｉｃカード
CN110769094A (zh) 一种根据后壳颜色显示用户界面的方法和电子设备
US11157264B2 (en) Electronic device and method for controlling update of electronic device
CN113886019B (zh) 虚拟机创建方法、装置、系统、介质和设备
CN113867848A (zh) 图形接口的调用方法、装置、设备及可读存储介质
CN115687035A (zh) 一种内存泄漏的检测方法及电子设备
CN114285957A (zh) 图像处理电路及数据传输方法
CN110968815B (zh) 页面刷新方法、装置、终端及存储介质
CN111381996A (zh) 内存异常处理方法及装置
CN110673944A (zh) 执行任务的方法和装置
CN113741979A (zh) 芯片及电子设备
CN114490450B (zh) 一种地址转换关系的配置方法及计算机系统
CN112925654B (zh) 图片解码方法、装置、计算机设备及存储介质
CN112560435A (zh) 文本语料处理方法、装置、设备及存储介质
WO2020116750A1 (en) Method and electronic device for initializing storage
EP4242859A1 (en) Single interface-driven dynamic memory/storage capacity expander for large memory resource pooling
CN113867804A (zh) 实时操作系统的启动方法、电子设备及存储介质
CN113873190A (zh) 图像前处理芯片及电子设备
CN114071007A (zh) 图像处理方法、多媒体处理芯片以及电子设备
CN111581119B (zh) 页面回收方法及装置
CN113688043A (zh) 应用程序测试方法、装置、服务器、iOS设备及介质
US12014102B2 (en) Foldable electronic device for displaying user interface and method therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination