CN1685473A - 具有低水平微粒生成的静电夹盘及其制造方法 - Google Patents

具有低水平微粒生成的静电夹盘及其制造方法 Download PDF

Info

Publication number
CN1685473A
CN1685473A CNA03823372XA CN03823372A CN1685473A CN 1685473 A CN1685473 A CN 1685473A CN A03823372X A CNA03823372X A CN A03823372XA CN 03823372 A CN03823372 A CN 03823372A CN 1685473 A CN1685473 A CN 1685473A
Authority
CN
China
Prior art keywords
electrostatic chuck
coating
stayed surface
roughness
chuck according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA03823372XA
Other languages
English (en)
Inventor
W·G·小博伊德
J-A·马林
H·T·丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/247,599 external-priority patent/US6894211B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1685473A publication Critical patent/CN1685473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

一种静电夹盘,其在支撑衬底的表面上具有一个共形或非共形的涂层。所述涂层减少了由静电夹盘所生成的微粒数量。

Description

具有低水平微粒生成的静电夹盘及其制造方法
技术领域
本发明一般地涉及用于在半导体晶片处理系统内支撑工件(例如半导体晶片)的衬底支撑夹盘。更明确地,本发明涉及在晶片处理期间将半导体晶片静电地夹紧到夹盘表面的静电夹盘。
背景技术
静电夹盘用于在半导体晶片处理系统内的处理期间,将半导体晶片或其他工件夹持在一个固定位置。与机械夹盘相比,静电夹盘提供晶片表面更均匀的夹紧和更好的利用,并且能够在不能使用真空夹盘的真空腔中工作。静电夹盘包含一个夹盘主体,在该主体内具有一个或多个电极。夹盘主体典型地由氮化铝、掺杂金属氧化物(例如氧化钛(TiO2))的氧化铝、或其他具有类似机械和电阻属性的陶瓷材料制成。在使用中,当向所述电极施加夹紧电压时,晶片会被夹紧到静电夹盘的支撑表面。所述支撑表面可能具有凹槽、台面、开口、凹进区域等类似部件,这些部件可被涂覆聚酰亚胺、氧化铝、氮化铝和类似的介电材料。
被夹持的晶片的背部与静电夹盘的支撑表面有物理接触。在晶片与静电夹盘的支撑表面之间的接触导致微粒产生,这些微粒会污染半导体晶片处理系统的处理腔。此外,晶片相对于所述夹盘的支撑表面的移动也会导致微粒产生。这种移动总是发生在夹入程序或松开程序、晶片的加热和冷却循环(例如,由于晶片材料和夹盘主体的热膨胀系数不同)等类似事件期间。
微粒生成的另一个来源是静电夹盘支撑表面的缺陷。在现有技术中,支撑表面或支撑表面上的介电涂层通常包含例如微小裂缝、针孔和孔隙这样的缺陷。这些缺陷会积聚微粒,所积聚的微粒在制造过程(例如研磨、磨削、抛光等等)中或静电夹盘的维护期间会嵌入所述支撑表面中。使用时,这些微粒在晶片处理期间还会被释放到半导体晶片处理系统中。
从静电夹盘产生或释放的微粒污染晶片并损坏晶片上的器件。这两种来源的微粒所造成的产量损失是半导体器件制造过程中实现更高生产率的主要限制。
因此,本领域需要一种具有低水平微粒生成的静电夹盘。
发明内容
本发明一般是一个具有低水平微粒生成的静电夹盘及其制造方法,所述夹盘使用一种施加到夹盘的晶片支撑表面的聚对二甲苯非共形涂层,或者使用一种涂到夹盘的晶片支撑表面的类钻碳材料共形涂层。所述涂层遮住嵌入到夹盘支撑表面中的微粒,从而减少了在晶片与夹盘物理接触期间所生成的微粒数量。非共形涂层表面的粗糙度小于下面的晶片支撑表面的粗糙度。在替代的实施例中,在涂覆之前支撑表面的边缘、台面以及其他与晶片物理接触的部件被圆化或光滑化。
附图说明
通过研究以下的详细描述及附图,可以容易地理解本发明,其中:
图1描述了本发明的静电夹盘的第一个实施例的纵剖面图;
图1A描述了图1的区域1A的详细剖面图;
图1B描述了图1的区域1B的详细剖面图;
图2描述了本发明的静电夹盘的第二个实施例的台面的说明性图案的顶面图;
图3描述了图2的静电夹盘的第二个实施例的纵剖面图;
图3A描述了图3的区域3A的详细剖面图;
图3B描述了根据本发明的替代实施例的剖面图;
图3C描述了本发明的替代实施例的剖面图;
图4描述了在离子注入器半导体晶片处理系统内,本发明的静电夹盘的示例性应用。
为了便于理解,尽可能使用了相同的标识数字来表示附图中共有的相同元件。
但是,应该指出的是,附图仅仅说明了这个发明的典型实施例,因此不能被认为是限制其范围的,因为本发明可包含了其他等效的实施例。
具体实施方式
本发明一般是一个具有低水平微粒生成的静电夹盘及其制造方法。本发明的静电夹盘包括一个介电材料的非共形涂层,其被施加到所述夹盘的晶片支撑表面。该非共形涂层由诸如聚对二甲苯(例如聚对二甲苯C)之类的聚合材料制成,聚对二甲苯可容易地从UnionCarbide Corporation,Danbury,CT,Advanced Coatings of RanchoCucamonga,CA或其他供应商处获得。这种材料对湿气和其他腐蚀性气体具有非常低的渗透性。非共形涂层的表面一般没有细微的裂缝、针孔和孔隙等等。一般来说,非共形涂层附着到相对粗糙的下面的表面(例如,静电夹盘的支撑表面)上,且其表面比所述下面的表面要光滑得多。此外,非共形涂层有效地“掩埋”了嵌入到支撑表面缺陷中的微粒,因此在使用所述夹盘期间防止这些微粒释放进半导体晶片处理系统中。可以使用诸如真空沉积之类的传统方法来施加非共形涂层。
在本发明的第二个实施例中,一个介电材料的共形涂层被施加到夹盘的晶片支撑表面。共形涂层由类钻碳制成,类钻碳可从DiamonexCoating of Allentown,Pennsylvania处获得。类钻碳材料具有低的摩擦系数,并且非常耐用。同样地,这个涂层将最少化微粒生成,并且减少了划伤晶片背部的可能性。
图1是本发明的示例性的第一个实施例静电夹盘100的纵剖面图,且图1A和图1B分别提供了图1的区域1A和区域1B的详细剖面图。为了最好地理解这个实施例,读者应该同时参考图1以及图1A和图1B。图1的剖面图是沿着中心线剖切而成的。夹盘100包括一个具有嵌入式电极104的夹盘主体102、一个支撑表面106、一个介电材料的非共形涂层110、一个侧壁表面116、一个外围边缘118和一个可选的管道114。主体102可包括多个管道114,其在夹盘主体102中形成,以为背部气体提供到晶片112背部的通路、为顶杆(lift pins)提供开口等等。为了防止背部气体泄漏,支撑表面106可在边缘118周围具有连续凸台(未示出),以密封晶片112和支撑表面106之间的空间。支撑表面106可包括其他部件,例如凹槽、开口、凹进或凸起区域等等(未示出)。使用这些部件来改善晶片112的夹紧、松开、背部加热和冷却在本领域是公知的。
支撑表面106通常是一个平面,但它也可以是凸起或凹进的以充分地适合晶片112。在图1以及图1A和图1B中,涂层110被任意地描述成在外围边缘118上延伸到侧壁表面116。在这种可选的实施例中,涂层110“掩埋”了可包含嵌入微粒的夹盘主体102的缺陷。在一个实施例中,层110由聚对二甲苯(可从Union Carbide Corporation处以PARYLENE C的名称获得)制成。非共形涂层110具有一个内表面120和一个外表面122。内表面120附着到下面的支撑表面106并且具有和表面106相同的粗糙度。但是,外表面122比支撑表面106光滑得多(也就是具有较低的粗糙度,例如大约为0.2-0.01 RAμm)。因此,该介电涂层被认为是“非共形的”,因为支撑晶片的该涂层的外表面和夹盘的所述下面的支撑表面的粗糙度不一致。随后,当使用时,晶片112和外表面122之间的接触比晶片112和支撑表面106之间的接触所产生的微粒少。为了进一步减少在使用静电夹盘100期间生成的微粒,可使用化学蚀刻、机械抛光(CMP)、激光熔化等工艺将整个涂层110或者其沿着外围边缘118的区域,(多个)管道114的(多个)边缘以及其他与晶片112的背部物理接触的部件圆化或光滑化。
图2是本发明的第二个实施例的支撑表面106的说明性图案的顶面图。在这个实施例中,静电夹盘200的支撑表面106包括多个台面202,其相对于支撑表面106以一种间隔开的关系(spaced-apart relation)来支撑晶片112或其他工件。晶片112的背部表面和支撑表面106之间的距离由台面的厚度限定。台面能够被明智地定位在支撑表面106上,用于改善静电夹盘的性能,例如夹紧、松开、晶片温度控制等等。在图2中,台面202被描述成沿着同心圆204和206定位。一般,台面202被制成为独立的垫片,其厚度在5至350μm之间,且平面图中的尺寸在0.5和5mm之间。然而,被制成不是圆形垫片的形状和具有垂直或倾斜壁的台面在本领域是公知的。台面一般由与夹盘主体相同的材料制成的,例如AlN。替代地,可用其他材料例如Si3N4、SiO2、Al2O3、Ta2O5、SiC、聚酰亚胺等等制作台面。制造台面的方法在1999年5月11日签发的、普通转让的美国专利5903428号中公开。
图3描述了图2的静电夹盘200的纵剖面图,且图3A提供了图3的区域3A的详细剖面图。为了最佳地理解本发明这个实施例,读者应该同时参考图3和图3A。图3的剖面图是沿着图2的中心线3-3剖切而成的。在这个实施例中,非共形层110形成在台面202之上,台面202具有支撑晶片112的上表面302、壁表面304和边缘308。作为举例,在图3和图3A中,台面202被描述成一般具有平的上表面302和垂直的侧壁304。也可使用其他形状的侧壁或表面。非共形层110的内表面120和下表面106、302、304一致,且附着到下表面106、302、304,并且具有和这些表面相同的粗糙度。为了增强非共形层110到下表面106、302、304的附着力,可以在施加所述涂层之前对表面106、302、304进行等离子体清洁。非共形层110的外表面122比表面106、302、304光滑得多。尤其是,位于台面202上表面302上的非共形层110的一部分的粗糙度比下面的上表面302的小。随后,在使用中,在晶片112和具有涂层110的台面202之间的接触比晶片112和上表面302之间的接触所产生的微粒少。为了进一步减少在使用静电夹盘200期间产生的微粒,可使用化学蚀刻、机械抛光(CMP)等等工艺对整个涂层110或其沿着外围边缘118的区域,边缘308、(多个)管道114的(多个)边缘以及其他与晶片112的背部物理接触的部件进行圆化或光滑化(如虚线350所示)。
图3B描述了本发明的替代实施例的剖面图。在这个实施例中,在施加非共形层110之前,一个或多个台面202的边缘308被有意地圆化或光滑化。在另外的实施例中,台面202的整个上表面可被圆化或光滑化(未示出)。台面202的边缘308可使用具有涂覆金刚石头部的计算机控制的刳刨器、化学蚀刻、研磨、喷砂等等工艺成形。类似地,可使用化学蚀刻、机械抛光或(CMP)等等工艺来进一步减小外表面122的粗糙度。在使用中,本发明的这个实施例的静电夹盘和具有更光滑边缘的台面的夹盘相比,其更全面减少在晶片114和上表面122之间的接触期间产生的微粒数量。
在任何示例实施例中,非共形涂层由聚对二甲苯形成,并被施加到静电夹盘的支撑表面,该静电夹盘适合夹持12英寸(30mm)的晶片。夹盘主体由陶瓷材料例如氮化铝制造。支撑表面的粗糙度为大约0.2-0.01RAm。使用真空沉积工艺,所述涂层被涂到5-100μm之间的厚度。
聚对二甲苯涂层一般没有例如微小的裂缝、针孔和孔隙等等这样的缺陷,其隐藏在制造静电夹盘期间或在应用本发明的非共形涂层之前已经嵌入到支撑表面的缺陷中的微粒。因此,这些“掩埋”的微粒被阻止透进半导体晶片处理系统的处理腔。在静电夹盘的支撑表面中的缺陷也可在夹盘的日常维护期间(例如从晶片处理的沉淀物或子产品的化学和/或机械清洗)积聚微粒。但是,聚对二甲苯涂层的表面没有这么低的粗糙度,所以该涂层不保持维护程序可能产生的松散微粒。因此,聚对二甲苯涂层减少了静电夹盘在支撑表面和所述晶片之间的物理接触和相对移动期间及夹盘维护程序期间在使用中产生的微粒数量。
聚对二甲苯涂层在广大的温度范围和在大多数等离子和非等离子环境中是稳定的,在半导体晶片处理系统中,静电夹盘可暴露给所述等离子和非等离子环境。类似地,所述涂层与用来控制被夹晶片温度的装置例如背部加热器或气体、红外(IR)照射或紫外线辐射(UV)等等相容。所述涂层建立了和陶瓷材料(例如氮化铝、掺杂金属氧化物(如氧化钛(TiO2))的氧化铝等等)的牢固结合,这些陶瓷材料用于形成静电夹盘的主体。这种结合与平的、凹进的或者凸起的表面及具有光滑边缘的部件(例如台面、凹槽、开口等等)一起形成。聚对二甲苯涂层的体电阻率大约为(6-8)×1016欧姆,其大约比形成静电夹盘的其他材料的电阻率大102-106倍。因此,所述涂层不增加由夹盘电极吸入的电流。
替代地,如图3C所示,可用共形涂层380涂覆台面202(或图1A的平的夹盘表面)。既耐用又具有低摩擦系数的共形涂层的一个例子是类钻碳。类钻碳可从Diamonex Coatings of Allentown,Pennsylvania处获得。耐用性和低摩擦系数减少了晶片和台面之间的接触产生微粒的可能性。
如图3C所示,共形涂层380具有内表面384,其与夹盘102的粗糙表面304相配并结合。共形涂层380的外表面382基本匹配夹盘表面的粗糙度。同样地,在涂覆之前,使用例如等离子蚀刻来清理台面202。本领域技术人员将认识到存在许多可用的技术用来清理毛刺或光滑所述台面的表面。
图4描述了本发明静电夹盘的一个具体应用,其在离子注入器半导体晶片处理系统400内夹紧晶片。系统400包括一个真空腔460、一个离子生成器462、一个静电夹盘164、一个背部气体源466和控制电子设备402。虽然本发明是用示例性的离子注入系统描述的,但本发明一般适用于其他的半导体晶片处理系统,只要在这些系统中静电夹盘被用于在处理腔内夹持晶片。
由离子生成器462产生的离子束或其他用于注入的离子源被水平地扫描,而晶片112被垂直地移动,以致晶片112上的所有位置可暴露给离子束。静电夹盘464被放置在腔460中。静电夹盘464有一对嵌入在夹盘主体412内的共面电极410,夹盘主体412形成支撑表面434,在其上静电夹盘464夹持晶片112。静电夹盘464产生吸引力,其足以使所述夹盘从水平位置旋转到垂直位置,而晶片112无需移动跨过支撑表面434。
夹盘主体412包括一个通道468,其允许传热气体(例如氦气)从背部气体源468供应给支撑表面434和晶片112之间的空隙空间,以促进传热。所述台面可被定位在支撑表面434上,例如有助于整个晶片上温度均匀或者产生跨越晶片的特定温度梯度。
在2001年3月28日提交的题为“Cooling Gas Delivery System fora Rotatable Semiconductor Substrate Support Assembly”的09/820497号美国专利申请中示出和讨论了用于离子注入器的一个示例夹盘464,该申请已转让给Applied Materials,Inc.of Santa Clara,CA,在此通过引用将其全部并入。该专利申请公开了一种可旋转的晶片支撑装置(例如夹盘),其具有连接到夹盘的可旋转轴和位于该轴之上的外壳。所述轴、外壳和多个封口形成了提供冷却气体给晶片的部分气体输送系统。
在题为“ION Implanter”的美国6207959号专利中示出和讨论了用于离子注入器中的另一个示例夹盘464,该专利已转让给AppliedMaterials,Inc.of Santa Clara,CA,在此通过引用将其全部并入。该专利公开了一种具有扫描臂装置的注入器,扫描臂装置使得晶片握持器(例如静电夹盘)能够围绕晶片轴旋转。在此应该注意的是,在腔中提供真空自动仪,用于从晶片握持器(例如夹盘)中移走已处理的晶片,并将新晶片传送到晶片握持器。同样地,在这个示例性的离子注入器处理系统中,在这样的离子注入器半导体晶片处理系统400中并不需要顶杆及其各自的穿过夹盘的顶杆通道,和顶杆致动器428(示意性地示于图4中)。
控制电子设备402包括一个DC电源404、一个度量测量设备470和一个计算机设备406。DC电源404为电极410提供电压,以将晶片112夹持(也就是“夹紧”)到夹盘的表面434。由电源404提供的夹紧电压由计算机406控制。计算机406是通用目的的可编程计算机系统,其包括一个中央处理单元(CPU)414,CPU 414连接到传统的支持电路416和存储器电路418,例如只读存储器(ROM)和随机存取存储器(RAM)。计算机406还连接到度量测量设备470,其连接到气体的流量传感器472,气体由背部气体源466供应。计算机406响应离子流量传感器472的测量读数,对流到夹盘的气体进行监控和调节。
如上所述,在一个实施例中夹盘464包括聚对二甲苯的非共形涂层。在一个替代实施例中,夹盘464被涂覆类钻碳的共形涂层。因此,在任一实施例中被涂覆的夹盘464提供低水平微粒生成,而不用考虑晶片112的背部形态,并且有助于改进的晶片处理。简而言之,本发明为半导体处理系统,特别是离子注入器系统带来了上面所提到的各种优点。
虽然已经在此详细示出和描述了包含本发明原理的各种实施例,但是本领域的专业技术人员能够容易地设计出许多其他也包含这些原理的变化的实施例。

Claims (38)

1.一种静电地支撑工件的静电夹盘,其包括:
一个夹盘主体,其具有一个支撑所述工件的支撑表面;和
一个聚对二甲苯涂层,其被布置在所述支撑表面上。
2.根据权利要求1所述的静电夹盘,其中所述涂层的厚度在5μm到100μm之间。
3.根据权利要求1所述的静电夹盘,其中所述涂层的粗糙度大约为0.2-0.01 RAμm。
4.根据权利要求1所述的静电夹盘,其中所述涂层表面的粗糙度低于所述支撑表面的粗糙度。
5.根据权利要求1所述的静电夹盘,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
6.根据权利要求5所述的静电夹盘,其中所述的台面边缘是圆形的。
7.根据权利要求5所述的静电夹盘,其中在台面的所述顶表面上的所述涂层的粗糙度大约为0.2-0.01 RAμm。
8.根据权利要求1所述的静电夹盘,其中所述涂层是非共形涂层。
9.一种用于静电地支撑工件的静电夹盘的制造方法,其包括以下步骤:
提供一个具有支撑表面的静电夹盘;和
在所述支撑表面上沉积一个聚对二甲苯涂层。
10.根据权利要求9所述的静电夹盘,其中所述涂层的厚度在5μm到100μm之间。
11.根据权利要求9所述的静电夹盘,其中所述涂层的粗糙度大约为0.2-0.01 RAμm。
12.根据权利要求9所述的静电夹盘,其中所述涂层表面的粗糙度低于所述支撑表面的粗糙度。
13.根据权利要求9所述的静电夹盘,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
14.根据权利要求13所述的静电夹盘,其中所述的台面边缘是圆形的。
15.根据权利要求13所述的静电夹盘,其中在台面的所述顶表面上的所述涂层的粗糙度大约为0.2-0.01 RAμm。
16.一种处理半导体晶片的系统,包括:
一个处理腔;
一个位于所述处理腔内的衬底支撑底座,其用于支撑在所述处理腔内处理的衬底,其中所述衬底支撑底座包括一个静电夹盘,其具有一个支撑表面和一个位于所述支撑表面上的聚对二甲苯涂层。
17.根据权利要求16所述的系统,其中所述处理腔进一步包括一个离子的离子束源,且适合于在所述衬底上执行离子注入工艺。
18.根据权利要求16所述的系统,其中所述涂层的厚度在5μm到100μm之间。
19.根据权利要求16所述的系统,其中所述涂层的粗糙度大约为0.2-0.01 RAμm。
20.根据权利要求16所述的系统,其中所述涂层表面的粗糙度低于所述支撑表面的粗糙度。
21.根据权利要求16所述的系统,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
22.根据权利要求21所述的系统,其中所述的台面边缘是圆形的。
23.根据权利要求21所述的系统,其中在台面的所述顶表面上的所述涂层的粗糙度大约为0.2-0.01 RAμm。
24.一种静电地支撑工件的静电夹盘,包括:
一个夹盘主体,其具有一个支撑所述工件的支撑表面;和
一个类钻碳涂层,其被布置在所述支撑表面上。
25.根据权利要求24所述的静电夹盘,其中所述涂层的厚度在5μm到100μm之间。
26.根据权利要求24所述的静电夹盘,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
27.根据权利要求26所述的静电夹盘,其中所述的台面边缘是圆形的。
28.根据权利要求24所述的静电夹盘,其中所述涂层是共形涂层。
29.一种用于静电地支撑工件的静电夹盘的制造方法,包括以下步骤:
提供一个具有支撑表面的静电夹盘;和
在所述支撑表面上沉积一个类钻碳涂层。
30.根据权利要求29所述的静电夹盘,其中所述涂层的厚度在5μm到100μm之间。
31.根据权利要求29所述的静电夹盘,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
32.根据权利要求31所述的静电夹盘,其中所述的台面边缘是圆形的。
33.一种处理半导体晶片的系统,包括:
一个处理腔;
一个位于所述处理腔内的衬底支撑底座,其用于支撑在所述处理腔内处理的衬底,其中所述衬底支撑底座包括一个静电夹盘,其具有一个支撑表面和一个位于所述支撑表面上的类钻碳涂层。
34.根据权利要求33所述的系统,其中所述处理腔进一步包括一个离子的离子束源,且适合于在所述衬底上执行离子注入工艺。
35.根据权利要求33所述的系统,其中所述涂层的厚度在5μm到100μm之间。
36.根据权利要求33所述的系统,其中所述涂层表面的粗糙度低于所述支撑表面的粗糙度。
37.根据权利要求33所述的系统,其中所述支撑表面包括多个台面,其具有顶表面和边缘,且从所述支撑表面中突出。
38.根据权利要求37所述的系统,其中所述的台面边缘是是圆形的。
CNA03823372XA 2002-09-19 2003-09-18 具有低水平微粒生成的静电夹盘及其制造方法 Pending CN1685473A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/247,599 2002-09-19
US10/247,599 US6894211B2 (en) 2001-09-21 2002-09-19 Keyboard apparatus

Publications (1)

Publication Number Publication Date
CN1685473A true CN1685473A (zh) 2005-10-19

Family

ID=32028974

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA03823372XA Pending CN1685473A (zh) 2002-09-19 2003-09-18 具有低水平微粒生成的静电夹盘及其制造方法

Country Status (4)

Country Link
KR (1) KR20050054950A (zh)
CN (1) CN1685473A (zh)
AU (1) AU2003272478A1 (zh)
WO (1) WO2004027839A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904003A (zh) * 2012-11-02 2015-09-09 恩特格林斯公司 具有可光图案化的软性突出接触表面的静电夹盘
CN108359957A (zh) * 2010-10-29 2018-08-03 应用材料公司 用于物理气相沉积腔室的沉积环及静电夹盘

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100368591C (zh) * 2004-11-19 2008-02-13 上海华虹Nec电子有限公司 一种用于化学气相沉淀装置的电子吸着盘
EP1772901B1 (en) * 2005-10-07 2012-07-25 Rohm and Haas Electronic Materials, L.L.C. Wafer holding article and method for semiconductor processing
JP5295515B2 (ja) * 2007-03-30 2013-09-18 東京エレクトロン株式会社 載置台の表面処理方法
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US7884925B2 (en) * 2008-05-23 2011-02-08 Lam Research Corporation Electrical and optical system and methods for monitoring erosion of electrostatic chuck edge bead materials
CN102449754B (zh) * 2009-05-15 2015-10-21 恩特格林斯公司 具有聚合物突出物的静电吸盘
US8861170B2 (en) 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
US9025305B2 (en) 2010-05-28 2015-05-05 Entegris, Inc. High surface resistivity electrostatic chuck
EP2956960B1 (en) 2013-02-13 2023-03-29 Entegris, Inc. Vacuum chuck with polymeric embossments

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117246A (en) * 1997-01-31 2000-09-12 Applied Materials, Inc. Conductive polymer pad for supporting a workpiece upon a workpiece support surface of an electrostatic chuck
TW517265B (en) * 2000-06-23 2003-01-11 Applied Materials Inc Apparatus for supporting a substrate and method of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108359957A (zh) * 2010-10-29 2018-08-03 应用材料公司 用于物理气相沉积腔室的沉积环及静电夹盘
CN104904003A (zh) * 2012-11-02 2015-09-09 恩特格林斯公司 具有可光图案化的软性突出接触表面的静电夹盘

Also Published As

Publication number Publication date
WO2004027839A2 (en) 2004-04-01
WO2004027839A3 (en) 2004-05-21
KR20050054950A (ko) 2005-06-10
AU2003272478A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
TW590852B (en) Electrostatic chuck having a low level of particle generation and method of fabricating same
US10395963B2 (en) Electrostatic chuck
US5825607A (en) Insulated wafer spacing mask for a substrate support chuck and method of fabricating same
US7068489B2 (en) Electrostatic chuck for holding wafer
US8023247B2 (en) Electrostatic chuck with compliant coat
US7672110B2 (en) Electrostatic chuck having textured contact surface
TWI525676B (zh) 基板安裝工作台和其表面處理方法
JP4079992B2 (ja) 導電性被処理体を載置部材に締め付けるための装置及び静電クランピング方法
TWI473197B (zh) 具有介電材料及/或具有可變厚度,剖面圖及/或形狀之腔室之靜電夾頭組件,使用方法及具有靜電夾頭組件之裝置
EP1070381B1 (en) Electrostatic wafer clamp having low particulate contamination of wafers
US5716486A (en) Method and apparatus for tuning field for plasma processing using corrected electrode
EP0794566A1 (en) Wafer spacing mask for a substrate support chuck and method of fabricating same
CN1685473A (zh) 具有低水平微粒生成的静电夹盘及其制造方法
US6835415B2 (en) Compliant layer chucking surface
JP5515365B2 (ja) 静電チャックおよび静電チャックの製造方法
US20070274021A1 (en) Electrostatic chuck apparatus
WO1999000831A1 (fr) Procede servant a fabriquer des composants a semi-conducteur
CN111837329A (zh) 静电卡盘装置
JP6782157B2 (ja) 静電チャック
CN111480222B (zh) 静电卡盘装置及静电卡盘装置的制造方法
JP2000021963A (ja) 静電吸着装置
JP2002329775A (ja) 静電チャック
CN111480222A (zh) 静电卡盘装置及静电卡盘装置的制造方法
JP7398011B2 (ja) ギャップピン
TW202332181A (zh) 包含介電層之上陶瓷層之靜電卡盤及其相關之方法及結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication