CN1678018A

CN1678018A - 图像信号数据发生器

Info

Publication number: CN1678018A
Application number: CN200410103628.0A
Authority: CN
Inventors: 江崎功太郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-03-30
Filing date: 2004-12-29
Publication date: 2005-10-05
Anticipated expiration: 2024-12-29
Also published as: US20050231638A1; CN100579173C; US7471338B2

Abstract

为了通过减少要存储的数据量来减小电路规模和生产成本，同步信号数据产生电路在每个时序处输出表示同步信号电平与同步信号振幅电平之间的比率的相对同步信号数据，乘法器将同步信号振幅电平数据相乘，除法器将其除以能够从同步信号数据产生电路输出的图像信号数据的最大值N，由此提供了表示实际同步信号电平的同步信号数据，并且加法器将其与输入图像信号数据相加，从而产生其中将同步信号数据叠加到输入图像信号数据上的输出图像信号数据。

Description

图像信号数据发生器

相关申请的交叉引用

这个非临时申请要求享受在2004年3月30日在日本提出的专利申请2004-098646的优先权，该申请的全部内容通过引用包括于此。

技术领域

本发明涉及一种用于产生和输出具有对应于指定图像信号格式的同步信号模式的图像信号数据的图像信号数据发生器。

背景技术

在输出经数字化处理的图像信号数据的图像信号数据发生器中，执行在输入图像信号数据上叠加诸如水平同步信号数据或者垂直同步信号数据的同步信号数据的处理。就同步信号的模式而言，由于图像信号格式的多样性，所以应用了各种模式。

作为一种如上所述在其中执行叠加同步信号处理的图像信号数据发生器，例如如图11所示的其中设置有对表示用于每个指定时序的同步信号电平的同步信号数据进行存储的只读存储器(ROM)901到903的图像信号数据发生器，是非常公知的。具体地，ROM 901到903对用于多种类型的各个图像信号格式的同步信号数据进行储存，并且对应于在每个指定时序处所计算的水平计数器值读出同步信号数据。在从各个ROM 901到903输出的同步信号数据片当中，对应于图像信号格式选择信号由选择器904选择和输出它们中的一个。

将由选择器904选择的同步信号数据和其中由加法器905添加了同步信号振幅电平数据的输入图像信号数据输入到选择器906中，并且依据表示同步信号输出周期的同步信号产生脉冲执行选择，由此，例如如图12所示，将输出图像信号数据进行输出(例如，参见日本专利申请公开2-268093和日本专利申请公开3-113982)。这里，把同步信号振幅电平数据添加到输入图像信号数据中的原因在于：把其中通常黑电平是“0”的输入图像信号提高到同步信号的振幅电平。更具体地，假定输入图像信号数据的值是0到255，且同步信号振幅电平数据的值是0到8(也就是说，最大值是8)，例如，最大值变为输出图像信号数据的黑电平，由此由加法器905执行将8添加到输入图像信号数据中的处理。

然而，在如上所述的传统图像信号数据发生器中，将直接表示同步信号电平的同步信号数据存储在ROM 901到903上，由此使得数据量变大，这可能导致增加电路规模以及生产成本的问题。随着图像信号格式的多样化，这个问题变得更加突出。此外，在这种如上所述由选择器906选择同步信号数据并且使其成为输出图像信号数据的结构中，必须提供加法器905，以便使输入图像信号数据的黑电平与同步信号数据相一致。这也可能导致电路规模和生产成本的增加。

发明内容

鉴于上述传统问题，为了通过减小要被存储的数据量和简化电路来减小图像信号数据发生器的电路规模和生产成本，设计了本发明。

为了实现上述目的，本发明的第一图像信号数据发生器是一个用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据、并且输出该输出图像信号数据的图像信号数据发生器，该发生器包括：存储器，用于存储表示同步信号电平和同步信号振幅电平之间的比率的相对同步信号数据；乘法器，用于将从存储器中读出的相对同步信号数据和表示同步信号振幅电平的同步信号振幅电平数据相乘、并且产生同步信号数据；以及加法器，用于将同步信号数据和输入图像信号数据相加。

利用这种结构，将与直接表示同步信号电平的同步信号数据的数据量相比具有较少数据量的相对同步信号数据存储在存储器上。此外，因为把输入图像信号数据和同步信号数据加在一起，所以不需要使两个电平一致。

此外，根据本发明一个实施例的第二图像信号数据发生器是这样的第一图像信号数据发生器，其中这样配置存储器以便存储对应于多种类型图像信号格式的各个同步信号模式的相对同步信号数据段，并且读出由图像信号格式选择信号选择的一段相对同步信号数据。

利用这种结构，与直接表示同步信号电平的同步信号数据的总数相比，显著地抑制了存储在存储器上的数据量。

此外，根据本发明一个实施例的第三图像信号数据发生器是这样的第一图像信号数据发生器，其中存储器可以是只读存储器或者寄存器。

利用这种结构，抑制了存储器的存储容量，并且因为将对应于不同图像信号格式的相对同步信号数据写在寄存器上，所以产生了灵活的图像信号数据。

此外，第四图像信号数据发生器是一个用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据并且输出该输出图像信号数据的图像信号数据发生器，该发生器包括：存储器，用于存储表示对应于第一图像信号格式的第一同步信号电平与振幅电平之间的比率的第一相对同步信号数据、以及相关的相对同步信号数据，其中从该相关的相对同步信号数据中，通过将其与第一相对同步信号数据进行合成，产生表示对应于第二图像信号格式的第二同步信号电平与振幅电平之间的比率的第二相对同步信号数据；加法器，用于将第一相对同步信号数据和相关的相对同步信号数据相加，并且产生第二相对同步信号数据；乘法器，用于将第一相对同步信号数据或者第二相对同步信号数据与表示振幅电平的同步信号振幅电平数据相乘，并且产生第一或者第二同步信号数据；以及叠加单元，用于在输入图像信号数据上叠加第一或者第二同步信号数据。

此外，第五图像信号数据发生器是一个用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据并且输出该输出该图像信号数据的图像信号数据发生器，该发生器包括：存储器，用于存储表示对应于第一图像信号格式的第一同步信号电平与对振幅电平之间的比率的第一相对同步信号数据、以及表示相关的同步信号数据电平与振幅电平之间的比率的相关的相对同步信号数据，其中从相关的同步信号数据中，通过将其与表示第一同步信号电平的第一同步信号数据进行合成，产生表示对应于第二图像信号格式的第二同步信号电平的第二同步信号数据；乘法器，用于将第一相对同步信号数据和相关的相对同步信号数据之中的每一个分别与表示振幅电平的同步信号振幅电平数据相乘，并且产生第一同步信号数据和相关的同步信号数据；加法器，用于将第一同步信号数据和相关的同步信号数据相加，并且产生第二同步信号数据；以及叠加单元，用于在输入图像信号数据上叠加第一同步信号数据或者第二同步信号数据。

利用这些结构，有可能在抑制存储器存储容量的同时，容易地产生对应于例如三态同步信号、双态同步信号等等的输出图像信号数据。

附图说明

图1是表示实施例1中的图像信号数据发生器的结构的框图。

图2是表示实施例1中的同步信号数据产生电路101的具体结构的框图。

图3是表示实施例1中的相对同步信号数据的一个示例的图示。

图4是表示实施例1中的相对同步信号数据的另一个示例的图示。

图5是表示实施例1中的相对同步信号数据的另一个示例的图示。

图6是表示实施例1中的ROM 101c的示例性存储内容的图示。

图7是表示在实施例2的图像信号数据发生器中的同步信号数据产生电路101的具体结构的框图。

图8是表示实施例2中的相对同步信号数据的一个示例的图示。

图9是表示在实施例3的图像信号数据发生器中的同步信号数据产生电路101的具体结构的框图。

图10是表示实施例3中的相对同步信号数据的一个示例的图示。

图11是表示传统图像信号数据发生器的结构的框图。

图12是表示在传统图像信号数据发生器中产生的输出图像信号波形的一个示例的图示。

具体实施方式

在下文中，将参考附图对本发明的实施例进行详细地描述。

实施例1

如图1所示，图像信号数据发生器包括：同步信号数据产生电路101，其输出表示同步信号电平与同步信号的振幅电平之间比率的相对同步信号数据(将两个电平相同时所输出的最大值假定为N)；乘法器102，其输出通过将相对同步信号数据与对应于图像信号格式的同步信号振幅电平数据相乘而获得的乘积；除法器103，其将乘法器102的输出除以最大值N；以及加法器104，其将除法器103的输出和输入图像信号数据相加。在本实施例中，基于以下假定进行说明：由值“0”表示在包括同步信号宽度之前和之后的时间范围内输入图像信号数据正处于黑电平。

例如，如图2所示，同步信号数据产生电路101具体包括：用于检测同步信号产生脉冲的上升沿或者下降沿的边沿检测电路101a，用于依据未示出的指定时钟信号、对应于所检测的边沿时序和边沿跃迁方向对计数器值进行递增计数或者递减计数的计数器101b，以及用于对应于计数器值和图像信号格式选择信号输出相对同步信号数据的ROM 101c。

具体来说，例如如图3到图5所示，将计数器101b这样进行配置，以便当同步信号产生脉冲下降时，当计数器值是“8”时，计数器值顺序递减计数，并且当计数器值达到“0”时，连续地输出值“0”。然后，当同步信号产生脉冲上升时，计数器值顺序递增计数，并且当计数器值达到“8”时，连续地输出值“8”。

例如如图6所示，在ROM 101c中，在由计数器值和图像信号格式选择信号定义的区域上，存储以用于每种图像信号格式的同步信号产生脉冲为基础的、每个时序的相对同步信号数据。

在如上所述配置的图像信号数据发生器中，同步信号数据产生电路101，根据由图像信号格式选择信号指示的用于一种图像信号格式的同步信号产生脉冲，输出每个时序的相对同步信号数据。

乘法器102将相对同步信号数据和同步信号振幅电平数据相乘，并且除法器103将乘法的结果除以相对同步信号数据的最大值N。由此，从除法器103中输出表示实际同步信号电平的同步信号数据。

然后，由加法器104将同步信号数据和输入图像信号数据相加，并且产生并输出其中将同步信号数据叠加到输入图像信号数据上的输出图像信号数据。

以这种方式，通过在ROM 101c上存储表示同步信号电平与同步信号振幅电平之间的比率的相对同步信号数据，有可能抑制存储在ROM 101c上的数据量，以便减少ROM 101c的存储容量。此外，因为不必要执行用于使输入图像信号数据的黑电平和同步信号数据相一致的加法，所以还能够简化电路。因此，能够容易地减小电路规模和成本。

需要注意的是：由计数器101b保持的计数器值的范围不局限于“0”到“8”，并且可以对应于时钟信号的频率或者同步信号的宽度进行设置。此外，图像信号格式的类型不局限于三种类型，而是可以以多种方式进行设置。此外，相对同步信号数据的最大值N不局限于“8”，而是可以对应于所需同步信号电平的精确度(分辨率)等以多种方式进行设置。

此外，例如，在其中使用如上所述的N倍输入-输出图像信号数据作为输入-输出图像信号数据的情况中，或者在其中假定存储在ROM 101c上的值是0到1之间的值而执行操作的情况中，没有必要提供除法器103。也就是说，如果从乘法器102或者除法器103输出的值的数据格式(十进制小数点等的解释)和输入图像信号数据的数据格式彼此对应的话，则没有问题。

此外，虽然如上所述通过抑制数据量可以容易地实现使用一个ROM 101c，但是本发明不局限于这种结构。可以提供多个ROM101c，以便同时输出对应于多种类型图像信号格式的相对同步信号数据，并且可以对应于图像信号格式选择信号选择任何数据段。

实施例2

在如实施例1所述的结构中，如图7所示，可以使用寄存器201c而不是ROM 101c(或者与ROM 101c一起使用)。在寄存器201c中，如未示出的控制单元所要求的那样写入对应于图像信号格式的相对同步信号数据。由此，有可能利用小的电路规模产生灵活地对应于不同图像格式的输出图像信号数据。特别地，例如如图8所示，甚至在其中将图像信号数据发生器安装在一个成像装置中的状态中，也可能进行对同步信号波形的细微调整。

虽然寄存器201c对于用于存储对应于一种图像信号格式的相对同步信号数据的容量来说是足够的，但是它不局限于这种结构。寄存器201c可以这样进行配置，以便能够通过存储对应于多种类型图像信号格式的相对同步信号数据，与实施例1中相同地对应于图像信号格式选择信号进行切换。

实施例3

代替了在图2和图7中描述的同步信号数据产生电路101，本发明可以具有如图9所示的这样一种结构，其平行设置多组边沿检测电路101a(在该图显示的示例中有两组)、计数器101b和ROM 101c(或者寄存器201c)，并且由加法器301对每个ROM 101c的输出进行相加，以便输出相对同步信号数据。

对每个边沿检测电路101a这样进行配置，以便分别检测在第一或者第二同步信号产生脉冲中的边沿。

利用上述结构，例如如图10所示，可容易地产生对应于由诸如Rec、ITU-RBT.709-5或者ITU-RBT.1358、ITU-RBT.470-6和SMPTE170M之类的标准所定义的高分辨率(HD)格式的同步信号数据(也就是说，表示被称作三态同步信号、具有一个参照黑电平有相同上下电平的振幅的波形的同步信号数据)，以及对应于标准分辨率(SD)格式的同步信号数据。也就是说，从ROM 101c中输出其中电平参照黑电平从H(高)变到L(低)再变到H(高)的SD格式的同步信号数据，并且从另一个ROM 101c中输出其中电平从L变到H再变到L的新数据(指示HD和SD格式的关系的数据)。通过组合这些数据段，能够产生用于HD格式的同步信号数据。此外，通过将第一同步信号产生脉冲的电平保持为恒量(因此，如上所述将另一个ROM 101c的输出保持在L电平)、并且仅仅改变第二同步信号产生脉冲的电平，能够产生对应于SD格式的同步信号数据。

需要注意的是：本发明不局限于其中由乘法器102将来自加法器301的相加结果乘以同步信号振幅电平数据的上述结构。例如，可以提供两个乘法器102，并且可以将每个ROM 101c的输出乘以同步信号振幅电平数据，并且可以由加法器301对乘法的结果进行相加。

此外，不限于如实施例1中所述的那样将如上所述产生的这些同步信号数据段与输入图像信号数据相加，而是可以由选择器选择二者之一。为了执行用于将输入图像信号数据的黑电平与同步信号数据相对应的加法，在一定程度上电路规模可能变得较大。但是，对于容易地实现抑制ROM 101c等的存储容量的效果方面是相同的。

如上所述，通过存储表示同步信号电平与同步信号振幅电平之间的比率的相对同步信号数据，以及通过将输入图像信号数据和同步信号数据相加，图像信号数据发生器能够显著地减小数据量并且简化电路。因此，该发生器具有易于减小电路规模和生产成本的效果，并且作为用于产生和输出具有对应于指定图像信号格式的同步信号模式的图像信号数据的图像信号数据发生器等是有用的。

Claims

1.一种用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据并且输出所述输出图像信号数据的图像信号数据发生器，所述发生器包括：

存储器，用于存储表示同步信号电平与同步信号振幅电平之间的比率的相对同步信号数据；

乘法器，用于将从所述存储器读出的所述相对同步信号数据和表示所述同步信号振幅电平的同步信号振幅电平数据相乘，并且产生所述同步信号数据；以及

加法器，用于将所述同步信号数据和所述输入图像信号数据相加。

2.如权利要求1所述的图像信号数据发生器，其特征在于：

所述存储器这样进行配置，以便存储对应于多种类型图像信号格式的各个同步信号模式的相对同步信号数据段，并且读出由图像信号格式选择信号选择的相对同步信号数据段。

3.如权利要求1所述的图像信号数据发生器，其特征在于：

所述存储器可以是只读存储器或者寄存器。

4.一种用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据并且输出所述输出图像信号数据的图像信号数据发生器，所述发生器包括：

存储器，用于存储表示对应于第一图像信号格式的第一同步信号电平与振幅电平之间的比率的第一相对同步信号、以及相关的相对同步信号数据，其中从所述相关的相对同步信号数据中，通过将其与所述第一相对同步信号数据进行合成，产生表示对应于第二图像信号格式的第二同步信号电平与所述振幅电平之间的比率的第二相对同步信号数据；

加法器，用于将所述第一相对同步信号数据和所述相关的相对同步信号数据相加，并且产生所述第二相对同步信号数据；

乘法器，用于将所述第一相对同步信号数据或者所述第二相对同步信号数据与表示所述振幅电平的同步信号振幅电平数据相乘，并且产生第一或者第二同步信号数据；以及

叠加单元，用于在所述输入图像信号数据上叠加所述第一或者第二同步信号数据。

5.一种用于通过在输入图像信号数据上叠加同步信号数据来产生输出图像信号数据并且输出所述输出图像信号数据的图像信号数据发生器，所述发生器包括：

存储器，用于存储表示对应于第一图像信号格式的第一同步信号电平与振幅电平之间的比率的第一相对同步信号数据、以及表示相关同步信号数据电平与所述振幅电平之间的比率的相关的相对同步信号数据，其中从所述相关的同步信号数据中，通过将其与表示第一同步信号电平的所述第一同步信号数据进行合成，产生表示对应于第二图像信号格式的第二同步信号电平的第二同步信号数据；

乘法器，用于将所述第一相对同步信号数据与所述相关的相对同步信号数据中的每一个分别与表示所述振幅电平的同步信号振幅电平数据相乘，并且产生所述第一同步信号数据和所述相关的同步信号数据；

加法器，用于将所述第一同步信号数据和所述相关的同步信号数据相加，并且产生所述第二同步信号数据；以及

叠加单元，用于在所述输入图像信号数据上叠加所述第一同步信号数据或者所述第二同步信号数据。