CN1672268A - 包括阻挡层/子层的发光二极管及其制造方法 - Google Patents

包括阻挡层/子层的发光二极管及其制造方法 Download PDF

Info

Publication number
CN1672268A
CN1672268A CNA038174677A CN03817467A CN1672268A CN 1672268 A CN1672268 A CN 1672268A CN A038174677 A CNA038174677 A CN A038174677A CN 03817467 A CN03817467 A CN 03817467A CN 1672268 A CN1672268 A CN 1672268A
Authority
CN
China
Prior art keywords
sublayer
layer
luminescent device
reflector layer
reflector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038174677A
Other languages
English (en)
Other versions
CN100347866C (zh
Inventor
D·B·小斯拉特
B·E·威廉斯
P·S·安德鲁斯
J·A·埃德蒙德
S·T·艾伦
J·比哈拉塔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kerui Led Co
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/200,244 external-priority patent/US6740906B2/en
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1672268A publication Critical patent/CN1672268A/zh
Application granted granted Critical
Publication of CN100347866C publication Critical patent/CN100347866C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

诸如发光二极管的半导体发光器件包括：衬底；在衬底上的外延区，其中包括诸如发光二极管区的光发射区；和外延区上的包括反射体层的多层导电叠层。阻挡层提供在反射体层上并且在反射体层的侧壁上延伸。多层导电叠层还可以包括在反射体层和外延层之间的欧姆层。阻挡层进一步在欧姆层的侧壁上延伸。阻挡层还可以延伸到多层导电叠层外部的外延区上。阻挡层可以被制造为一系列的交替的第一和第二子层。

Description

包括阻挡层/子层的发光二极管及其制造方法
技术领域
本发明涉及微电子器件及其制造方法，并且更具体地涉及发光器件，诸如发光二极管(LED)以及其制造方法。
背景技术
发光二极管广泛地应用于消费类和商业应用中。如本领域的技术人员所公知的，发光二极管通常包括微电子衬底上的二极管区。该微电子衬底可以包括，例如，砷化镓、磷化镓、其合金、碳化硅和/或蓝宝石。LED的持续发展导致了高效率的和机械上坚固的光源，其可以覆盖并超出可见光谱。这些属性，结合固态器件潜在的长使用寿命，使得多种新的显示应用成为可能，并且可以使LED置于与良好确立的白炽灯和荧光灯进行竞争的地位。
氮化镓(GaN)基LED典型地包括绝缘的或者半导电的衬底，诸如碳化硅(SiC)或者蓝宝石，在该衬底上淀积了多个GaN基外延层。该外延层包括具有p-n结的有源或者二极管区，其在赋能时发射光。
LED可以衬底侧向下安装在基台(submount)上，也被称为封装或者引线框(下文中称为“基台”)。相反地，发光二极管的倒装芯片安装涉及将LED安装在基台上而其衬底侧面向上(即远离基台)。光可以被提取并且通过衬底发射。倒装芯片安装对于安装SiC基的LED是特别理想的技术。特别地，由于SiC具有比GaN更高的折射率，因此有源或者二极管区中产生的光在GaN/SiC界面通常不能全内反射(即反射回GaN基的层)。SiC基LED的倒装芯片安装还可以改善本领域中已知的某些衬底成形技术的效果。SiC LED的倒装芯片封装可以具有其他的优点，诸如改善的散热，其根据LED的具体应用可以是理想的。
由于SiC的高折射率，穿过SiC衬底的光在衬底的表面处趋向于全内反射进入衬底，除非光以相当低的入射角(即，相当接近法线)照射到该表面上。全内反射的临界角通常依赖于与SiC形成界面的材料。通过使较多的光线以低入射角照射到SiC表面上而限制全内反射，以这样的方式来使SiC衬底成形，可以增加来自SiC基LED的光输出。在Slater等人的美国专利申请Serial No.10/057,821中讲授了多种该成形技术和获得的器件，该申请对应于在2002年9月5日出版的题为“Light Emitting Diodes Including Modifications forLight Extraction and Manufacturing Methods Therefor”的美国公开出版No.US 2002/0123164 A1。
关于倒装芯片安装的一个潜在的问题是，当使用传统的技术将LED安装在基台上时，将诸如银环氧树脂的导电管芯附着材料淀积在LED和/或封装上，并且将LED和基台压在一起。这可使黏性的导电管芯附着材料被挤出来，并且同N型衬底和/或器件中的层相接触，由此形成了肖特基二极管连接，其可以使有源区中的p-n结短路。
通过焊接、热超声清洗和/或热压焊形成的金属-金属接合是可选的附着技术。然而，锡(Sn)是大多数类型的焊料的成分，并且Sn从接合表面向器件中的迁移可以引起不需要的器件退化。该迁移可能干扰诸如欧姆接触的金属-半导体界面，和/或诸如用作镜面的反射界面的金属-金属界面的功能。
发明内容
根据本发明的某些实施例，诸如发光二极管的半导体发光器件包括：衬底；在衬底上的外延区，其中包括诸如发光二极管区的光发射区；和外延区上的包括具有反射体层侧壁的反射体层的多层导电叠层。阻挡层提供在反射体层上并且在反射体层的侧壁上延伸。在其他实施例中，在反射体层和外延区之间，多层导电叠层进一步包括欧姆层，其包括欧姆层侧壁。阻挡层进一步在欧姆层的侧壁上延伸。在本发明的其他实施例中，阻挡层进一步延伸到多层导电叠层外部的外延区上。
在本发明的其他实施例中，阻挡层包括多个第一和第二交替的子层。在某些实施例中，第一子层中包括晶界，而第二子层基本上没有晶界。在其他实施例中，第一子层包括晶界，其排列使得晶界定义了第一子层的偏移砖墙结构。在其他实施例中，第一子层包括钛钨，而第二子层包括铂、钛和/或镍。
在某些实施例中，第一子层被设置为减少金属从反射体层的迁移，并且第二子层被设置为防止第一子层中的至少一些晶界跨越其传播。在其他实施例中，多个第一和第二交替的子层定义了包括第一子层的第一和第二外部子层。在其他实施例中，第二外部子层比第一外部子层厚。
本发明的其他实施例通过在反射体层上形成在反射体层侧壁上延伸的阻挡层，提供了减小金属从反射层迁移到半导体发光器件的外延区中的方法。在其他实施例中，形成阻挡层以在欧姆层侧壁上延伸。在其他实施例中，阻挡层延伸到多层导电叠层外部的外延区上。
本发明的其他实施例将阻挡层形成为多个交替的第一和第二子层，其可以减少与反射体层侧壁相邻的阻挡层的裂化。第一和第二叠层可以定义终止于第一子层的偏移砖墙结构，用以定义外部子层，其中第二子层比第一子层薄，并且外部子层比第一子层厚。
附图说明
图1～10是根据本发明某些实施例在中间制造步骤的过程中，根据本发明的某些实施例的发光二极管的截面图。
图11A～12D通过曲线说明了根据本发明某些实施例的发光二极管的测试结果。
图13～15是根据本发明其他实施例的发光二极管的截面图。
图16和17是根据本发明其他实施例的发光二极管的SEM图像。
具体实施方式
通过参考附图，本发明将在下文中得到更加全面的描述，在附图中示出了本发明的实施例。然而，本发明可以以许多可替换的形式物化，并且不应被解释为限制于此处描述的实施例。
因此，尽管本发明容许各种修改和替换形式，但是在附图中借助于示例示出了本发明的具体实施例，并且在此处将详细描述该具体实施例。然而，应当理解，并非意欲将本发明限制于所公开的具体形式，而是相反地，本发明涵盖如权利要求所限定的本发明的精神和范围内的所有修改方案，等效方案和替换方案。在整个附图的描述中，相似的数字表示相似的元件。在附图中，为了清楚起见，可能夸大了层和区域的尺寸。还应当理解，当诸如层、区域或者衬底的元件被称为位于另一元件“之上”时，其可以直接位于另外的元件上面或者也可能出现插入的元件。相反地，当诸如层、区域或者衬底的元件被称为“直接”位于另一元件“之上”时，不存在插入的元件。而且，此处描述和说明的每个实施例也包括其互补导电类型的实施例。
通常通过参考碳化硅基衬底上的氮化镓基发光二极管，大致描述本发明的实施例。然而，本领域的技术人员应当理解，本发明的许多实施例可以使用对于发射的光是非吸收的或透明的衬底以及折射率匹配的发光二极管外延层的任何组合。在本发明的某些实施例中，衬底的折射率大于二极管的折射率。因此，组合可以包括：GaP衬底上的AlGaInP二极管；GaAs衬底上的InGaAs二极管；GaAs衬底上的AlGaAs二极管；SiC衬底上的SiC二极管、蓝宝石(Al2O3)衬底上的SiC二极管；和/或氮化镓、碳化硅、氮化铝、氧化锌和/或其他衬底上的氮化物基二极管。最后，应当理解，尽管此处针对具有其中包括发光二极管区的外延区的发光二极管描述了本发明的实施例，但是本发明的其他实施例可以用于诸如激光器的其他半导体发光器件，其中外延区中包括诸如激光二极管区的光发射区。
本发明的某些实施例在其周围提供了具有钝化层的金属叠层，其定义了LED器件上的接合区域，其可以良好地适用于通过焊接和/或热超声清洗焊进行的管芯附着。本发明其他实施例提供了可以使用焊接和/或热超声焊来倒装芯片安装的LED器件，并且其包括阻挡层，可以减少或者消除LED的金属和/或半导体层不期望的退化。本发明其他实施例可以提供钝化层和阻挡层。本发明其他实施例提供了制造这些LED器件的方法。根据本发明的某些实施例的钝化层可以提供用于防止跨越二极管区的短路的装置。而且，根据本发明的某些实施例的阻挡层可以提供用于减少锡和/或其他不期望的材料迁移到LED中的装置。
在传统的蓝宝石基的方法中，LED，其还被称为芯片或者管芯，通过透明的环氧树脂附着到基台。在LED具有导电SiC衬底的情况中，典型地使用导电的填有银的环氧树脂，用以使LED和基台相互附着。传统的SiC或者蓝宝石衬底上的氮化物基LED通常以外延侧向上并且使衬底接合到基台来进行封装。
传统的SiC基LED的某些实施例具有n型导电衬底和该衬底上的外延区，该外延区包括一个或者多个n型外延层和一个或者多个p型外延层，用以定义二极管区。透明的欧姆接触可以形成在p型外延LED表面上。如上文提及的对应于美国公开出版No.US 2002/0123164A1的美国专利申请Serial No.10/057,821中讨论的，在薄的透明欧姆接触上形成反射体层以改善从该器件中的光提取是有利的。反射层可用于使电流均匀地流过薄的接触，并且还用于远离基台将光反射回衬底。
不幸地是，如果来自焊料或者热超声/热压焊的Sn和/或其他污染物从接合表面迁移到反射体层，则反射体层的反射性可能变小。而且，如果污染物迁移越过反射体进入透明的欧姆接触，则透明的欧姆接触可能呈现出较高的特定接触电阻率，由此增加了器件的正向电压(VF)。所有这些结果都可作为器件退化的特征。
反射层可以包括Ag和/或Al，并且薄的透明欧姆层可以包括Pt、Pd、Ni、Ti、Au或者这些元素的组合。不幸地是，Sn易于同Ag、Pt、Au形成合金，并且易于同半导体制造中使用的许多其他金属形成合金。
根据本发明的某些实施例，可形成在LED的p型表面上的一系列导电层(此处被称为“多层导电叠层”)的第一部分包括：欧姆层、反射体层和阻挡层。在某些实施例中，阻挡层包括钛、钛/钨(TiW)和/或氮化钛/钨( TiNW)的薄层。在其他实施例中，阻挡层包括钛/钨(TiW)的第一层，和位于第一层上的包括镍的第二层。在其他实施例中，阻挡层延伸到欧姆层和反射体层的侧壁上，并且/或者包括阻挡金属层和第二金属的交替叠层。
在本发明的某些实施例中，多层导电叠层的该部分和器件的顶部通过诸如绝缘层的钝化层进行钝化，其中焊料或者低共熔的管芯附着材料将不会浸润该绝缘层。钝化层可以由传统的旋涂或者淀积技术形成，诸如化学汽相淀积(CVD)和/或反应溅射，并且其可以包括绝缘氧化物和/或氮化物，诸如二氧化硅和/或氮化硅。
在本发明的某些实施例中，随即在钝化层中形成开口，其横向尺寸(即表面积)小于阻挡层的横向尺寸，由此仅有一部分阻挡层的表面暴露出来。使用传统的光刻和刻蚀技术可以制作该开口。在该开口中形成了可任选的粘合层，其可以包括Ti，并且还形成了厚的接合层，其可包括Au、Sn和/或AuSn。在其他实施例中，在粘合层和接合层之间提供了可任选的焊料浸润层。该焊料浸润层可以提供焊料和LED之间的增强的机械连接，其可以增加连接的抗剪强度。
在本发明的某些实施例中，如果在电学测试过程中由探针尖端将机械压力施加到多层导电叠层，则接合层可以用于保护阻挡层。而且，在本发明其他实施例中，接合层中的Au可以用于保护阻挡层防止氧化。在本发明其他实施例中，在接合层中可以将AuSn用作低共熔的管芯附着材料，通过作为焊料接合的替换方案的热超声或者热压焊，其可用于使LED和基台相互接合。
根据本发明某些实施例的多层导电叠层可以良好地适用于固态器件，其中本发明的某些实施例可以提供这样的叠层，该叠层比如果使用Ni或者NiV形成焊料层而获得的叠层显著地更薄。在本发明的某些实施例中，包括W、TiW和/或TiNW和/或W和Ni层的阻挡层，其厚度可以小于仅使用Ni用作阻挡层时所使用的厚度的一半。在考虑通常具有小横向尺寸的固态器件时，以及在考虑如果出现了大的表形尺寸而与使用传统制造技术相关的潜在困难时，上述特性是有利的。阻挡层还可以提供对Sn和/或其他不期望迁移的所需的垂直阻挡。
根据本发明某些实施例的钝化层可以覆盖除了暴露阻挡层的减少面积的开口以外的LED的整个外延表面，并且可以提供障碍以减少或者防止Sn和/或其他不需要的物质迁移进入反射镜层或者欧姆接触，或者向下进入金属叠层的边缘。在LED具有导电衬底的情况中，根据本发明某些实施例的钝化层还可以用于阻止管芯附着材料同衬底接触，该接触会产生不期望的效果，诸如形成寄生肖特基二极管。
工作于高功率电平的大面积LED可以使用具有低热阻的封装，以减小或防止器件性能的退化。环氧树脂基的管芯附着材料相比于金属管芯附着材料，可以具有高的热阻。在倒装芯片配置中，LED的p-n结区域被安装为与散热封装非常接近，其可以绕开衬底的热阻。这在本发明的某些实施例中可用于大面积SiC基LED，尽管SiC具有低的热阻。由于蓝宝石的高热阻，因此本发明的某些实施例提供的金属-金属接合也可用于具有蓝宝石衬底的LED中。因此，本发明的某些实施例可以用于大面积LED，其可以得益于使用结向下(倒装芯片)的金属-金属管芯附着配置。本发明其他实施例可用于小面积LED。
本发明的某些实施例还可以增加器件在随后的封装、组装和再加工/修理步骤的过程中所能承受的可允许温度范围。金属-金属接合可被设计用于随后的热循环，例如，其中LED安装在印刷电路板上。如果LED管芯采用300℃下的AuSn热超声或者热压焊、或者通过230℃下的SnAg焊接而附着到其基台上，则随后使用200℃下的SnPb焊接的工艺循环可能不会导致由管芯附着材料的回流引发的机械故障。即，在升高的温度下的后继工艺可能不会引起LED管芯与基台分离。相反地，使用环氧树脂基的管芯附着方法的LED可能不能承受高热循环。而且，透明的环氧树脂在热处理过程中可能脱色，导致了不期望的光衰减。
本发明的某些实施例还可以增加LED和基台之间的最终接合的抗剪强度。包括了焊料阻挡层，其减少或者防止锡和/或其他不期望的物质到达器件的外延层，可以保持金属-半导体界面的粘合强度，并且可以导致更坚固的机械稳定的器件。特别地，已经发现，在金接合层下方包括镍焊料浸润层的实施例可以呈现出优良的抗剪强度。在随后的封装、组装和再加工/修理步骤的过程中，还可以通过热循环来维持该抗剪强度。
此外，本发明的某些实施例可以提高最终器件的热导率。该效果在所谓的“功率”或者大面积LED中是特别明显的，其中该LED可以承载比传统LED高很多的电流。在这种LED中，本发明的某些实施例可以防止或者减小金属层中的“空洞化”。空洞化是指在金属区域中形成物理空洞和空间。本发明的某些实施例可用于维持该金属层中的紧密的颗粒结构，由此，尽管工作于高的功率电平，并具有相应的高结温度，但是仍允许器件维持高的热导率。提高的热导率还可以帮助减小密封材料的退化，在该密封材料中封装了LED，特别是功率LED。该密封典型地对热敏感并会变黄，并且长期暴露在高温之后透明度会减小。通过提高LED安装界面的热导率，较少的热通过密封材料散发，这可以导致退化的减小。
图1示出了根据本发明某些实施例的LED器件的前体10，包括分别具有第一和第二相对表面20a和20b的衬底20，以及形成在衬底20的第一表面20a上的外延区22。衬底20可以包括碳化硅、蓝宝石、氮化铝、氮化镓或者任何其他适用的导电或者非导电衬底材料。在本发明的某些实施例中，衬底20包括导电掺杂的SiC。在本发明的某些实施例中，衬底20对于预定波长范围中的光辐射是透明的。在本发明的某些实施例中，外延区22包括导电缓冲层和多个III族元素氮化物的外延层，其中至少一些层提供了二极管区。图1～10中示出的衬底、外延层和金属层的尺寸并非按照比例绘制，而是针对说明性的目的而有所夸大。例如，通过等离子体增强化学汽相淀积(PECVD)，可以在外延区22的表面上选择性地形成薄的SiO2层和/或其他层(未示出)，用以在随后工艺和清洗步骤中对其进行保护。
在外延区22淀积之后，外延区22如图2所示进行构图，用以形成多个台面30，每个台面30具有侧壁30a、30b。尽管在图2中没有示出，但是台面30可以延伸进入衬底20。而且，在本发明的某些实施例中，通过穿过掩模中的开口的选择性地外延生长，可以形成台面30，而非使用覆盖外延生长和刻蚀。
仍然参考图2，在本发明的某些实施例中，光致抗蚀剂24和/或其他材料的层形成在前体10的表面上，并且进行构图以暴露台面30的表面，由此在台面30的表面上定义了第一减小区域30c。如果存在任选的SiO2层，则其可以通过光致抗蚀剂24中的开口进行刻蚀，以暴露台面30中外延区22的外延表面层上的第一减小区域30c。
然后，使用例如传统的剥离技术，在台面30的第一减小区域30c上形成多层导电叠层35。如图3中所示，多层导电叠层35包括欧姆层32、反射体层34和阻挡层36。在本发明的某些实施例中，欧姆层34包括铂，但是在其他实施例中，其可以包括钯、镍/金、氧化镍/金、氧化镍/铂、钛和/或钛/金。在上文提及的美国公开出版No.US2002/0123164 A1中描述了欧姆层的其他实施例。在本发明的某些实施例中，如果欧姆层32包括Pt，则其厚度约为25。反射体层34可以包括任何适用的反射金属，并且可以包括Al或Ag。在本发明的某些实施例中，反射体层34的厚度约为1000。在上文提及的对应于美国公开出版No.US 2002/0123164 A1的专利申请SerialNo.10/057,821中描述了反射体的其他实施例。
在本发明的某些实施例中，阻挡层36可以是焊料阻挡层，用以防止诸如锡的焊料金属同反射体层34和/或欧姆层32发生反应。阻挡层36包括W、TiW和/或TiN/W，并且在本发明的某些实施例中，其厚度在约500和约50,000之间，而在本发明的另外实施例中，其厚度约为5000。在本发明的另外实施例中，阻挡层36可以包括TiW，其具有约5％的Ti和约95％的W的组分。
当在低于约210℃的回流温度下执行焊料接合操作(下文所述)时，可以使用包括钨或者钛/钨、并且厚度在约500到约3000之间的阻挡层36的其他实施例。例如，根据本发明的某些实施例，当在约190℃～210℃的回流温度下使用低共熔的金/铅/锡焊料时，可以使用包括约在500到约3000之间的钛/钨的阻挡层。
在本发明的其他实施例中，可以使用更高的回流温度，以适应具有约220℃～260℃的回流温度的其他焊料，诸如包括锡、银和锑的焊料。这些焊料的一个示例是Kester牌的R276AC银-锡焊膏，其中有约96.5％的锡和3.5％的银。因此，在本发明的某些实施例中，阻挡层36包括约5000厚的钨或者钛/钨的第一层36a，和第一层36a上的包括约2000厚的镍的第二层36b。已经发现，本发明的这些实施例中的一些可以承受约325℃～350℃之间的温度约五分钟，而基本上不会增加正向电压(VF)或者减小LED的光输出。因此，在本发明的某些实施例中，包括钨或钛/钨的层36a和镍层36b的多层阻挡层36用于具有大于约200℃的回流温度的焊料。在本发明的其他实施例中，这些多层阻挡层可以用于具有大于约250℃的回流温度的焊料。
在本发明的某些实施例中，使用例如电子束技术来淀积钨、银和铂。TiW可以使用电子束技术进行淀积，但是在本发明的其他实施例中，Ti和W同时进行溅射淀积。此外，在本发明的其他实施例中，TiW可以在氮的环境中进行溅射淀积以形成TiN/TiW层，该层也形成了对Sn扩散的阻挡层。
在本发明的其他实施例中，阻挡层36可以基本上由镍或者NiV构成。在本发明的其他实施例中，阻挡层36可以包括由厚度约在500～10,000之间的金层完全覆盖的2500的镍焊料阻挡层。该金层可以防止镍层氧化。然而，镍阻挡层的使用可以导致由于锡的迁移而引起的在升高的温度和电流水平下光学和电学性能的不可接受的高度退化。而且，由于膜应力可以很高，因此较厚的镍膜是难于使用的。这产生了关于使镍同相邻的反射层和/或欧姆层分层的考虑。而且，在阻挡层边缘处Au的存在，可以产生使Sn向下迁移并围绕阻挡层边缘的路径。
现在参考图4，在本发明的某些实施例中，钝化层40被淀积或者通过其他方法形成在器件前体10的第一(或者外延侧)表面20a上。在本发明的某些实施例中，钝化层40可以包括SiO2和/或SiN(其可以按照化学计量或者非化学计量进行淀积)，并且可以通过诸如PECVD和/或反应溅射的传统技术进行淀积。在本发明的某些实施例中，钝化层40的厚度约为1500。同样如图4所示，该覆盖淀积还在多层导电叠层35和台面30的侧壁上、以及阻挡层36的暴露表面上形成了钝化层。
现在参考图5，钝化层40通过刻蚀掩模(诸如光致抗蚀剂)进行构图，用以提供第一构图钝化层40a，并且用以选择性地显露阻挡层36的表面的第二减小区域部分36c。在本发明的其他实施例中，可以使用剥离技术来暴露阻挡层36的表面的第二减小区域部分36c。在本发明的其他实施例中，可以使用钝化层40a的选择性淀积，使得不需要使用单独的构图步骤。
仍然参考图5，然后在阻挡层36的第二减小区域36c上淀积包括例如Ti的任选粘合层55，并且在粘合层55上淀积接合层60。通过将构图的钝化层40a用作掩模和/或使用剥离技术，可以执行这些淀积。在本发明的某些实施例中，粘合层55的厚度约为1000。接合层60可以包括Au、Sn和/或AuSn，并且在某些实施例中厚度约为1000。在本发明的某些实施例中，接合层60的厚度可以高达约1μm(如果是Au)或者约1.7μm(如果是AuSn)。然而，在某些实施例中，厚度大于约1000的Au层的使用可能导致不一致的焊料回流处理，或者导致焊接附着的Au变脆，其可以导致低的抗剪强度。如所示出的，根据本发明的某些实施例，构图的钝化层40a还位于接合层和粘合层55的侧壁上。在其他实施例中，构图的钝化层40a不在粘合层55和接合层60的侧壁上延伸。在这些实施例中，钝化层可以在导电叠层35的侧壁上延伸。根据本发明的其他实施例，接合层60延伸离开多层导电叠层35，超出了构图的钝化层40a。在其他实施例中，接合层60不延伸超出构图的钝化层40a的外表面。
对于形成在导电衬底上的器件，在与外延区相对的第二衬底表面20b上形成了欧姆接触和引线接合焊盘(未示出)，用以形成垂直导电器件。在对应于美国公开出版No.US 2002/0123164 A1的专利申请Serial No.10/057,821中描述了许多此类实施例。对于形成在非导电衬底上的器件，可以在器件的n型外延区上形成欧姆接触和引线接合焊盘(未示出)，用以形成水平导电器件。在对应于美国公开出版No.US 2002/0123164 A1的专利申请Serial No.10/057,821中也示出了许多此类实施例。
现在参考图6，前体10被切成单独的发光二极管100。图6还示出了可将LED 100锯开，使得它们具有倾斜的侧壁结构70，用以增加光提取。在对应于美国公开出版No.US 2002/0123164 A1的专利申请Serial No.10/057,821中描述了许多另外的衬底成形的实施例。
因此，图6示出了根据本发明的某些实施例的发光二极管100，其包括衬底20；衬底20上的外延区(前面被称为平台)30，其中包括二极管区；在相对于衬底20的外延区30上的多层导电叠层35；和钝化层40b，其至少部分在相对于外延区30的多层导电叠层35上延伸，用以在相对于外延区30的多层导电叠层35上定义减小面积的接合区域36c。在某些实施例中，钝化层40b还延伸跨越多层导电叠层35，跨越外延区30，并且延伸到第一衬底表面20a上。同样如图6所示，在本发明的某些实施例中，多层导电叠层35和外延区30均包括侧壁，并且钝化层40b在多层导电叠层35和外延区30的侧壁上延伸。同样如图6所示，在接合区36c上提供了接合层60。接合层60也包括接合层侧壁，并且钝化层40b可以或者可以不延伸到接合层侧壁上。最终，在多层导电叠层35和接合层60之间可以提供粘合层55，并且钝化层40b可以或者可以不延伸到接合层60和/或粘合层55的侧壁上。
仍然参考图6，在本发明的某些实施例中，衬底20包括与外延区30相邻的第一表面20a和与外延区相对的第二表面20b。如图6中所示，接合层60具有小于多层导电叠层35的表面积，并且多层导电叠层35具有小于外延区30的表面积。外延区30具有小于第一表面20a的表面积。第二表面20b也具有小于第一表面20a的表面积。
图6还示出了根据本发明的某些实施例的发光二极管，其包括衬底20，分别具有第一和第二相对的表面20a和20b，并且第二表面20b具有小于第一表面20a的表面积。外延区30位于第一表面20a上，并且其中包括二极管区。欧姆层32位于外延区30上与衬底20相对。反射体层34位于欧姆层32上与外延区30相对。阻挡层36位于反射体层34上与欧姆层32相对。粘合层55位于阻挡层36上与反射体层34相对。最后，接合层60位于粘合层55上与阻挡层36相对。
同样如图6所示，在本发明的某些实施例中，阻挡层36包括钨、钛/钨和/或氮化钛/钨。在本发明的其他实施例中，锡阻挡层36包括包含钨的第一层36a，还包括包括镍的第二层36b，其在包括钨的第一层36a上。
同样如图6所示，在本发明的某些实施例中，外延区30具有小于第一表面20a的表面积。阻挡层36、反射体层34和欧姆层32具有相同的表面积，该表面积小于外延区30的表面积。粘合层55和接合层60具有相同的表面积，该表面积小于阻挡层36、反射体层34和欧姆层32的表面积。
最后，同样如图6所示，在本发明的某些实施例中，外延区30、欧姆层32、反射体层34、阻挡层36、粘合层55和接合层60均包括侧壁，并且发光二极管100进一步包括外延区30、欧姆层32、反射体层34和阻挡层36的侧壁上的钝化层40b。而且，该钝化层可以或者可以不延伸到粘合层55和/或接合层60的侧壁上。钝化层40b还可以在衬底20的第一表面20a上延伸。
图7示出了本发明的其他实施例，其中接合层60包括焊料浸润层62和浸润钝化层64。在某些实施例中，焊料浸润层62包括镍，并且厚度约为2000。在某些实施例中，浸润钝化层64包括Au，并且厚度约为500。根据本发明的某些实施例，使用镍焊料浸润层62可以提供对焊料的增强的机械接合，其可以增加连接的抗剪强度，并且可以减小机械故障的可能性。
图8示出了本发明的其他实施例，其中接合层60和任选的粘合层55未延伸超出钝化层40b的外部边缘40c。根据本发明的某些实施例，当使用焊料接合将LED安装到引线框上时，可以使用该配置。
图1～8还示出了制造多个根据本发明的某些实施例的发光二极管的方法。这些方法包括在衬底20上外延地形成多个间隔开的平台区域30，该平台区域中包括二极管区(图2)。在该平台区域上定义第一减小面积区域30c(图2)。在平台区域30的第一减小面积区域30c上形成包括阻挡层的多层导电叠层35(图3)。在平台区域30之间的衬底20上、在平台区域的暴露部分上和在多层叠层35的暴露部分上形成钝化层40a，该钝化层40a定义了多层导电叠层35上的第二减小面积区域36c(图4和5)。然后在多层导电叠层35的第二减小面积区域36c上形成接合层60(图5)。在台面30之间衬底20被切开以产生多个发光二极管100(图6)。
现在参考图9和10，一旦LED 100被切开，则如图9和10所示，LED和导电基台75相互附着。图9示出了本发明的实施例，其中LED100以外延侧向下的“倒装芯片”配置、通过热超声和/或热压接合进行安装。即，取代使用环氧树脂或者焊料来形成LED 100和基台75之间的机械连接或接合，LED 100的接合层60通过热超声或者热压直接接合到基台75，例如，如美国临时申请Serial No.60/307,234和美国公开出版No.US 2002/0042507 A1中所描述的。
在根据本发明某些实施例的某些热超声或热压焊的实施例中，安置LED芯片100使之同基台机械接触，并且使LED芯片100在大于接合金属的低共熔温度的温度下，经受机械和/或超声激励。这样，接合金属形成与金属基台的接合，其提供了LED和基台之间的电机械连接。在本发明的实施例中，其中接合层60具有约80％/20％的相对组分的Au/Sn，用于热超声接合的温度可以是约300℃。
阻挡层36和/或钝化层40b的存在可以减小或者防止接合层60中的金属同反射层34和/或欧姆层32之间不期望的相互作用。阻挡层36和/或钝化层40还可以用于阻止或者抑制金属沿金属叠层35的边缘不期望的迁移。
在本发明的其他实施例中，使用金属焊料80，诸如SnAg、SnPb和/或其他的焊料，可以将LED 100安装在基台75上，如图10所示。钝化层40可以减少或者防止来自焊料80的Sn迁移到反射层34和/或欧姆层32(以及由此潜在地使其退化)。钝化层40b还可以减少或者防止导电焊料80接触衬底20和平台侧壁，否则其可以导致形成对于器件100的n型区所不期望的寄生肖特基接触。根据本发明的其他实施例，可以使用其他的接合技术，在上文引用的临时申请SerialNo.60/307,311和美国公开出版No.2003/0045015中公开了这些接合技术。
测试结果
下面的测试结果是说明性的，并且不应被解释为限制了本发明的范围。图11A～11D通过曲线说明了关于2500的Ni焊料阻挡层的测试结果，而图12A～12D通过曲线说明了关于5000的TiW阻挡层的结果。
在第一个测试中，测量了多个LED样本的高温工作寿命((HTOL)。在该测试中，制造了20个具有TiW焊料阻挡层36、SiN钝化层40b和金接合层60的LED。还制造了20个具有相同结构的LED，除了它们使用Ni焊料阻挡层。这些器件通过焊料接合安装在镀银的半径5mm的引线框上。然后，使这些器件在20mA的正向电流下工作，同时维持在85℃的温度下。在24、168、336、504、672、864和1008小时后测量光学输出功率和VF。如图11A和12A所示，相比于具有TiW阻挡层的器件，具有Ni阻挡层的器件呈现出较大的光输出退化。而且，VF在Ni阻挡层器件(图11B)中比在TiW阻挡层器件(图12B)中增加得更多。
在第二个测试中，制造了20个具有TiW焊料阻挡层36、SiN钝化层40b和金接合层60的LED，并且制造了20个具有相同结构的LED，除了它们使用Ni阻挡层。按照上文关于HTOL测试所描述的来安装这些器件，并且这些器件在70mA的脉冲正向电流(4kHz下25％的占空比)下工作504小时，同时维持在85℃的温度和85％的相对湿度下。在24、168、336、504、672、864和1008小时后测量光学输出功率和VF。如图11C和12C所示，具有Ni阻挡层的器件发生较大的光输出退化，并且如图11D和12D所示，具有Ni阻挡层的器件发生较大增加的VF。
阻挡层/子层结构和制造方法
期望的是，限制金属自反射体层34(还被称为镜面34)的迁移，这是因为，如果该金属同台面30接触，则可以使器件的pn结短路。这在镜面34包括银时是特别正确的，银趋向于在相对低的温度下易于迁移。参看，例如，题为“Corrosion and EnvironmentalDegradation”的教科书，Vol.II，Schütze，2000，pp.451-452。在出现表面湿气和电场的情况中，由于氧化和/或腐蚀，在正的(阳极)金属化处可以形成银离子。当银离子向负的(阴极)金属化迁移时，它们可以以树突的形式(即分支结构)镀出来。最终该树突可以桥接LED的阳极和阴极之间的间隙并引起短路。
根据本发明的某些实施例，为了限制镜面金属34向台面30的迁移，理想地是，使阻挡层36在反射体层34的侧壁上延伸，如图13所示。这可以通过下列操作实现，即，执行附加的光刻步骤以形成欧姆接触层32和反射体层34，以便相比于阻挡层36的宽度而具有减小的宽度，和/或使用其他传统的技术。这样，当形成阻挡层36时，例如通过淀积，其可以接触反射体层34和欧姆接触32的侧壁以及台面30的表面围绕欧姆接触32和反射体层34的部分。
如果阻挡层36形成为以便覆盖反射体层34的侧壁，如图13所示，则阻挡层中的裂纹可能在反射体层34的侧壁附近形成。该裂纹可以提供银从反射体层34中逃脱并潜在地迁移到台面30的迁移路径。图14中说明了该裂纹的形成，其示出了台面30，在该台面30上以及形成了薄的欧姆接触层32。在该欧姆接触层32上形成了银反射体层34，并且该整体结构由诸如TiW的阻挡金属层36覆盖。如在图14中可以看到的，当淀积TiW阻挡金属层36时，其形成了由晶界49分开的垂直取向晶粒47。在反射体层34拐角处的晶粒47的失配可以导致形成裂纹51，其可以提供金属从反射体层34中逃脱并潜在地迁移到台面30的迁移路径。
为了减少或者避免裂纹51的形成，根据本发明的某些实施例，阻挡层36可以包括多个交替的诸如TiW的阻挡金属36A和诸如铂的第二金属36B的子层，如图15所示。适用于第二金属36B的金属是Pt、Ti、Ni和/或其他的金属。金属36B不应易于在LED结构中迁移，并且应具有高于用于制造LED的后续任意工艺步骤的熔点(在某些实施例中至少是约200℃)。在一个实施例中，阻挡层36包括至少重复了两次的约1000的TiW和约500的铂的交替子层，叠层的顶部子层和底部子层均包括TiW。换言之，多个第一和第二交替子层定义了包括第一子层的第一和第二外部子层。此外，叠层中的TiW的第二(最后的)外部层可被制造为具有约5000的厚度，用以用作焊料阻挡层。在一个实施例中，TiW/Pt层的叠层重复了六次，使得TiW的最终(终止)层的厚度约为5000。在本发明的其他实施例中可以使用阻挡层金属36A和第二金属36B的许多其他的厚度。通常，阻挡层金属36A应足够薄以减小或防止裂化，但是也应足够厚以提供有效的阻挡，而第二金属36B应当足够薄以便不会使接触电阻退化，但是也应足够厚，用以防止阻挡金属层36A中的裂纹传播越过第二阻挡层。
如图15所示，连续的TiW层的晶界49不必垂直对准，由此抑制了穿过阻挡层36的长裂纹的形成，否则其可以提供对于反射体金属的迁移路径。在这一点上，连续的TiW层可以形成这样的图案，即通常类似于在每个层中具有偏移晶粒的叠层的砖墙。
在图16和17中示出了该效果，其分别是根据图14和15中说明的实施例制造的金属叠层的40,000倍的SEM图像。在图16所示的结构中，TiW阻挡层36作为单独的层淀积在反射体34和欧姆接触32上。垂直晶界49在阻挡层36中是可见的。此外，可以看到裂纹51从反射体层34的边缘延伸到阻挡层的表面。
相反地，在图17所示的结构中，阻挡层36包括多个TiW 36A和铂36B的交替的层。可以清楚地看到交替的TiW层36A中的晶界49在反射体层34和台面30上形成砖墙图案。相比于图16中示出的结构，在阻挡层36中不存在明显的裂纹。
在附图和说明书中，公开了本发明的实施例，尽管使用了具体的术语，但是它们仅用于一般的和说明性的目的而非限制性的目的，在附属权利要求中阐述了本发明的范围。

Claims (36)

1.一种半导体发光器件，包括：
衬底；
在衬底上的外延区，其中包括光发射区；
位于外延区上的多层导电叠层，包括包含有反射体层侧壁的反射体层；和
阻挡层，位于反射体层上，并且在反射体层的侧壁上延伸。
2.权利要求1的发光器件：
其中，在反射体层和外延区之间，多层导电叠层进一步包括包含有欧姆层侧壁的欧姆层；并且
其中阻挡层进一步在欧姆层的侧壁上延伸。
3.权利要求1的发光器件，其中阻挡层进一步延伸到多层导电叠层外部的外延区上。
4.权利要求2的发光器件，其中阻挡层进一步延伸到多层导电叠层外部的外延区上。
5.权利要求1的发光器件，其中阻挡层包括多个第一和第二交替的子层。
6.权利要求5的发光器件，其中第一子层中包括晶界，且其中第二子层基本上没有晶界。
7.权利要求5的发光器件，其中第一子层中包括晶界，其排列使得该晶界在第一子层中定义了偏移砖墙结构。
8.权利要求5的发光器件，其中第一子层包括钛钨，并且其中第二子层包括铂、钛和/或镍。
9.权利要求7的发光器件，其中第一子层包括钛钨，并且其中第二子层包括铂、钛和/或镍。
10.权利要求5的发光器件，其中第一子层被设置为减少金属从反射体层的迁移，并且其中第二子层被设置为防止第一子层中的至少一些晶界跨越其而传播。
11.权利要求7的发光器件，其中第一子层被设置为减少金属从反射体层的迁移，并且其中第二子层被设置为防止第一子层中的至少一些晶界跨越其而传播。
12.权利要求5的发光器件，其中第二子层比第一子层薄。
13.权利要求5的发光器件，其中多个第一和第二交替的子层定义了包括第一子层的第一和第二外部子层。
14.权利要求13的发光器件，其中第一外部子层与反射体层相邻，而第二外部子层远离反射体层，并且其中第二外部子层比第一外部子层厚。
15.权利要求9的发光器件，其中第二子层比第一子层薄。
16.权利要求15的发光器件，其中多个第一和第二交替的子层定义了包括第一子层的第一和第二外部子层。
17.权利要求16的发光器件，其中第一外部子层与反射体层相邻，而第二外部子层远离反射体层，并且其中第二外部子层比第一外部子层厚。
18.权利要求5的发光器件，其中第一子层包括厚度约为1000的钛钨子层，并且其中第二子层包括厚度约为500的铂子层。
19.权利要求17的发光器件，其中第一子层包括厚度约为1000的钛钨子层，其中第二子层包括厚度约为500的铂子层，其中第一外部子层包括厚度约为1000的钛钨子层，并且其中第二外部子层包括厚度约为5000的钛钨子层。
20.权利要求1的发光器件，其中阻挡层被设置为防止在该反射体层侧壁的附近，至少一些裂纹出现于其中。
21.权利要求1的发光器件，其中衬底包括碳化硅，而外延区包括氮化镓。
22.权利要求1的发光器件，其中欧姆层包括铂、钯、镍/金、氧化镍/金、氧化镍/铂、钛和/或钛/金，并且其中反射体层包括铝和/或银。
23.权利要求1的发光器件，其中反射体层包括银。
24.权利要求5的发光器件，其中第一子层足够厚以减少金属从反射体的迁移，但是又足够薄以防止第一子层的至少一些裂化，并且其中第二子层足够厚以防止第一子层中的至少一些晶界跨越其传播，但是又足够薄，使得不会使多层导电叠层的电阻退化。
25.在半导体发光器件中，该器件包括：衬底；在衬底上的外延区，其中包括器件区；和外延区上的包括具有反射体层侧壁的反射体层的多层导电叠层，一种减少金属从反射体层迁移到外延区中的方法，该方法包括：
在反射体层上形成在反射体层的侧壁上延伸的阻挡层。
26.权利要求25的方法，其中在反射体层和外延区之间，多层导电叠层进一步包括包含有欧姆层侧壁的欧姆层，该形成进一步包括：
在反射体层上形成阻挡层，并且在反射体层侧壁的侧壁和欧姆层的侧壁上延伸。
27.权利要求26的方法，其中该形成进一步包括：
在反射体层上形成阻挡层，并且在反射体层侧壁上、欧姆层的侧壁上以及多层导电叠层外部的外延区上延伸。
28.权利要求25的方法，进一步包括：
将阻挡层形成为多个交替的第一和第二子层。
29.权利要求28的方法，其中第一子层中包括晶界，其排列使得该晶界定义了第一子层的偏移砖墙结构。
30.权利要求28的方法，其中将阻挡层形成为多个第一和第二交替的子层进一步包括，形成第二子层比第一子层薄。
31.权利要求28的方法，进一步包括：
以第一子层终止多个交替的第一和第二子层，用以定义外部子层。
32.权利要求31的方法，其中外部子层比第一子层厚。
33.权利要求28的方法，其中第二子层比第一子层薄。
34.权利要求28的方法，其中衬底包括碳化硅，而外延区包括氮化镓。
35.权利要求28的方法，其中反射体层包括银。
36.权利要求28的方法，其中将阻挡层形成为多个第一和第二交替的子层包括：
形成第一子层，使之足够厚以减少金属从反射体的迁移，但是又足够薄以防止第一子层的裂化，并且形成第二子层，使之足够厚以防止第一子层中的至少一些晶界跨越其传播，但是又足够薄，使得不会使多层导电叠层的电阻退化。
CNB038174677A 2002-07-22 2003-07-15 包括阻挡层/子层的发光二极管及其制造方法 Expired - Lifetime CN100347866C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/200,244 2002-07-22
US10/200,244 US6740906B2 (en) 2001-07-23 2002-07-22 Light emitting diodes including modifications for submount bonding
US45096003P 2003-02-28 2003-02-28
US60/450,960 2003-02-28

Publications (2)

Publication Number Publication Date
CN1672268A true CN1672268A (zh) 2005-09-21
CN100347866C CN100347866C (zh) 2007-11-07

Family

ID=30772536

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038174677A Expired - Lifetime CN100347866C (zh) 2002-07-22 2003-07-15 包括阻挡层/子层的发光二极管及其制造方法

Country Status (6)

Country Link
EP (2) EP1523776B1 (zh)
JP (1) JP4602079B2 (zh)
CN (1) CN100347866C (zh)
AU (1) AU2003263779A1 (zh)
CA (1) CA2492249A1 (zh)
WO (1) WO2004010509A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738331A (zh) * 2011-04-08 2012-10-17 新世纪光电股份有限公司 垂直式发光二极管结构及其制作方法
CN103415935A (zh) * 2011-03-14 2013-11-27 皇家飞利浦有限公司 具有重新分布用于倒装芯片安装的垂直接触件的led
CN106449955A (zh) * 2016-11-17 2017-02-22 映瑞光电科技(上海)有限公司 一种垂直结构发光二极管及其制造方法
CN106449932A (zh) * 2016-11-17 2017-02-22 映瑞光电科技(上海)有限公司 一种垂直结构发光二极管及其制造方法
US9871169B2 (en) 2013-07-17 2018-01-16 Genesis Photonics Inc. Light emitting diode structure
CN108110116A (zh) * 2017-10-20 2018-06-01 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN116646435A (zh) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US7211833B2 (en) 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
JP2005228924A (ja) * 2004-02-13 2005-08-25 Toshiba Corp 半導体発光素子
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
WO2006005062A2 (en) 2004-06-30 2006-01-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US8513686B2 (en) * 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
EP1810351B1 (en) * 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
JP5308618B2 (ja) * 2006-04-26 2013-10-09 日亜化学工業株式会社 半導体発光装置
US20080042145A1 (en) * 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP2011066296A (ja) * 2009-09-18 2011-03-31 Fuji Xerox Co Ltd 電極コンタクト構造、自己走査型発光素子アレイ
JP4803302B2 (ja) * 2009-12-17 2011-10-26 三菱化学株式会社 窒化物半導体発光素子
US9269662B2 (en) * 2012-10-17 2016-02-23 Cree, Inc. Using stress reduction barrier sub-layers in a semiconductor die
KR101976450B1 (ko) 2012-10-19 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN112885822B (zh) * 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
CN115498088B (zh) * 2022-11-16 2023-01-31 镭昱光电科技(苏州)有限公司 微型发光二极管及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894919A (en) * 1974-05-09 1975-07-15 Bell Telephone Labor Inc Contacting semiconductors during electrolytic oxidation
FR2394894A1 (fr) * 1977-06-17 1979-01-12 Thomson Csf Dispositif de prise de contact sur un element semiconducteur
FR2488049A1 (fr) * 1980-07-31 1982-02-05 Bouley Jean Source lumineuse a jonction semiconductrice, notamment source-laser, utilisant des diodes schottky, et procede de fabrication
JPH11121803A (ja) * 1997-10-16 1999-04-30 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JPH11220168A (ja) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体素子及びその製造方法
JP3531475B2 (ja) * 1998-05-22 2004-05-31 日亜化学工業株式会社 フリップチップ型光半導体素子
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3975388B2 (ja) * 2000-04-07 2007-09-12 サンケン電気株式会社 半導体発光素子
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
DE10112542B9 (de) * 2001-03-15 2013-01-03 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optisches Bauelement
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415935A (zh) * 2011-03-14 2013-11-27 皇家飞利浦有限公司 具有重新分布用于倒装芯片安装的垂直接触件的led
CN103415935B (zh) * 2011-03-14 2016-09-14 皇家飞利浦有限公司 具有重新分布用于倒装芯片安装的垂直接触件的led
CN102738331A (zh) * 2011-04-08 2012-10-17 新世纪光电股份有限公司 垂直式发光二极管结构及其制作方法
US9871169B2 (en) 2013-07-17 2018-01-16 Genesis Photonics Inc. Light emitting diode structure
CN106449955A (zh) * 2016-11-17 2017-02-22 映瑞光电科技(上海)有限公司 一种垂直结构发光二极管及其制造方法
CN106449932A (zh) * 2016-11-17 2017-02-22 映瑞光电科技(上海)有限公司 一种垂直结构发光二极管及其制造方法
CN108110116A (zh) * 2017-10-20 2018-06-01 华灿光电（浙江）有限公司 一种发光二极管芯片及其制作方法
CN116646435A (zh) * 2023-07-26 2023-08-25 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN116646435B (zh) * 2023-07-26 2023-09-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CA2492249A1 (en) 2004-01-29
EP2287930A1 (en) 2011-02-23
CN100347866C (zh) 2007-11-07
WO2004010509A3 (en) 2004-09-23
WO2004010509A2 (en) 2004-01-29
JP2006502563A (ja) 2006-01-19
EP2287930B1 (en) 2019-06-05
EP1523776A2 (en) 2005-04-20
AU2003263779A8 (en) 2004-02-09
AU2003263779A1 (en) 2004-02-09
EP1523776B1 (en) 2019-05-15
JP4602079B2 (ja) 2010-12-22

Similar Documents

Publication Publication Date Title
CN100347866C (zh) 包括阻挡层/子层的发光二极管及其制造方法
CN1330008C (zh) 包括辅助支架键合修正的发光二极管及其制造方法
US8907366B2 (en) Light emitting diodes including current spreading layer and barrier sublayers
US6794684B2 (en) Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US7179670B2 (en) Flip-chip light emitting diode device without sub-mount
TWI449201B (zh) 氮化銦鎵發光二極體之高反射率ｐ接觸
US9246053B2 (en) Light-emitting device and fabrication method thereof
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101205524B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN1874021A (zh) 发光二极管的结构及其制造方法
KR20040019363A (ko) 서브마운트 결합을 위한 모디피케이션을 포함한 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211202

Address after: California, USA

Patentee after: Kerui led Co.

Address before: North Carolina

Patentee before: CREE, Inc.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071107