CN1658734A - 印刷电路板基片及其构造方法 - Google Patents
印刷电路板基片及其构造方法 Download PDFInfo
- Publication number
- CN1658734A CN1658734A CN200410095761.6A CN200410095761A CN1658734A CN 1658734 A CN1658734 A CN 1658734A CN 200410095761 A CN200410095761 A CN 200410095761A CN 1658734 A CN1658734 A CN 1658734A
- Authority
- CN
- China
- Prior art keywords
- dielectric material
- layer
- adhesive phase
- signal
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000003989 dielectric material Substances 0.000 claims abstract description 88
- 239000000853 adhesive Substances 0.000 claims description 48
- 230000001070 adhesive effect Effects 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 31
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 230000001808 coupling effect Effects 0.000 claims description 6
- 238000010276 construction Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 4
- 239000012790 adhesive layer Substances 0.000 abstract 2
- 230000004907 flux Effects 0.000 description 12
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 229920000295 expanded polytetrafluoroethylene Polymers 0.000 description 6
- 239000002313 adhesive film Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- 239000005041 Mylar™ Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000009970 fire resistant effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011469 building brick Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
印刷电路板(PCB)基片(100)及其构造方法。在一个实施例中，第一介质材料(102)与第一电流返回层(104)相结合，第二介质材料(106)与第二电流返回层(108)相结合。信号通路层(110)插入在第一介质材料(102)和第二介质材料(106)之间。粘合剂层(126)插入在第一介质材料(102)和第二介质材料(106)之间，使得粘合剂层(126)基本上与信号通路层(110)共平面。
Description
技术领域
本发明涉及印刷电路板基片及其构造方法。
背景技术
近年来计算机产业一直在努力引入在高频例如高于1GHz的频率下具有低衰减的印刷电路板基片。相关地，计算机产业也在努力降低采用通过差分耦合迹线的奇模传播的印刷电路板(PCB)基片中的衰减。这些衰减损耗与PCB基片复合材料的损耗角正切相关联，其中复合材料的复介电常数εr随频率而变，可用以下方程表示：
εr＝ε’r-jε”r，式中
ε’r是复合材料的相对介电常数，它以频率的函数的形式而变化；以及
ε”r是复合材料的损耗系数，它以频率的函数的形式而变化。
可以根据相对介电常数ε’r和损耗系数ε”r，用以下方程来定义损耗角正切(tanδ)：
tanδ＝ε”r/ε’r
现有的PCB基片包括信号迹线，所述信号迹线设置在复合介质材料(例如耐火(FR)-4材料，这是一种由嵌入环氧树脂中的玻璃纤维制成的价格低廉的复合材料)中。在介质材料固化过程中，树脂成分和玻璃成分以不同的速率固化，从而产生一种由叠加在树脂相上的玻璃相形成的相分离。通常，树脂相比玻璃相具有更高的损耗角正切，在特殊的实例中，树脂相可具有高达0.4的损耗角正切。因此，沉淀在信号迹线之间的高损耗树脂会导致大量的差模信号衰减。目前，通过用具有低损耗角正切的材料构造整个PCB基片来降低PCB基片中的差模衰减。但低损耗角正切材料给PCB基片的构造增加了显著的材料成本。
发面内容
公开了一种印刷电路板基片及其构造方法。在一个实施例中，第一介质材料与第一电流返回层相结合，第二介质材料与第二电流返回层相结合。信号通路层插入到第一介质材料和第二介质材料之间。粘合剂层插入到第一介质材料和第二介质材料之间，使得粘合剂层与信号通路层基本上共平面。
附图说明
图1A示出具有以差模电耦合的一对迹线的印刷电路板(PCB)基片实施例的截面图；
图1B示出类似于图1的另一印刷电路板基片的截面图，其中示出以共模电耦合的所述一对信号迹线；
图2A示出PCB基片实施例的截面图，所述PCB基片具有设置成叠层结构并以差模电耦合的一对迹线；
图2B出类似于图2A的另一PCB基片的截面图，其中示出以共模电耦合的所述一对信号迹线；
图3示出PCB基片构造方法的一个实施例的流程图；以及
图4示出PCB基片构造方法的又一个实施例的流程图。
具体实施方式
附图中，相同或类似的元件在所有图中用相同的标号表示，且所示各种元件不一定按比例画出。现参阅图1，图中示出印刷电路板(PCB)基片100的一个实施例。介质材料层102(称为第一介质材料)与电流返回通路层104(称为第一电流返回层)相结合。介质材料层102可包括上述FR-4材料、芯材或聚酯胶片材料，即一种半固化环氧树脂。在另一实施例中，介质材料可包括任何合适的B-级材料，例如包括：树脂、层压材料、粘合剂层材或聚合物。电流返回层104包括导电体，例如铜，可以或者作为电源层或者作为接地层。另外，在一个实施方案中，电流返回层104可以包括蚀刻出的铜包层。
另一介质材料层106(称为第二介质材料)与电流返回通路层108(即第二电流返回通路层)相结合。和介质材料层102类似，介质材料层106可包括FR-4材料、芯材、聚酯胶片材料或B-级材料。同理，电流返回通路层108包括导电体，可以或者作为电源层或者作为接地层。在一个实施方案中，电流返回层104和电流返回层108是互补的电源和接地平面，例如，如果电流返回层104是电源层，则电流返回层108是接地层。在其它实施例中，有可能电流返回层104和电流返回层108两者都是接地平面或者都是电源平面。
信号通路层110(包括信号迹线112和114)插入在介质材料102和介质材料106之间。信号迹线112和114可包括任何导电材料，例如铜。在一个实施例中，可以在信号迹线112和114与介质材料102和106之间设置金属化通孔，以便将信号通路层110连接到其它各层。通孔可充填有导电胶或其它导电材料。本专业的技术人员会理解，通量(以通量线116和118表示)存在于电流返回层104和信号迹线112之间以及电流返回层108和信号迹线112之间。同理，通量线120和122分别代表信号迹线114与电流返回层104和108之间的通量。而且，如通量线124所示，信号迹线112和信号迹线114处于差模，其中，信号迹线112相对于信号迹线114为正，即+Ve，而信号迹线114相对于信号迹线112为负，即-Ve。
粘合剂层126插入在介质材料102和介质材料106之间。此外，如图所示，粘合剂层126设置成基本上与信号通路层110共平面。粘合剂层126包括可显著减小由信号迹线112和114之间的电耦合(以通量线124表示)引起的衰减的材料。粘合剂层126包括相对于介质材料102和106而言是低损耗的材料。具体地说，粘合剂层126包括比介质材料102和106具有更低损耗角正切的材料。例如，在一个实施例中，粘合剂层的损耗角正切为0.001。通过在信号迹线112和114之间(即在最大衰减区域附近)设置具有低损耗角正切的粘合剂层126，可以显著减小信号迹线112和114之间可能存在的任何差模衰减。因此，在PCB基片100中提供粘合剂层126就可支持更长距离和更高频率的信号传输，而不必依靠安装由昂贵的低损耗材料制成的整个PCB基片。尽管粘合剂层126的传播延迟有时类似于介质材料102和106的传播延迟，但粘合剂层126的材料通常却具有比介质材料更高的玻璃转变温度(Tg)。在粘合剂层126是复合材料的情况下，具有较高玻璃转变温度的粘合剂层126不会分离成多相，而这是未采用粘合剂层的现有PCB基片中的一个问题。
在一个实施例中，粘合剂层126可包括双面胶带或具有铜箔的粘合剂薄膜。除了可具有低损耗的特性外，具有铜箔的粘合剂薄膜还提供了优良的可靠性、附着力和耐热性能，这些性能转换成了高T1。粘合剂薄膜还具有类似于FR-4的可加工性，很容易对其进行激光蚀刻以便形成间隙通孔(IVH)。加州Cupertino的Hitachi Chemical Co.America，Ltd.提供了具有铜箔的适用的粘合剂薄膜，型号为MCF-6000E，MCF-1000E，MCF-4000E，和MCF-7000LX。
或者，粘合剂层126可以是树脂粘合剂片，它包括提供低损耗角正切、薄的形状因数、平整表面和高T1的基于玻璃的粘合剂。举例来说，上述Hitachi Chemical Co.就制造并分销一种型号为GEA-679P的树脂粘合剂片。在又一实施方案中，粘合剂层126可包括一种已用树脂浸渍的多孔聚四氟乙烯(ePTFE)，即，用树脂来替代ePTFE内的空气间隙，使ePTFE膜片成为树脂的载体或供给系统。使用浸渍ePTFE可以带来数种明显的性能优势。具体地说，浸渍ePTFE具有可减小信号延迟的低介电常数，并向设计人员提供用于PVB基片设计的增加的电气线路长度。所述材料的低损耗角正切，在1MHz到10GHz范围内为0.0036，显著减小了信号衰减，且较低的介电常数对于给定的传输阻抗则可以有较宽的线宽度，这样就可加大迹线的截面积并降低趋肤效应。W.L.Gore & Associates Inc.of Elkon，Maryland制造并分销一种浸渍ePTFE，其品牌名称为Sppedboard CTM.
近年来，计算机产业一直在努力引入在千兆赫范围内工作的系统链路。由于数据带宽增加和电压范围下降，频道引起的衰减和失真如今已比过去几代的系统更加引起关注。所以，本发明所述的PCB基片方案因减小了在差模耦合中所存在的衰减和失真而有利地补足了目前数据带宽和电压范围的要求。具体地说，通过采用上述粘合剂层实施例，可以在PCB基片中支持高速系统链路，而对基片的可制造性和成本结构没有很大影响。
图1B示出PCB基片150，其中，和图1A的PCB基片100类似，介质材料102与电流返回层104相结合，而介质材料106和电流返回层108相结合。粘合剂层126插入在介质材料102和106之间。包括信号迹线154和信号迹线156的信号通路层152与粘合剂层126共平面。信号迹线154和156可以工作在共模，这可以称为“偶”模耦合，用与信号迹线154和156相关联的标记+Ve表示。但应理解，当信号迹线154和156都是负时，即-Ve时，也可出现共模耦合。还应理解，上述设计的特定PCB基片可以与差模信令和共模信令兼容，可用在集成有所述PCB基片的电子组件中。
对于信号迹线154，通量线158和160分别存在于电流返回层104和电流返回层106之间。同理，对于信号迹线156，通量线162和164分别存在于电流返回层104和电流返回层106之间。和图1A中的信号迹线112和114相反，由于信号迹线154和156是共模耦合，所以它们之间不存在通量线。这样，粘合剂层就很少影响共模传输。换句话说，粘合剂层126在差模耦合的信令通路中对信号衰减有正面影响(即降低了信号损耗)，而在共模信令通路中也不会负面影响信号的传播。
图2A示出其中信号迹线设置成叠层结构的PCB基片200的实施例。类似于上述PCB实施例，介质材料层202(即第一介质材料)和电流返回通路层204(即第一电流返回层)相结合。信号通路层206(即第一信号通路层)嵌入在介质材料202中，并如图所示包括正信号迹线，标为+Ve。另一介质材料层210(即第二介质材料)和电流返回通路层212(即第二电流返回层)相结合。信号通路层214(即第二信号通路层)嵌入在介质材料210中，使得信号通路层214以叠层配置的形式基本上平行于信号通路层206，可以称之为宽边耦合结构。如图所示，信号通路层214包括负信号迹线，标为-Ve。因此，信号迹线208和216以差模耦合在一起。粘合剂层218插入在介质材料202和介质材料210之间。由于所产生的电场，通量线220、222和224分布在PCB基片200的各对导电元件之间，即在电流返回层204和信号迹线208之间，在电流返回层212和信号迹线216之间，以及在两信号迹线208和216之间。应理解，介质材料202和210、电流返回层204和212、粘合剂层218以及信号通路层206和214均具有图1A和图1B中各自的对应部分的类似结构。
具体地说，类似于上述讨论的粘合剂层126，粘合剂层128也用具有低损耗角正切的材料构造，以便显著减小差模信号衰减并对给定的传输阻抗允许有较宽的线宽度。在一个实施方案中，粘合剂层128的损耗角正切低于介质材料202和210的损耗角正切。在有最大衰减的区域，即在信号迹线208和216之间，利用具有低损耗角正切的粘合剂层218，可有利地减小PCB基片200中的衰减。
图2B示出PCB基片250，它类似于图2A的PCB基片200。具体地说，在所示实施例中，介质材料202与电流返回层204相结合，介质材料210与电流返回层212相结合。如前所述，粘合剂层218插入在介质材料202和介质材料210之间。另一方面，设置成叠层结构的信号通路层252和256以共模电耦合，在各信号迹线254和258上以-Ve表示。由于信号迹线254和258之间是共模耦合，所以它们之间没有示出通量线。相反，通量线分别存在于电流返回层204和信号迹线254之间以及电流返回层212和信号迹线256之间。如前所述，所述PCB基片方案对共模信号传播没有负面影响，即使在叠层迹线结构中，如图2B所示的PCB基片250中也保持了同样的特性。
图3示出PCB基片的构造方法实施例。在方框300，提供与第一电流返回层相结合的第一介质材料。在方框302，提供与第二电流返回层相结合的第二介质材料。在方框304，提供信号通路层，将其插入到第一介质材料和第二介质材料之间。在方框306，提供粘合剂层，将其插入到第一介质材料和第二介质材料之间。具体地说，粘合剂层基本上与信号通路层共平面，且其包括显著减小由第一信号通路层中的第一信号迹线和第二信号通路层中的第二信号迹线之间的电耦合效应引起的衰减的材料。而且，应理解，所述PCB基片各层应适合于与PCB关联的各种制造过程。如前所述，介质材料和粘合剂层可以固化。此外，所述PCB基片可以进一步加工，例如真空下的压力加工和热加工，以构造多层PCB面板，其中所述PCB基片形成层叠的各层中的一个或多个层。
图4示出PCB基片的构造方法的又一实施例。在方框400，提供与第一电流返回层相结合的第一介质材料。在方框402，提供第一信号通路层，将其嵌入到第一介质材料中。在方框404，提供与第二电流返回层相结合的第二介质材料。在方框406，提供第二信号通路层，将其嵌入到第二介质材料中。第二信号通路层以叠层配置的形式基本上平行于第一信号通路层。在方框408，将粘合剂层插入到第一介质材料和第二介质材料之间。粘合剂层包括显著减小由第一信号通路层中的第一信号迹线和第二信号通路层中的第二信号迹线之间的电耦合效应引起的衰减的材料。
虽然已结合某些示图对本发明作了具体说明，但应理解所示和所说明的发明形式仅应作为示范实施例对待。可以进行各种改变、替代和修改，而不背离由所附权利要求书所定义的本发明的精神和范围。
Claims (10)
1.一种印刷电路板(PCB)基片(100)，它包括：
与第一电流返回层(104)相结合的第一介质材料(102)；
与第二电流返回层(108)相结合的第二介质材料(106)；
插入在所述第一介质材料(102)和所述第二介质材料(106)之间的信号通路层(110)；以及
插入在所述第一介质材料(102)和所述第二介质材料(106)之间的粘合剂层(126)，所述粘合剂层(126)基本上与所述信号通路层(110)共平面。
2.如权利要求1所述的PCB基片(100)，其特征在于：所述粘合剂层(126)包括具有比所述第一介质材料(102)低的损耗角正切的材料，所述材料能够显著减小由所述信号通路层(110)中一对信号迹线(112，114)的电耦合效应引起的衰减。
3.如权利要求2所述的PCB基片(100)，其特征在于：所述一对信号迹线(112，114)以差模电耦合。
4.一种印刷电路板(PCB)基片(200)，它包括：
与第一电流返回层(204)相结合的第一介质材料(202)；
嵌入在所述第一介质材料(202)中的第一信号通路层(206)；
与第二电流返回层(212)相结合的第二介质材料(210)；
嵌入在所述第二介质材料(210)中的第二信号通路层(214)；所述第二信号通路层(214)以叠层配置的形式基本上平行于所述第一信号通路层(206)；以及
插入在所述第一介质材料(202)和所述第二介质材料(210)之间的粘合剂层(218)。
5.如权利要求4所述的PCB基片(200)，其特征在于：所述粘合剂层(218)包括具有比所述第一介质材料(202)低的损耗角正切的材料，所述材料能够显著减小由所述第一信号通路层(206)中的第一信号迹线(208)和所述第二信号通路层(214)中的第二信号迹线(216)之间的电耦合效应引起的衰减。
6.如权利要求5所述的PCB基片(200)，其特征在于：所述第一和第二信号迹线(208，216)以差模电耦合。
7.一种构造印刷电路板(PCB)基片(100)的方法，所述方法包括：
提供与第一电流返回层(104)相结合的第一介质材料(102)；
提供与第二电流返回层(108)相结合的第二介质材料(106)；
提供插入在所述第一介质材料(102)和所述第二介质材料(106)之间的信号通路层(110)；以及
提供插入在所述第一介质材料(102)和所述第二介质材料(106)之间的粘合剂层(126)，所述粘合剂层(126)基本上与所述信号通路层(110)共平面。
8.如权利要求7所述的方法，其特征在于还包括选择所述粘合剂层(126)的材料，所述材料具有比所述第一介质材料(102)低的损耗角正切，所述材料用来显著减小由在所述信号通路层(110)中一对信号迹线(112，114)的电耦合效应引起的衰减。
9.一种构造印刷电路板(PCB)基片(200)的方法，所述方法包括：
提供与第一电流返回层(204)相结合的第一介质材料(202)；
提供嵌入在所述第一介质材料(202)中的第一信号通路层(206)；
提供与第二电流返回层(212)相结合的第二介质材料(210)；
提供嵌入在所述第二介质材料(210)中的第二信号通路层(214)；所述第二信号通路层(214)以叠层配置的形式基本上平行于所述第一信号通路层(206)；以及
提供插入在所述第一介质材料(202)和所述第二介质材料(210)之间的粘合剂层(218)。
10.如权利要求9所述的方法，其特征在于还包括选择所述粘合剂层(218)的材料，所述材料具有比所述第一介质材料(102)低的损耗角正切，所述材料用来显著减小由所述第一信号通路层(206)中的第一信号迹线(208)和所述第二信号通路层(214)中的第二信号迹线(216)之间的电耦合效应引起的衰减。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/782640 | 2004-02-19 | ||
| US10/782,640 US7378598B2 (en) | 2004-02-19 | 2004-02-19 | Printed circuit board substrate and method for constructing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1658734A true CN1658734A (zh) | 2005-08-24 |
| CN100544543C CN100544543C (zh) | 2009-09-23 |
Family
ID=34861060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200410095761.6A Expired - Fee Related CN100544543C (zh) | 2004-02-19 | 2004-11-19 | 印刷电路板基片及其构造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7378598B2 (zh) |
| CN (1) | CN100544543C (zh) |
| TW (1) | TWI333400B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102138369A (zh) * | 2008-08-30 | 2011-07-27 | 惠普开发有限公司 | 印刷电路板中混合pcb材料的使用 |
| CN104244574A (zh) * | 2014-09-16 | 2014-12-24 | 广东欧珀移动通信有限公司 | Pcb信号布线结构及电子产品接口 |
| CN112040637A (zh) * | 2020-09-11 | 2020-12-04 | 苏州浪潮智能科技有限公司 | 一种具有差分线的pcb板、制造方法和电子设备 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI236332B (en) * | 2004-02-17 | 2005-07-11 | Via Tech Inc | Wiring structure for improving wiring response |
| US20060237227A1 (en) * | 2005-04-26 | 2006-10-26 | Shiyou Zhao | Circuit board via structure for high speed signaling |
| TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
| US8084692B2 (en) * | 2007-10-25 | 2011-12-27 | International Business Machines Corporation | Reducing noise coupling in high speed digital systems |
| US9089071B2 (en) | 2012-06-28 | 2015-07-21 | International Business Machines Corporation | Implementing enhanced low loss, thin, high performance flexible circuits |
| US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
| CN114786327A (zh) * | 2015-01-19 | 2022-07-22 | 松下知识产权经营株式会社 | 多层印刷线路板、多层覆金属层压板和涂布有树脂的金属箔 |
| US10542618B1 (en) | 2018-09-13 | 2020-01-21 | International Business Machines Corporation | Printed circuit board with routing of a conductor and dielectric strands |
| US10813211B2 (en) * | 2018-12-14 | 2020-10-20 | Dell Products L.P. | Printed circuit board layout for mitigating near-end crosstalk |
| KR102268389B1 (ko) * | 2019-09-11 | 2021-06-23 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 안테나 모듈 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4747897A (en) | 1985-02-26 | 1988-05-31 | W. L. Gore & Associates, Inc. | Dielectric materials |
| US5136123A (en) * | 1987-07-17 | 1992-08-04 | Junkosha Co., Ltd. | Multilayer circuit board |
| JP2760829B2 (ja) * | 1989-01-13 | 1998-06-04 | 株式会社日立製作所 | 電子基板 |
| US5103293A (en) * | 1990-12-07 | 1992-04-07 | International Business Machines Corporation | Electronic circuit packages with tear resistant organic cores |
| JP2513443B2 (ja) * | 1993-06-11 | 1996-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層回路基板組立体 |
| US5839188A (en) * | 1996-01-05 | 1998-11-24 | Alliedsignal Inc. | Method of manufacturing a printed circuit assembly |
| US5928970A (en) | 1996-09-10 | 1999-07-27 | International Business Machines Corp. | Dustfree prepreg and method for making an article based thereon |
| US5847327A (en) * | 1996-11-08 | 1998-12-08 | W.L. Gore & Associates, Inc. | Dimensionally stable core for use in high density chip packages |
| US6281451B1 (en) * | 1998-09-24 | 2001-08-28 | International Business Machines Corporation | Electrical cable device |
| US6353997B1 (en) | 1999-10-07 | 2002-03-12 | Subtron Technology Co., Ltd. | Layer build-up method for manufacturing multi-layer board |
| US6585903B1 (en) * | 2000-09-06 | 2003-07-01 | Visteon Global Tech. Inc. | Electrical circuit board and a method for making the same |
| US6495770B2 (en) * | 2000-12-04 | 2002-12-17 | Intel Corporation | Electronic assembly providing shunting of electrical current |
| US20020125044A1 (en) | 2000-12-28 | 2002-09-12 | Henry Johnson | Layered circuit boards and methods of production thereof |
| US6828514B2 (en) * | 2003-01-30 | 2004-12-07 | Endicott Interconnect Technologies, Inc. | High speed circuit board and method for fabrication |
| US7035113B2 (en) * | 2003-01-30 | 2006-04-25 | Endicott Interconnect Technologies, Inc. | Multi-chip electronic package having laminate carrier and method of making same |
-
2004
- 2004-02-19 US US10/782,640 patent/US7378598B2/en active Active
- 2004-08-17 TW TW093124653A patent/TWI333400B/zh not_active IP Right Cessation
- 2004-11-19 CN CN200410095761.6A patent/CN100544543C/zh not_active Expired - Fee Related
-
2008
- 2008-04-16 US US12/148,017 patent/US8242380B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102138369A (zh) * | 2008-08-30 | 2011-07-27 | 惠普开发有限公司 | 印刷电路板中混合pcb材料的使用 |
| US9820374B2 (en) | 2008-08-30 | 2017-11-14 | Hewlett Packard Enterprise Development Lp | Use of hybrid PCB materials in printed circuit boards |
| CN104244574A (zh) * | 2014-09-16 | 2014-12-24 | 广东欧珀移动通信有限公司 | Pcb信号布线结构及电子产品接口 |
| CN112040637A (zh) * | 2020-09-11 | 2020-12-04 | 苏州浪潮智能科技有限公司 | 一种具有差分线的pcb板、制造方法和电子设备 |
| CN112040637B (zh) * | 2020-09-11 | 2022-05-17 | 苏州浪潮智能科技有限公司 | 一种具有差分线的pcb板、制造方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI333400B (en) | 2010-11-11 |
| CN100544543C (zh) | 2009-09-23 |
| US7378598B2 (en) | 2008-05-27 |
| US20050183883A1 (en) | 2005-08-25 |
| US8242380B2 (en) | 2012-08-14 |
| US20080196933A1 (en) | 2008-08-21 |
| TW200529717A (en) | 2005-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242380B2 (en) | Printed circuit board substrate and method for constructing same | |
| CN103188886B (zh) | 一种印制电路板及其制作方法 | |
| US10117328B1 (en) | Flexible circuit board and method for manufacturing same | |
| US5571608A (en) | Apparatus and method of making laminate an embedded conductive layer | |
| US9338881B2 (en) | Manufacturing a printed circuit board with reduced dielectric loss | |
| US20080314631A1 (en) | Novel via structure for improving signal integrity | |
| CN1596485A (zh) | 印刷电路板中的波导 | |
| US20080149376A1 (en) | Microwave circuit board | |
| CN1812697A (zh) | 高宽频阻抗匹配的传输孔 | |
| US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
| WO2015014048A1 (zh) | 一种刚挠结合印制电路板及其制作方法 | |
| CN101365294B (zh) | 覆铜基材及使用该覆铜基材的柔性电路板 | |
| US7492985B2 (en) | Flexible printed circuits capable of transmitting electrical and optical signals | |
| JP2014207297A (ja) | フレキシブルプリント回路及びその製造方法 | |
| JP4829028B2 (ja) | 回路基板及び回路基板の製造方法 | |
| CN101064992A (zh) | 印刷电路板及其布线方法 | |
| JP2000323615A (ja) | 多層配線基板及び多層配線パッケージ | |
| JP2008166357A (ja) | プリント配線基板 | |
| CN105636341A (zh) | 一种具有空腔结构的pcb板及其制作方法 | |
| TW479442B (en) | Printed circuit board for RAMBUS | |
| JPH0316299Y2 (zh) | ||
| CN106612591A (zh) | 挠性印刷线路板的制作方法 | |
| JPH06252519A (ja) | 多層フレキシブル配線板 | |
| CN108633167A (zh) | 一种电路板、信号传输线及其制作方法 | |
| TW200840446A (en) | Embedded circuit board and process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170118 Address after: American Texas Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP Address before: American Texas Patentee before: Hewlett Packard Development Co. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 Termination date: 20201119 |