CN1630185A - 带有偏置电路的放大器件 - Google Patents
带有偏置电路的放大器件 Download PDFInfo
- Publication number
- CN1630185A CN1630185A CN200410101305.8A CN200410101305A CN1630185A CN 1630185 A CN1630185 A CN 1630185A CN 200410101305 A CN200410101305 A CN 200410101305A CN 1630185 A CN1630185 A CN 1630185A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- effect transistor
- input
- grid
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 230000005669 field effect Effects 0.000 claims description 21
- 230000005611 electricity Effects 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 27
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/228—A measuring circuit being coupled to the input of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种运算放大器。运算放大器对通过直接连接到压电器件的输入端接收到的信号进行放大。偏置电压发生部分包括在电源端与接地端之间的分压器。p-沟道金属氧化物半导体场效应晶体管的漏极和源极分别连接到运算放大器的输入端和接地端。由于分压器向栅极和背栅极上施加偏置电压,所以p-沟道金属氧化物半导体场效应晶体管保持OFF状态。由于漏极-背栅极寄生二极管将漏极电位钳制在偏置电压,因此,偏置电压被施加到运算放大器的输入端。然后,漏极-背栅极之间的电阻值极大。p-沟道金属氧化物半导体场效应晶体管和放大器件的其他电路一起嵌入在衬底上。从而,具有极高输入阻抗的放大器件为单一集成电路结构。
Description
技术领域
本发明涉及一种放大器件,特别涉及一种连接到具有高内部阻抗的信号源的放大器件。
背景技术
振动传感器是用于检测施加到被测物体上的力,即,检测物体的加速度、并且用于将力的大小转换成电信号的传感器。振动传感器的应用范围很广,包括:例如,监测马达等的异常振动;控制车床等的平衡;监测空调设备等的状态;测试HDD(硬件驱动器)等的特性;用超声振动等进行医学上的诊断和治疗;用于数码摄像机等的手部运动检测;以及用于蜂窝电话等的声音检测。在这些大量的应用中,要求振动传感器同时具有小型化和高可靠性。
通常,广泛使用的小型振动传感器是采用压电器件的压电型振动传感器。此外,特别是,经常使用诸如驻极体电容传声器(ECM)的电容性麦克风作为声音传感器。通常这些振动传感器具有由容性阻抗分量确定的高内部阻抗;例如,通常压电器件具有范围从几个皮法(pF)到几十皮法(pF)的等效电容。因此,在低频时内部阻抗特别高。
许多情况下,振动传感器的输出信号被放大几十倍到几百倍。此外,通常,由于振动传感器的应用特别强调输出信号例如声音检测的低频,因此被放大的输出信号的频率下限设定在10Hz的数量级上。通常就这种放大而言,广泛使用多级放大器件。具体地说,放大器件的第一级直接连接到振动传感器。当振动传感器具有高内部阻抗时,放大器的第一级需要具有高输入阻抗。在具有高内部阻抗的放大器中,其偏置电路需要具有一定的创造性。参见图7,例如,在与作为信号源的压电振动传感器相连接的传统放大器100中,偏置电路20具有下述结构。在该偏置电路20中,两个电阻器2H和2L串联连接在电源供给端VDD与接地端之间,从而构成分压器。两个电阻器2H和2L之间的接点J,即分压器2V的输出端J通过第三电阻器2R连接到运算放大器1的输入端IN。第三电阻器2R的电阻值设定成远远大于两个电阻器2H和2L中任何一个电阻器的电阻值。此外,由于运算放大器1的输入级是金属氧化物半导体场效应晶体管(MOSFET),所以,运算放大器1具有高输入阻抗。因此,直流电流很难在第三电阻器2R中流动,从而在第三电阻器2R上很难产生电压降。因此,分压器2V的输出接点J的电位作为偏置电压施加到运算放大器1的输入端IN。从而,运算放大器1的输出端OUT保持在输入端In的电位的预定倍的电位。图7中,由于运算放大器1是电压跟随器型,所以,运算放大器1输出端OUT的电位等于输入端IN的电位。
特别是对于由压电器件3提供的交流信号,分压器2V用作恒压源。参见图8。压电器件3的内部阻抗Z主要由它的容性阻抗分量确定。实际上,内部阻抗Z可以用下述等式表示:
Z=1/(2πfc)
其中c和f分别表示压电器件3的等效电容和输出频率。此外,运算放大器1的输入信号电平Vin低于乘以预定系数后的压电器件3的输出信号电平Vs。该系数取决于压电器件3的等效电容C和输出频率f以及第三电阻器2R的电阻值R。具体地说,由于压电器件3的内部阻抗增大,该系数随着输出频率f的减小而减小。因此,放大器件100具有低增益。例如当输出频率f等于阈值f0=1/(2πRc)时,运算放大器1的输入信号电平Vin比压电器件3的输入信号电平Vs低3dB。
尽可能减小压电器件3的输出频率f的阈值f0,以保证放大器件100即使在低频下也具有足够高的增益。这要求第三电阻器2R的电阻值R与压电器件3的等效电容C的乘积足够大。例如,当压电器件3的等效电容C在10pF数量级上时,为了使输出频率f的阈值f0为10Hz甚至更小,要求第三电阻器2R的电阻值R等于1.6GΩ甚至更大。
为了实现小型化需要放大器100具有单一集成电路的结构。但是,在那种情况下,第三电阻器2R必须是与其他元件分开的外加的分立元件。由于受到杂质浓度控制的限制,因此表面电阻的上限是几十千欧。例如,如果在表面电阻为10kΩ的区域中形成阻值为1.6GΩ的电阻元件,电阻元件的纵横比L/W(长度L与宽度W的比率)会达到160,000。换句话说,如果宽度W是1μm,那么,长度L应达到160mm。尺寸如此巨大的嵌入式电阻元件是不现实的。因此,不能在嵌入了放大器件100中其他元件的衬底上嵌入第三电阻器2R。因此,传统的放大器100要通过进一步提高集成度来使其小型化是极其困难的。
集成电路容易受到通过与外部连接的端子所产生的环境静电放电(ESD)的不利影响。通常,在焊盘周围设置ESD保护电路来防止ESD的不利影响,特别是用于防止元件损坏。ESD保护电路包括二极管或晶体管。正常状态下,二极管或晶体管保持在OFF(截止)状态,另一方面,出现ESD浪涌时,二极管或晶体管导通,然后,将焊盘连接到地或者电源。由于浪涌能量被接地导体或电源吸收,所以,可以避免浪涌对其他元件造成不利影响。
设置在衬底上的ESD保护电路包括反向-偏置的PN结。面积越大的PN结用于浪涌电流的容量越大,以及可以为ESD保护电路提供更高的可靠性。然而,在反向-偏置的PN结中有微小的漏电流流过。漏电流与PN结的面积成比例增大,并且随着温度的增加而急剧增大;例如,温度每升高25到30℃,漏电流的大小增大接近一个数量级。在半导体集成电路的热设计中,例如,要考虑放大器件等的发热,因此衬底温度的允许最大值通常设定在125℃或150℃,大大高于所需的上限温度,允许的温度范围通常是75-80℃。例如,当衬底温度从25℃上升到125℃时,漏电流上升1,000到10,000倍。在为实际用于ESD保护电路的区域而设计的PN结中,在常温时漏电流的数量在10pA数量级上,在125℃时达到100nA。当漏电流流过第三电阻器2R时,产生一定压降。当第三电阻器2R的电阻值为1.6GΩ的时,即使在漏电流为10nA时,电压降会达到16V。另一方面,用于小型振动传感器的线电压通常限定在5V甚至更低,因此,放大器件100的输入动态范围的上限被限定到5V数量级。因此,由于上述电压降引起的偏置电压变化超过放大器件100的输入动态范围。由于该偏置电压能干扰放大器件100的工作,因此不希望该偏置电压变化过大,此外,其能引起放大器件100输出端OUT的电位即下一级放大器件的偏置电压过度变化。从而,在后面的放大器件的设计中被强加入严格限制。因此,很难进一步提高多级放大器件的整体可靠性。
发明内容
本发明的目的是提供一种将整个偏置电路和放大电路嵌入在同一衬底上的放大器件,其中,所述的衬底具有极高输入阻抗、高ESD容限以及可以保持高稳定偏置电压,其可以实现更高集成度和进一步提高可靠性之间的兼容性。
按照本发明的放大器件包括:
衬底;
高位电源端子,连接到外部恒压源并保持在固定的高电位;
低位电源端子,连接到外部恒压源和接地导体中的一个,并保持在固定的低电位;
具有MOSFET输入级的放大电路,其包括连接到外部信号源的输入端,放大电路嵌入在衬底上,通过输入端接收信号源的信号,并以预定的比率放大信号;以及
嵌入在衬底上的偏置电路,包括:
产生预定偏置电压的偏置电压发生部分;以及
作为阻抗器件的MOSFET,MOSFET包括:
漏极和源极,漏极和源极中的一个连接到高位电源端子或低位电源端子中的一个,漏极和源极中的另一个连接到放大电路的输入端;
栅极,保持在一定电位上以阻止在漏极和源极之间产生沟道;以及
背栅极(backgate),其与衬底电分隔开并保持在等于偏置电压的电位的。
上述的MOSFET优选地包括下述的p-沟道MOSFET:
上述的漏极和源极是p-沟道MOSFET的漏极和源极并且分别连接到放大电路的输入端和低位电源端子;以及
上述的栅极是p-沟道MOSFET的栅极,连接到偏置电压发生部分和放大电路输入端中的一个。
按本发明的上述的MOPSFET包括以下的n-沟道MOSFET:
上述的漏极和源极是n-沟道MOSFET的漏极和源极,分别连接到放大电路的输入端和高位电源端子;以及
上述的栅极是n-沟道MOSFET的栅极,并且连接到偏置电压发生部分和放大电路输入端中的一个。
按照本发明的上述的MOSFET还包括上述的p-沟道MOSFET和n-沟道MOSFET。
按照本发明的上述的MOSFET保持OFF状态。换句话说,漏极与源极电分隔开。而且,在漏极与背栅极之间以及源极与背栅极之间都固有存在极高的反向偏置电阻值。即使上述的MOSFET嵌入在其上嵌有偏置电路和放大电路中的其他元件的衬底上,也能完全保证这些高电阻值。此外,上述MOSFET的漏极和源极中的一个连接到放大电路的输入端,另一个连接在恒定电位、外部电源电位或者接地电位上。因此,当背栅极的电位保持在等于偏置电压时,放大电路的输入端电位保持在基本等于偏置电压。这里,放大电路的输入端与偏置电压发生部分的输出端之间的电阻值近似等于漏极-背栅极或源极-背栅极的反向偏置电阻值。因此,按照本发明的上述的偏置电路整个嵌入在其上嵌有放大电路并保持有足够高输出阻抗的同一衬底上。
按照本发明的上述的MOSFET具有保护放大电路免受下述ESD影响的功能。当ESD引起的浪涌电压从外界施加到放大电路的输入端时,上述的MOSFET的漏极和源极之间导通,从而将放大电路的输入端连接到高位或者低位电源端子。这里,采用下面的一种方法建立导电状态:漏极-背栅极之间或源极-背栅极之间的寄生二极管(PN结)击穿;寄生在漏极、源极、背栅极之间的场效应晶体管导通;以及在漏极-源极之间产生沟道。由于漏极-源极之间导通,浪涌能量被电源或接地导体吸收。因此,可以避免浪涌对放大电路和下一级的不利影响。换句话说,按照本发明的上述放大器可以抗ESD的影响。
按照本发明的上述MOSFET中,由于具有MOSFET输入级,所以,放大电路输入端没有漏电流。因此,包括在上述的MOSFET中的漏极-背栅极PN结或源极-背栅极PN结不会由于放大电路的漏电流的作用而反向偏置。也就是说,放大电路的输入端电位稳定地保持在等于偏置电压。具体地说,即使为了小型化,减小上述PN结的面积,偏置电压仍然足够稳定,从而使其具有更高的反向偏置电阻,以及进一步表现出宽的电阻变化范围。因此,按照本发明的上述偏置电路即能保持其ESD保护的高可靠性也能保持偏置电压的高稳定性。
如上所述,按照本发明的放大器件中,采用上述MOSFET偏置电路具有足够高的输出阻抗。从而,偏置电路和放大电路可以整个嵌入在保持有极高输入阻抗、高ESD容限以及保持高稳定偏置电压的同一衬底上。因此,按照本发明的上述放大器件能达到更高的集成度和进一步改善高可靠性之间的兼容性。按照本发明的上述放大器件优于直接连接到具有高内部阻抗的低频信号源例如振动传感器的其他放大器件。
在所附的权利要求书中具体说明了本发明的新特征,通过以下结合附图所作的详细描述,能更好地理解和评估本发明的构成和内容,以及本发明的其他目的和特征。
附图说明
图1所示为按照本发明实施例1的放大器件10A的等效电路图;
图2所示为按照本发明实施例1的p-沟道MOSFET 2P的寄生二极管Ddb和Dsb的等效电路图;
图3所示为按照本发明实施例2的放大器件10B的等效电路图;
图4所示为按照本发明实施例3的放大器件10C的等效电路图;
图5所示为按照本发明实施例4的放大器件10D的等效电路图;
图6所示为按照本发明实施例5的放大器件10E的等效电路图;
图7所示为传统放大器件100的等效电路图;以及
图8所示为压电器件3以及用于压电器件3输出信号Vs的传统放大器100的等效电路图。
应了解,附图中的一部分或全部附图都是示意性地显示出本发明,因而不必给出图中所示的元件实际的相关尺寸或位置。
具体实施方式
以下参见附图说明本发明的优选实施例。
[实施例1]
按本发明实施例1的放大器件优选地用于多级放大器件的第一级。例如放大器放大来自小型振动传感器的信号。振动传感器优选地采用压电器件的压电型振动传感器。振动传感器也可以是ECM。按照本发明实施例1的放大器件10A直接连接到压电器件3。参见图1,该放大器件10A优选地是嵌入在单一衬底上的单一集成电路。放大器件10A包括:高位电源端子VDD、低位电源端子GND、运算放大器1、以及偏置电路2A。偏置电路2A包括偏置电压发生部分2V和阻抗元件2P。
高位电源端子VDD连接到外部恒压源(未示出),并保持在预定的高电位,下面将该高电位称作线电压。低位电源端子GND优选地是连接到预定的接地导体的接地端。低位电源端子GND也可以保持在与地电位不同、并由外部恒压源(未示出)提供的电位(具体地说,负电位)。下面将高位电源端子VDD和低位电源端子GND分别你做电源端和接地端。
运算放大器1是具有MOSFET输入级和极高输入阻抗的放大电路。运算放大器1的输入端IN直接连接到压电器件3。使用线电压,运算放大器1将施加到输入端IN的压电器件3的输出信号进行放大。放大后的信号经输出端OUT输送到下一级放大电路(未示出)。例如,运算放大器1是电压跟随器型运算放大器并且用作压电器件3与下一级放大电路之间的缓冲器。也就是说,输入端IN和输出端OUT在基本相等的电位上。运算放大器1也可以是增益大于1的放大电路。
偏置电压发生部分2V优选地是包括串联的两电阻元件2H和2L的分压器。两电阻元件2H和2L的串联电路连接在电源端VDD与接地端GND之间,或者,连接在不是电源端VDD的高位电源端子与接地端GND或其他低位电源端子之间。两个电阻元件2H和2L之间的结点J的电位,或者,偏置电压发生部分2V的输出端J的电位(以后称做偏置电压)被保持在低于线电压的预定比率。该比率可以通过两个电阻元件2H和2L的电阻值调节。例如,当两个电阻元件2H和2L的电阻值相同时,偏置电压等于1/2线电压。电容器连接在偏置电压发生部分2V的输出端J与接地端GND之间,或者与两个电阻元件2H和2L的串联连接电路并联。电容器可以切断来自外部电源的噪声。偏置电压发生部分2V可以是恒压源或者诸如采用带隙基准等的电路,以代替分压器2V。
阻抗元件2P是增强型P-沟道MOSFET,P-沟道MOSFET 2P的源极和漏极分别连接到运算放大器1的输入端IN和接地端GND。由此,源极电位固定在地电位。P-沟道MOSFET 2P的栅极和背栅极都连接到偏置电压发生部分2V的输出端J。这里,优选地用PN结使背栅极与衬底电分隔开。例如,在P-型衬底的情况下,接地的衬底使背栅极(n-型区)与p-型衬底电分隔开。相反,在n-型衬底的情况下,背栅极(n-型区)在衬底上的p-阱中形成。留有开口或接地的P-阱将背栅极与n-型衬底电分隔开。或者,采用绝缘体将背栅极与衬底电分隔开。栅极和背栅极的电位都等于偏置电压。然后,可以防止在漏极与源极之间产生沟道。也就是说,P-沟道MOSFET 2P保持截止(OFF)状态,从而使漏极与源极电分隔开。在漏极-背栅极之间和源极-背栅极之间存在寄生二极管(PN结)Ddb和Dsb。参见图2。寄生二极管Ddb和Dsb的每个阴极连接到偏置电压发生部分2V的输出端J。源极-背栅极寄生二极管Dsb在等于偏置电压的电压下反向偏置。漏极-背栅极寄生二极管Ddb将漏极电位钳制在偏置电压。此时,由于运算放大器1具有MOSFET输入级,所以,在运算放大器1的输入端IN没有漏电流。因此,漏极-背栅极寄生二极管Ddb不会被运算放大器1的漏电流反向偏置。因此,无论环境温度怎么变化,都可以高可靠性地保持运算放大器1的输入端IN的电位或偏置电压。因此,放大器件10A具有高可靠性。
P-沟道MOSFET 2P保持OFF状态时,它的漏极-背栅极电阻值,即,漏极-背栅极寄生二极管(PN结)Ddb的电流-电压特性,主要取决于漏极区(p-型区)中杂质的浓度及其界面面积(PN-结面积),其中,电流用电压的指数函数表示。例如,当漏极区的PN-结面积是100μm2数量级,并且在漏极与背栅极之间几乎不施加反向偏置时,漏极-背栅极电阻值达到1,000GΩ=1TΩ,其比传统偏置电路(参见图7)的典型输出阻抗高两个或三个数量级。P-沟道MOSFET 2P与放大器件10A的其他电路诸如运算放大器1一起嵌入在衬底上。因此,具有极高输入阻抗的放大器件10A为单一集成电路结构。换句话说,与传统放大器相比,放大器件10A可以实现高度集成。
由于放大器件10A具有极高的输入阻抗,所以,放大器件10A不仅适合用于压电器件的直接耦合放大器而且也适合用于具有高内部阻抗的一般信号源的直接耦合放大器。具体地说,由于压电器件3在越低的输出频率具有相对更高的内部阻抗,因此,与传统放大器件相比,放大器件10A能放大压电器件3的输出信号中相对更低的频率分量。因而,具体地说,放大器件10A用作与例如振动传感器的低频信号源直接相连接的放大器时,放大器件10A性能优越。
此外,P-沟道MOSFET 2P保护运算放大器1免受ESD浪涌的影响。当ESD使输入端IN的电位从偏置电压急剧上升时,正向电流在漏极-背栅极寄生二极管Ddb中流动。参见图2。从而,寄生在漏极(p-型区)、源极(p-型区)、和背栅极(n-型区)中的PNP场效应晶体管导通,从而使输入端IN接地。相反,当输入端IN的电位急剧下降到远低于偏置电压时,漏极-背栅极寄生二极管Ddb使P-沟道MOSFET 2P中损坏。参见图2。从而,输入端IN经P-沟道MOSFET 2P接地。因此,不论浪涌的极性如何,浪涌能量被接地导体吸收,因此,可以避免浪涌对运算放大器1和下级放大器的不利影响。也就是说,放大器件10A可以抗ESD浪涌。
上述的P-沟道MOSFET 2P中的源极接地。然而,通常MOSFET具有对称结构的漏极和源极。因此,如上所述,设置在背栅极电位与源电位不同的地方的漏极和源极之间不存在本质上的差别。因此,在P-沟道MOSFET 2P中漏极和源极可以互换。
[实施例2]
与按照本发明实施例1的放大器件10A相似,按照本发明实施例2的放大器件10B直接连接到压电器件3。参见图3。该放大器件10B优选地是嵌入在单一衬底上的单一集成电路。放大器件10B包括除偏置电路2B结构不同之外与按照实施例1的放大器件10A相同的结构。在图3中,与图1中所示相似的元件采用与图1中所示相同的标号指示。此外,相似元件的详细说明在此引用实施例1的解释。
与按照实施例1的偏置电路2A相似,偏置电路2B包括用作阻抗元件的P-沟道MOSFET 2Q。然而,与实施例1的P-沟道MOSFET 2P相比,P-沟道MOSFET 2Q的栅极连接到漏极。参见图3。P-沟道MOSFET 2Q其他的结构与按照实施例1的P-沟道MOSFET 2P的结构相似。在P-沟道MOSFET 2Q中,源极电位设置为地电位,漏极电位和栅极电位相同,以及背栅极电位等于偏置电压。源极-背栅极寄生二极管在等于偏置电压的电压下反向偏置。漏极-背栅极寄生二极管将漏极电位钳制为偏置电压。因此,运算放大器1的输入端IN的电位保持为等于偏置电压。此外,栅极电位等于偏置电压。从而,P-沟道MOSFET 2Q保持OFF状态,漏极与源极电分隔开。此时,栅极电位响应压电器件3的输出信号而变化。但是,与P-沟道MOSFET 2Q的阈值电压相比,压电器件3的输出信号电平极低,通常在10mV或更低。因此,栅极电位变化引起P-沟道MOSFET 2Q的OFF状态改变的危险性极小。
与按照实施例1的P-沟道MOSFET 2P相似,在P-沟道MOSFET 2Q保持在OFF状态并且漏极与背栅极之间几乎不施加反向偏置时,漏极-背栅极之间的电阻值远高于传统偏置电路(参见图7)的典型输出阻抗。P-沟道MOSFET2Q与放大器件10B的其他电路一起嵌入在同一衬底上。因此,具有极高输入阻抗的放大器件10B具有单一集成电路结构。也就是说,与传统放大器件相比,放大器件10B可以实现高度集成。此外,与按照实施例1的放大器件10A相似,放大器件10B具有高稳定性的偏置电压,并且为此具有高可靠性。作为用于具有高内部阻抗的普通信号源的直接耦合放大器,特别是用于例如振动传感器的低频信号源的直接耦合放大器,放大器件10B性能优越。
与按照实施例1的P-沟道MOSFET 2P相似,P-沟道MOSFET 2Q具有保护运算放大器1免受ESD浪涌影响的功能。然而,与按照实施例1的P-沟道MOSFET 2P相比,在P-沟道MOSFET 2Q中,浪涌电压能引起栅极电位与漏极电位一起变化。因此,P-沟道MOSFET 2Q的ESD浪涌保护功能与按照实施例1的P-沟道MOSFET 2P的保护功能稍微有所不同。当ESD使输入端IN的电位从偏置电压急剧上升时,正向电流在漏极-背栅极寄生二极管中流动。从而,在漏极、源极和背栅极中的PNP寄生场效应晶体管导通,从而使输入端IN接地。相反,当输入端IN的电位急剧下降到远低于地电压,从而使栅极-源极电位差超过阈值电压时,在P-沟道MOSFET 2Q中漏极和源极之间会产生沟道。也就是说,P-沟道MOSFET 2Q导通,从而使输入端IN接地。因而,无论浪涌的极性如何,浪涌能量被接地导体吸收,从而可以避免浪涌对运算放大器1以及下级的放大器产生不利影响。也就是说,放大器10A可以抗ESD浪涌。
与按照实施例1的P-沟道MOSFET 2P相似,P-沟道MOSFET 2Q中的源极接地,但是,漏极和源极可以互换。
[实施例3]
与按照实施例1的P-沟道MOSFET 2P相似,按照本发明实施例3的放大器件10C直接连接到压电器件3。参见图4。放大器件10C优选地是嵌入在单一衬底上的单一集成电路。放大器件10C包括除偏置电路2C不同以外与按照实施例1的放大器件10A相同的结构。在图4中,与图1中相似的元件用与图1所示相同的标号指示。而且,引用实施例1的解释作为相似元件的详细描述。
与按照实施例1的偏置电路2A相比,偏置电路2C包括用作阻抗元件、并代替P-沟道MOSFET 2P的n-沟道MOSFET 2N。n-沟道MOSFET 2N为增强型。n-沟道MOSFET 2N的漏极和源极分别连接到运算放大器1的输入端IN和电源端VDD。因此,源极电位设置为线电压。n-沟道MOSFET 2N的栅极和背栅极都连接到偏置电压发生部分2V的输出端J,或者,连接到两个电阻元件2H和2L之间的结点J。这里,优选地采用PN结使背栅极与衬底电分隔开。在n-型衬底的情况下,例如,固定为线电压的衬底电位使背栅极(p-型区)与n-型衬底电分隔开。相反,在p-型衬底的情况下,在衬底上的n-阱中形成背栅极(p-型区)。留有开口或设置为线电压的n-阱使背栅极与n-型衬底电分隔开。另外,使用绝缘体使背栅极与衬底电分隔开。栅极电位和背栅极电位都等于偏置电压。然后,可以阻止在漏极和源极之间产生沟道。也就是说,n-沟道MOSFET 2N保持OFF状态,从而使漏极与源极电分隔开。在漏极-背栅极之间以及源极-背栅极之间分别存在寄生二极管(PN结)。然而,与按照实施例1的P-沟道MOSFET 2P相比,寄生二极管的每个阳极连接到偏置电压发生部分2V的输出端J。源极-背栅极寄生二极管在等于线电压与偏置电压之间差值的电压下反向偏置。漏极-背栅极寄生二极管将漏极的电位钳制为偏置电压。此时,由于运算放大器1具有MOSFET输入级,所以,在运算放大器1的输入端IN没有漏电流。因此,运算放大器1的漏电流不会使漏极-背栅极寄生二极管反向偏置。从而,无论环境温度如何变化,能够高稳定性地保持运算放大器1输入端IN的电位或偏置电压。因此,放大器件10C具有高可靠性。
与按照实施例1的P-沟道MOSFET 2P相似,当n-沟道MOSFET 2N保持在OFF状态时,其漏极-背栅极之间的电阻值比传统偏置电路(参见图7)的典型输出阻抗大很多。n-沟道MOSFET 2N和放大器件10C的其他电路诸如运算放大器1一起嵌入在同一衬底上。从而,具有极高输入阻抗的放大器件10C为单一集成电路结构。也就是说,与传统放大器件相比,放大器件10C可以实现高度集成。因此,作为用于具有高内部阻抗的普通信号源特别是诸如振动传感器的低频信号源的直接耦合放大器,放大器件10C性能优越。
此外,n-沟道MOSFET 2N保护运算放大器1免受ESD浪涌的影响。当ESD使输入端IN的电位急剧下降到偏置电压以下时,正向电流在漏极-背栅极寄生二极管中流动。从而,在漏极(n-型区)、源极(n-型区)和背栅极(p-型区)中的NPN寄生场效应晶体管导通,从而使输入端IN连接到电源端VDD。相反,当输入端IN的电位从偏置电压急剧上升时,漏极-背栅极寄生二极管引起n-沟道MOSFET 2N损坏。从而,输入端IN通过n-沟道MOSFET 2N连接到电源端VDD。因此,无论浪涌的极性如何,浪涌能量通过供电端VDD被外部电源吸收,从而避免浪涌对运算放大器1以及下级放大器产生不利影响。也就是说,放大器件10C可以抗ESD浪涌。
与按照实施例1的P-沟道MOSFET 2P相似,上述的n-沟道MOSFET 2N中的源极接地,但是,漏极和源极可以互换。
[实施例4]
与按照实施例1的P-沟道MOSFET 2P相似,按照本发明实施例4的放大器件10D直接连接到压电器件3。参见图5。该放大器件10D优选地是嵌入在单一衬底上的单一集成电路。放大器件10D包括除偏置电路2D不同之外与按照实施例1的放大器件10A相同的结构。在图5中,与图1中所示相似的元件用与图1所示相同的标号指示。而且,引用实施例1中的解释作为对相似元件的描述。
与按照实施例3的偏置电路2C相似,偏置电路2D包括用作阻抗元件的n-沟道MOSFET 2M。然而,与按照实施例3的n-沟道MOSFET 2N相比,n-沟道MOSFET 2M的栅极连接到漏极。参见图5。n-沟道MOSFET 2M的其他结构与按照实施例3的n-沟道MOSFET 2N相似。在n-沟道MOSFET 2M中,源极电位设置为线行电压,漏极电位和栅极电位相同,以及背栅极电位等于偏置电压。源极-背栅极寄生二极管在等于线电压与偏置电压的差值的电压下反向偏置。漏极-背栅极寄生二极管将漏极电位钳制为偏置电压。因此,运算放大器1的输入端IN的电位保持等于偏置电压。此外,栅极电位等于偏置电压。从而,n-沟道MOSFET 2M保持在OFF状态,从而使漏极与源极电分隔开。此时,与n-沟道MOSFET 2M的阈值电压相比,压电器件3的输出信号电平极低。因此,栅极电位的变化引起n-沟道MOSFET 2M的OFF状态变化的危险性极小。
与按照实施例3的n-沟道MOSFET 2N相似,当n-沟道MOSFET 2M保持在OFF状态,并且在漏极和背栅极之间几乎不施加反向偏置时,漏极-背栅极之间的电阻值远大于传统偏置电路(参见图7)的典型输出阻抗。n-沟道MOSFET 2M和放大器件10D的其他电路一起嵌入在同一衬底上。从而,具有极高输入阻抗的放大器件10D为单一集成电路结构。也就是说,与传统放大器件相比,放大器10D可以实现高度集成。此外,与按照实施例3的放大器件10C相似,放大器件10D具有高稳定性的偏置电压,从而具有高可靠性。因此,作为用于具有高内部阻抗的信号源,特别是,用于例如振动传感器的低频信号源的直接耦合的放大器,放大器件10D性能优越。
与按照实施例3的n-沟道MOSFET 2N相似,n-沟道MOSFET 2M具有保护运算放大器1免受ESD浪涌影响的功能。然而,与按照实施例3的n-沟道MOSFET 2N相比,在n-沟道MOSFET 2M中,浪涌电压能使栅极电位和漏极电位一起变化。因此,n-沟道MOSFET 2M的ESD保护功能与按照实施例3的n-沟道MOSFET 2N的ESD保护功能稍微有所不同。当ESD使输入端IN的电位急剧下降到低于偏置电压时,正向电流在漏极-背栅极寄生二极管中流动。从而,在漏极、源极和背栅极中的NPN寄生场效应晶体管导通,从而使输入端IN连接到电源端VDD。相反,当输入端IN的电位急剧上升超过线电压,并且使栅极-源极的电位差超过阈值电压时,在n-沟道MOSFET 2M中的漏极-源极之间产生沟道。也就是说,n-沟道MOSFET 2M导通,从而使输入端IN连接到电源端VDD。因此,无论浪涌的极性如何,浪涌能量被外部电源吸收,从而避免浪涌对运算放大器1和下级放大器产生不利影响。也就是说,放大器件10D可以抗ESD浪涌。
n-沟道MOSFET 2M中的源极连接到电源端VDD。然而,与按照实施例1的p-沟道MOSFET 2P相似,漏极和源极可以互换。
[实施例5]
与按照实施例1的P-沟道MOSFET 2P相似,按照本发明实施例5的放大器件10E直接连接到压电器件3。参见图6。该放大器件10E优选地是嵌入在单一衬底上的单一集成电路。放大器件10E包括除偏置电路2E结构不同之外与按照实施例1的放大器件10相同的结构。在图6中,与图1和图4中所示相似的元件用图1和图4中所示的相同的标号指示。而且,引用实施例1和3的解释作为相似元件的描述。
偏置电路2E除包括偏置电压发生部分2V之外,还包括用作阻抗元件的p-沟道MOSFET 2P和n-沟道MOSFET 2N。参见图6。p-沟道MOSFET 2P在结构和功能上与按照实施例1的p-沟道MOSFET 2P(参见图1)十分相似。n-沟道MOSFET 2N在结构和功能上与按照实施例3的n-沟道MOSFET 2N(参见图4)十分相似。因此,与按照实施例1和实施例3的放大器件10A和10C相似,具有极高输入阻抗的放大器件10E为单一集成电路结构。也就是说,放大器件10E可以实现高度集成,从而使其作为用于具有高内部阻抗的普通信号源的直接耦合放大器,特别是用于例如振动传感器的低频信号源的直接耦合放大器,性能优越。
与按照实施例1和实施例3的MOSFET 2P和2N相似,两个MOSFET 2P和2N还保护运算放大器不受ESD浪涌的影响。也就是说,浪涌能量经MOSFET 2P和2N被接地导体或外部电源吸收。从而,可以避免浪涌对运算放大器1以及下级放大器的不利影响。也就是说,放大器10E可以抗ESD浪涌。
两个MOSFET 2P和2N的源极分别连接到接地端GND和电源端VDD。然而,与按照实施例1和实施例3的MOSFET 2P和2N相似,漏极和源极可以互换。此外,可以采用按照实施例2的p-沟道MOSFET 2Q代替p-沟道MOSFET 2P。同样地,可以有按照实施例4的n-沟道MOSFET 2M代替n-沟道MOSFET 2N。
以上用现在的优选实施例所公开的本发明不是对本发明的限制。毫无疑问,本行业的技术人员在阅读了以上公开的内容后会发现,本发明还有不同的变形和改进。显然,这些变形和改进都落入本发明的精神及范围之内。此外,还应了解本申请所附的权利要求书覆盖本发明的这些变形和改进。
特别是,按本发明的放大器件可以放大具有高内部阻抗的信号源的输出信号。如上所述,放大器件用MOSFET作为阻抗元件。同样,本发明具有工业实用性。
Claims (5)
1、一种放大器,包括:
衬底;
高位电源端子,其连接到外部恒压源并保持在固定的高电位;
低位电源端子,其连接到外部恒压源和接地导体中的一个,并且保持在固定的低电位;
放大电路,其具有金属氧化物半导体场效应晶体管输入级,并包括连接到外部信号源的输入端,嵌入在所述的衬底上,通过所述的输入端接收所述信号源的信号并按预定的比率放大信号;以及
偏置电路,其嵌入在所述衬底上,其包括:
产生预定偏置电压的偏置电压发生部分;以及
用作输入阻抗器件的金属氧化物半导体场效应晶体管,其包括:
漏极和源极,所述漏极和源极中的一个连接到所述的高位电源端子和低位电源端子中的一个,所述漏极和源中的另一个连接到所述放大电路的输入端,
栅极,其保持在一定电位,以阻止在所述的漏极和所述的源极之间产生沟道,以及
背栅极,与所述衬底电分隔开,并且保持在等于所述偏置电压的电位上。
2、按照权利要求1所述的放大器,其特征在于,其中:
所述的金属氧化物半导体场效应晶体管包括p-沟道金属氧化物半导体场效应晶体管;
所述的漏极和源极是所述p-沟道金属氧化物半导体场效应晶体管的漏极和源极,并且分别连接到所述放大电路的输入端和所述的低位电源端子;以及
所述的栅极是所述p-沟道金属氧化物半导体场效应晶体管的栅极,并且连接到所述偏置电压发生部分。
3、按照权利要求1所述的放大器,其特征在于,其中:
所述的金属氧化物半导体场效应晶体管包括p-沟道金属氧化物半导体场效应晶体管;
所述的漏极和源要极是所述p-沟道金属氧化物半导体场效应晶体管的漏极和源极,并且分别连接到所述放大电路的输入端和所述的低位电源端子;以及
所述的栅极是所述p-沟道金属氧化物半导体场效应晶体管的栅极,并且连接到所述放大电路的输入端。
4、按照权利要求1所述的放大器,其特征在于,其中:
所述的金属氧化物半导体场效应晶体管包括n-沟道金属氧化物半导体场效应晶体管;
所述的漏极和源极是所述n-沟道金属氧化物半导体场效应晶体管的漏极和源极,并且分别连接到所述放大电路的输入端和所述高位电源端子;以及
所述的栅极是所述n-沟道金属氧化物半导体场效应晶体管的栅极,并且连接到所述偏置电压发生部分。
5、按照权利要求1所述的放大器,其特征在于,其中:
所述的金属氧化物半导体场效应晶体管包括n-沟道金属氧化物半导体场效应晶体管;
所述的漏极和源极是所述n-沟道金属氧化物半导体场效应晶体管的漏极和源极,并且分别连接到所述放大电路的输入端和所述高位电源端子;以及
所述的栅极是所述n-沟道金属氧化物半导体场效应晶体管的栅极,并且连接到所述放大电路的输入端。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421160 | 2003-12-18 | ||
JP2003421160 | 2003-12-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1630185A true CN1630185A (zh) | 2005-06-22 |
Family
ID=34675271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410101305.8A Pending CN1630185A (zh) | 2003-12-18 | 2004-12-16 | 带有偏置电路的放大器件 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7119622B2 (zh) |
CN (1) | CN1630185A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109004925A (zh) * | 2017-06-07 | 2018-12-14 | 格芯公司 | 具有后栅极偏置的开关的电路 |
CN109391234A (zh) * | 2017-08-08 | 2019-02-26 | 株式会社村田制作所 | 差动放大电路 |
CN109661775A (zh) * | 2016-08-29 | 2019-04-19 | 麦克姆技术解决方案控股有限公司 | 耗尽型晶体管的自偏置和自排序 |
CN112236939A (zh) * | 2018-06-11 | 2021-01-15 | 日立汽车系统株式会社 | 半导体装置和传感器系统 |
CN112702032A (zh) * | 2020-12-10 | 2021-04-23 | 深圳市智慧海洋科技有限公司 | 单电源运放偏置电路 |
WO2022110696A1 (zh) * | 2020-11-25 | 2022-06-02 | 长鑫存储技术有限公司 | 电位产生电路、反相器、延时电路和逻辑门电路 |
US11528020B2 (en) | 2020-11-25 | 2022-12-13 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
US11550350B2 (en) | 2020-11-25 | 2023-01-10 | Changxin Memory Technologies, Inc. | Potential generating circuit, inverter, delay circuit, and logic gate circuit |
US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
US11887652B2 (en) | 2020-11-25 | 2024-01-30 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070159744A1 (en) * | 2006-01-06 | 2007-07-12 | Ramen Dutta | High voltage pin for low voltage process |
US8027489B1 (en) * | 2006-07-07 | 2011-09-27 | Analog Devices, Inc. | Multi-voltage biasing system with over-voltage protection |
US7924090B2 (en) | 2006-10-31 | 2011-04-12 | Panasonic Corporation | Amplifying device |
US8401208B2 (en) * | 2007-11-14 | 2013-03-19 | Infineon Technologies Ag | Anti-shock methods for processing capacitive sensor signals |
DE102009019707B4 (de) * | 2009-05-05 | 2019-12-19 | Sennheiser Electronic Gmbh & Co. Kg | Speisevorrichtung zur Speisung eines Mikrofons |
EP2264409B1 (en) * | 2009-06-19 | 2015-10-07 | ASML Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US9093925B2 (en) * | 2011-05-03 | 2015-07-28 | University Of Science And Technology Of China | Switched capacitor charge pump driver for piezoelectric actuator |
US9269886B1 (en) * | 2012-10-18 | 2016-02-23 | Meggitt (Maryland) Inc. | Fast startup, micro power, low noise piezoelectric amplifier with extended low frequency response |
US9319779B2 (en) | 2013-10-22 | 2016-04-19 | Infineon Technologies Ag | System and method for transducer biasing and shock protection |
US10476263B2 (en) * | 2015-12-31 | 2019-11-12 | Novatek Microelectronics Corp. | Device and operation method for electrostatic discharge protection |
CN111883526B (zh) * | 2020-06-23 | 2024-05-24 | 江苏帝奥微电子股份有限公司 | 一种高速开关通道esd的保护结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817294B2 (ja) | 1988-04-06 | 1996-02-21 | 松下電子工業株式会社 | 半導体集積回路 |
US5777518A (en) * | 1996-10-30 | 1998-07-07 | Lucent Technologies Inc. | Method of biasing mosfet amplifiers for constant transconductance |
US6714081B1 (en) * | 2002-09-11 | 2004-03-30 | Motorola, Inc. | Active current bias network for compensating hot-carrier injection induced bias drift |
-
2004
- 2004-12-08 US US11/006,970 patent/US7119622B2/en not_active Expired - Fee Related
- 2004-12-16 CN CN200410101305.8A patent/CN1630185A/zh active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109661775A (zh) * | 2016-08-29 | 2019-04-19 | 麦克姆技术解决方案控股有限公司 | 耗尽型晶体管的自偏置和自排序 |
CN109661775B (zh) * | 2016-08-29 | 2023-08-04 | 麦克姆技术解决方案控股有限公司 | 耗尽型晶体管的自偏置和自排序 |
CN109004925B (zh) * | 2017-06-07 | 2022-03-15 | 格芯(美国)集成电路科技有限公司 | 具有后栅极偏置的开关的电路 |
CN109004925A (zh) * | 2017-06-07 | 2018-12-14 | 格芯公司 | 具有后栅极偏置的开关的电路 |
CN109391234B (zh) * | 2017-08-08 | 2022-10-11 | 株式会社村田制作所 | 差动放大电路 |
CN109391234A (zh) * | 2017-08-08 | 2019-02-26 | 株式会社村田制作所 | 差动放大电路 |
CN112236939A (zh) * | 2018-06-11 | 2021-01-15 | 日立汽车系统株式会社 | 半导体装置和传感器系统 |
WO2022110696A1 (zh) * | 2020-11-25 | 2022-06-02 | 长鑫存储技术有限公司 | 电位产生电路、反相器、延时电路和逻辑门电路 |
US11528020B2 (en) | 2020-11-25 | 2022-12-13 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
US11550350B2 (en) | 2020-11-25 | 2023-01-10 | Changxin Memory Technologies, Inc. | Potential generating circuit, inverter, delay circuit, and logic gate circuit |
US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
US11887652B2 (en) | 2020-11-25 | 2024-01-30 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
CN112702032A (zh) * | 2020-12-10 | 2021-04-23 | 深圳市智慧海洋科技有限公司 | 单电源运放偏置电路 |
Also Published As
Publication number | Publication date |
---|---|
US20050134384A1 (en) | 2005-06-23 |
US7119622B2 (en) | 2006-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1630185A (zh) | 带有偏置电路的放大器件 | |
KR101098047B1 (ko) | 콘덴서 마이크의 증폭 회로 | |
WO2011132240A1 (ja) | コンデンサマイクロフォン用増幅装置 | |
CN1728394A (zh) | 半导体集成电路器件 | |
US8045305B2 (en) | Protection circuit | |
CN1744430A (zh) | 高频功率放大器 | |
JP2009087962A (ja) | 保護回路及び半導体集積回路 | |
CN104284289B (zh) | 一种双引线麦克风电路及操作双引线麦克风的方法 | |
US10381826B2 (en) | Integrated circuit electrostatic discharge protection | |
JP4057212B2 (ja) | マイクロフォン装置 | |
JP4957686B2 (ja) | 半導体装置 | |
JP2005204297A (ja) | バイアス回路を搭載した増幅装置 | |
JP2006245740A (ja) | 増幅回路及びこれを用いたエレクトレットコンデンサマイクロフォン | |
US7924090B2 (en) | Amplifying device | |
US8593770B2 (en) | Protection circuit | |
CN103199849A (zh) | 基于深n阱nmos晶体管的源极跟随器 | |
US9276060B2 (en) | Triode | |
CN1311550C (zh) | 二极管串esd保护电路 | |
CN203104402U (zh) | 基于深n阱nmos晶体管的源极跟随器 | |
CN1835401A (zh) | 输入保护电路 | |
US11284202B2 (en) | Microphone assembly with improved overload performance | |
JP2019121937A (ja) | 電荷検知回路および圧電マイクロフォン | |
CN1572056A (zh) | 传感器信号输出电路 | |
JP2019205000A (ja) | 電荷検知回路および圧電マイクロフォン | |
CN101441490B (zh) | 三端稳压集成电路启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |