CN1629883A - 半导体器件及其驱动方法 - Google Patents

半导体器件及其驱动方法 Download PDF

Info

Publication number
CN1629883A
CN1629883A CNA2004100818350A CN200410081835A CN1629883A CN 1629883 A CN1629883 A CN 1629883A CN A2004100818350 A CNA2004100818350 A CN A2004100818350A CN 200410081835 A CN200410081835 A CN 200410081835A CN 1629883 A CN1629883 A CN 1629883A
Authority
CN
China
Prior art keywords
circuit
semiconductor device
voltage
antenna
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100818350A
Other languages
English (en)
Other versions
CN100507941C (zh
Inventor
小山润
斋藤利彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1629883A publication Critical patent/CN1629883A/zh
Application granted granted Critical
Publication of CN100507941C publication Critical patent/CN100507941C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

在无电池RFID芯片中业已存在的问题是，在天线受到强电磁场作用时会产生出高电压AC信号，因此，通过对AC信号整流所得到的DC电压也成为高电压。因此，出现了逻辑电路和时钟发生器电路的发热或元件损坏。本发明采取了如下措施：将通过AC信号整流所产生的DC电压与参考电压在比较电路中进行比较，并在DC电压更高时使开关元件转至ON以便将电容量加到天线电路上。因此，天线谐振点改变，其再衰减天线电路中产生的AC信号，从而抑制DC电压。

Description

半导体器件及其驱动方法
技术背景
本发明通常涉及到用于IC卡和RFID(射频识别：使用射频的无触点自动识别技术)的半导体器件。本发明特别涉及到包括无触点IC卡和RFID芯片的半导体器件及其驱动方法，这种IC卡和RFID芯片以无触点的方式从外部装置接收电和数据并将数据传输给外部装置。
注意，使用RFID芯片例如作为标签。此外，IC卡也是一种RFID芯片。
背景技术
近年来，诸如使用射频的无触点IP芯片等IC芯片，即称之为RFID芯片的这些芯片正在引起人们的注意，而且期望得到其更高的性能。RFID芯片的优点是，可以以无触点的方式读出所记录的数据，有可能不用电池工作，以及提供极好的耐用性，耐气候性等等。
此外，RFID芯片还能够加入如CPU等功能电路。亦即，RFID芯片能够加入安全管理用的逻辑电路等以及起数据记录媒体的作用。RFID芯片有诸如人员识别，产品识别及位置测量等各种应用。
常规的RFID芯片其配置如图2所示。图2所示的RFID芯片217包括电源电路214，输入/输出电路215，天线电路216，逻辑电路210，放大器211，时钟发生器电路/解码器212，存储器213，等等。天线电路216包括天线线路201和天线电容器202。
RFID芯片217没有它自己的电源，代之以是，它用通过接收由RF阅读器/书写器200产生的无线电波218所供给的电而工作。
参照图2来说明RFID芯片217的工作情况。当天线电路216接收到发自RF阅读器/书写器200的无线电波218时，由输入/输出电路215对无线电波进行检波后作为输出信号，输入/输出电路215包括第一电容器203，第一和第三二极管204和207，第三电容器208，开关元件209等。输入信号在由时钟发生器电路/解码器212分成为时钟，数据和命令之前由放大器211一次放大到具有足够大的幅度。传输的命令然后在逻辑电路210中解码，从而将数据从存储器213读出/写入。
使用逻辑电路210的输出通过将开关元件209转至ON/OFF(“通”/“断”)来进行数据阅读。因而，改变了天线电路216的阻抗，从而又改变了天线电路216的反射率。RF阅读器/书写器200通过监测天线电路216反射率的变化从RFID芯片217读出数据。
RFID芯片217各电路中的耗电由DC电源VDD供给，VDD是在电源电路214中通过对天线电路216所接收到的无线电波218进行检波和平滑而产生的。电源电路214包括第一二极管204，第二二极管205以及第二电容器206。第二电容器206具有足够大的电容量值以便向各电路供电。
图11A和11B用图解说明了相对于天线电路216所接收的天线输入信号(A)、从电源电路214所输出的DC电源的输出(B)。天线输入信号的负分量由第一二极管204和第二二极管205去除，只有其正分量通过第二二极管205供给各电路。电容器206储存已经通过第二二极管205的正分量并在天线输入信号为负时供电。因此，VDD基本上为恒定值，因而电源电路214起DC电压源的作用。
下述专利文件1公开了这种电路的实例。
[专利文件1]公开的日本专利2000-299440。
图3说明了天线电路308和电源电路307，它们都是RFID芯片309的部分组成部分。天线电路308包括天线线路301和天线电容器302。电源电路307包括第一电容器303，第一二极管304，第二二极管305和第二电容器306。
RFID芯片具有不用电池而工作的特性，其作用原理是包括在RFID芯片中的电路用一DC电压工作，此DC电压通过接收发自天线电路308中RF阅读器/书写器的无线电波并在电源电路307中对其进行整流而产生。
图12说明了天线电路308所接收到的电磁场强度(有效值)与电源电路307整流的DC电压强度之间的关系。如图12所示，电源电路307整流的DC电压强度近似地按与初始电磁场强度成正比来加以确定。因此，在天线电路308受到强电磁场作用的情况下，天线电路308中就产生高AC电压信号。因而，通过在电源电路307中AC电压的整流而得到的DC电压也高。
因此，高电压被加到了逻辑电路区中的存储器，时钟发生器电路等，在这种情况下逻辑电路层可能会发热。另外，其电路元件有可能因高电压而损坏或可能出现其他问题。
鉴于上述问题，本发明的目的就是即使在应用强电磁场时也要防止产生高电压，从而防止电路发热和元件击穿。
发明内容
为了解决上述问题，根据本发明，对输出到电源电路的DC电压进行监测并与参考电压进行比较。当监测的DC电压高于参考电压时，将电容器并联连接到天线电路中的天线线路上以便改变天线电路中AC电压的谐振点，从而衰减AC电压。根据这种结构，可以降低输出到电源电路的DC电压电平。
本发明提供的半导体器件包括：通过整流将AC电压转换成DC电压的转换电路，逻辑电路，存储器，输入/输出电路，与输入/输出电路和转换电路电连接的天线电路，参考电压源，将参考电压源输出电压与转换电路输出电压进行比较的比较电路，由比较电路控制且其一端接地的开关元件，以及其一端与天线电路电连接而另一端与开关元件不接地端电连接的电容器。
本发明提供的半导体器件包括：通过整流将AC电压转换成DC电压的转换电路，逻辑电路，存储器，输入/输出电路，与输入/输出电路和转换电路电连接的天线电路，多个参考电压源，将各参考电压源输出电压与转换电路输出电压进行比较的多个比较电路，由各比较电路控制且其一端接地的多个开关元件，以及其一端与天线电路电连接而其另一端与各开关元件不接地端电连接的多个电容器。
本发明提供了半导体器件的驱动方法，半导体器件包括：通过整流将AC电压转换成DC电压的转换电路，逻辑电路，存储器，输入/输出电路，比较电路，参考电压源，开关元件，电容器，以及与输入/输出电路和转换电路电连接的天线电路，其中转换电路和参考电压源的输出电连接到比较电路，比较电路的输出电连接到开关元件，开关元件的一端接地而其另一端电连接到电容器，电容器未与开关元件连接的一端电连接到天线电路，本方法包括的步骤为：将由转换电路转换的DC电压值与参考电压值在比较电路中进行比较；通过在DC电压值高于参考电压时工作的开关元件将电容器的一端接地，这就改变了天线电路中AC电压的谐振点以便衰减AC电压，从而降低转换电路的输出电压电平。
本发明提供了半导体器件的驱动方法，半导体器件包括：通过整流将AC电压转换成DC电压的转换电路，逻辑电压，存储器，输入/输出电路，多个比较电路，多个参考电压源，多个开关元件，多个电容器，以及与输入/输出电路和转换电路电连接的天线电路，其中转换电路和参考电压源的输出电连接到各比较电路，比较电路的输出电连接到各开关元件，各开关元件的一端接地而其另一端电连接到各电容器，各电容器未与各自开关元件连接的一端电连接到天线电路，该方法包括的步骤为：将由转换电路转换的DC电压值与多个参考电压的值在比较电路中进行比较；通过在DC电压值高于参考电压时工作的一个或多个开关元件将一个或多个电容器的一端接地，这就改变了天线电路中AC电压的谐振点以便衰减AC电压，从而降低转换电路的输出电压电平。
根据本发明，能够提供半导体器件及其驱动方法而无需专门的方法，从而即使在应用强电磁场时也能够防止元件击穿。此外，在采用设置有多个比较电路的配置时，能够提供使电压虚拟标准化的标准化电路。
附图说明
图1是说明本发明实施方案型式的示意图。
图2是说明常规RFID芯片实例的示意图。
图3是说明常规RFID芯片电源电路的示意图。
图4是说明本发明实施方案型式的示意图。
图5是说明本发明设置多个比较电路之实例的示意图。
图6A至6C是说明本发明实施方案(在绝缘衬底上面制造TFT)的示意图。
图7A至7C是说明本发明实施方案(在绝缘衬底上面制造TFT)的示意图。
图8是说明本发明实施方案(在绝缘衬底上面制造TFT)的示意图。
图9A和9B是说明本发明实施方案(将TFT转换到薄膜衬底上)的示意图。
图10A和10B是说明本发明实施方案(将TFT转移到薄膜衬底上)的示意图。
图11A和11B是各自说明电源电路的输出信号相对于常规RFID芯片中输入信号的曲线图。
图12是说明常规RFID芯片中电源电路的输入信号强度与输出信号强度之间关系的曲线图。
图13A至13E是说明本发明实施方案(各种不同形状的天线)的示意图。
图14A至14C是说明本发明实施方案(天线设置在电路上)的示意图。
图15A至15H是说明本发明实施方案(RFID芯片的应用)的视图。
图16是说明本发明比较电路实例的示意图。
图17A至17C是说明本发明RFID芯片型式的视图。
图18是说明本发明RFID芯片型式的视图。
图19A至19D是说明本发明实施方案(将TFT转移到薄膜衬底上)的示意图。
图20是说明本发明实施方案(将TFT转移到薄膜衬底上)的示意图。
图21是说明本发明参考电压源实例的示意图。
图22是说明本发明电源电路实施方案型式的示意图。
图23是说明本发明比较电路实例的示意图。
具体实施方式
参照图4，对本发明的RFID芯片413予以说明。如图4中所示，根据本发明的电源电路410包括：在电源电路所输出的VDD处的监测电路407，参考电压源412，将DC电压与参考电压源412的电压进行比较的比较电路408，开关元件409和第一电容器403。
电源电路410还包括第一二极管404，第二二极管405和第二电容器406。注意，包括第一二极管404，第二二极管405及第二电容器406的电路具有通过整流把AC电压转换成DC电压的功能。天线电路411包括天线线路401和天线电容器402。
参照图4说明RFID芯片413的工作情况。当天线电路受到弱电磁场的作用时，即当所产生的DC电压低于参考电压源412的电压电平时，比较电路408不工作，因而开关元件409也不工作。
当天线电路411受到强电磁场的作用，因而DC电压达到高于一定电平时，比较电路408工作使开关元件409转至ON(“通”)，因此使电容器403的一端接地。这种工作情况视为是等同于天线电路411之电容量的增加，而且在天线电路411的调谐点从最佳值发生改变时，信号就受到衰减。因而所产生的VDD电平则降低。这样，即使在天线电路411受到强电磁场的作用时，VDD的电压电平也能受到抑制，且逻辑电路也免于被加上高电压。这种封装天线的芯片还称之为天线芯片。
参照图1说明本发明的具体结构。图1说明了本发明RFID芯片的实例。RFID芯片100包括天线电路101，电源电路102，输入/输出电路103，转换电路123等等，它们都在绝缘衬底上形成。
天线电路101包括天线线路105和天线电容器106。电源电路102包括监测电路104，第一二极管107，第二二极管108，第一电容器109，比较电路112，第一开关元件113以及第二电容器114。输入/输出电路103包括第一二极管107(共用在电源电路102)，第三二极管115，第三电容器116，第二开关元件117，放大器118，时钟发生器电路/解码器119，逻辑电路120，存储器121以及参考电压源122。
参照图1说明本发明RFID芯片的工作情况。当天线电路101接收到发自RF阅读器/书写器(未示出)的无线电波时，由输入/输出电路103对其进行检波作为输出信号。此信号在由时钟发生器电路/解码器119分成为时钟，数据和命令之前由放大器118一次放大到具有足够大的幅度。所传输的命令在逻辑电路120中解码。从而从存储器121读出/写入数据。
使用输入/输出电路103的输出通过将第二开关元件117转至ON/OFF(“通”/“断”)来进行数据阅读。因而改变了天线电路101的阻抗，从而又改变了天线电路101的反射率。通过监测天线电路101反射率的变化，RF阅读器/书写器从RFID芯片100读出数据。
RFID芯片100各电路中所消耗的电由DC电源VDD供给，VDD是在电源电路102中通过对天线电路101所接收到的无线电波进行检波和平滑而产生的。电源电路102中的转换电路123具有通过整流将AC电压转换成DC电压的功能。转换电路123包括第一二极管107，第二二极管108和第一电容器109。第一电容器109具有足够大的电容量以便向各电路供电。
DC电源的电压VDD由来自RF阅读器/书写器的无线电波强度所决定。为了防止VDD因无线电波过高而达到高于所需电平，VDD高于所需电平还可能引起电路发热或元件击穿，通过使用监测电路104，比较电路112，第一开关元件113以及参考电压源122对DC电压VDD进行控制。
在图1中，电阻器110和电阻器111用作为监测电路104。将从监测电路104输出的VDD与参考电压源122的电压在比较电路112中进行比较。参考电压源122可以有任何配置形式，不过最好是利用VDD进行配置，因为特别是由于RFID芯片的特性，按照推想可能在电路区域中存在限制。这种实施方案型式采用用VDD产生参考电压的电路配置。
图21说明了参考电压源122的典型配置。该电路包括电阻器1701和二极管1702至1704。对于二极管1702至1704，例如可以使用二极管连接的TFT。
在图21中，电阻器1701的一端接至VDD而其另一端接至OUTPUT(其相当于图1中参考电压源122的电压)。二极管1702至1704串联连接。各二极管的一端接地而其另一端接至OUTPUT。按照这种配置，能够产生参考电压。此时OUTPUT与VDD的电压比通过电阻器1701很容易加以确定和改变。不用说，图21所示只是一个实例，而本发明则不限于这里的电路配置以及二极管的材料和数目。
这样，在把参考电压源122中产生的电压与监测电路104的输出电压在比较电路中进行比较，而且参考电压源122中产生的电压更高的情况下，第一开关元件未被驱动，VDD的电压电平直接加到逻辑电路120等上。相反，在监测电路104的输出电压高于参考电压源122中产生的电压的情况下，通过用比较电路112的输出来驱动第一开关元件113而使第二电容器114的一端接地。这种工作情况视为等同于天线电路101电容量的增加，而且当天线电路101的调谐点从最佳值发生改变时，信号则受到衰减。因而，产生的VDD电平下降。这样，即使当天线电路101受到强电磁场的作用时，VDD的电压电平也能够受到抑制，而逻辑电路120等也可免于被施以高电压。
比较电路112可以是人们已知的电路。图16说明了比较电路112的实例。比较电路包括P沟道TFT 601和602，N沟道TFT 603和604，恒流源605，以及倒相器606和607。比较电路有两个输入端IN1和IN2。IN1接至N沟道TFT 603的控制极而IN2接至N沟道TFT604的的控制极。N沟道TFT603的源极和漏极之一接至P沟道TFT 601和602的控制极以及P沟道TFT 601的源极和漏极之一。N沟道TFT 604源极和漏极之一(这一结点称为结点A)接至P沟道TFT 602的源极和漏极之一。此外，结点A还接至串联连接的倒相器606和607，节点A相当于比较电路的输出端。N沟道TFT 603和604的源极和漏极之另一极各自接至恒流源605，而P沟道TFT 601和602的源极和漏极之另一极各接至VDD。
比较电路有两个输入端IN1和IN2，电路的输出根据各输入端的信号电压而改变。在IN1和IN2两者都不能使N沟道TFT导通(ON)的情况下，结点A处在浮动态。在只有IN1能够使N沟道TFT 603导通的情况下，恒流源605向P沟道TFT 601和602供给电流，因此它们导通。因此，结点A的电位是Hi(高)，故输出也是Hi。相反，在只有IN2能使N沟道TFT 604导通的情况下，恒流源605的电流流过结点A，因而结点A的电位为Lo(低)。在两个输入端都能使N沟道TFT导通的情况下，即在IN1能使N沟道TFT 603导通而IN2能使N沟道TFT 604导通时，电压更高的有优先权。例如，当IN1的电压高于IN2的电压时，N沟道TFT 603先导通，故恒流源605使电流流向P沟道TFT 601和602，因而使它们导通。因此，结点A的电位是Hi，因而输出也是Hi。
通过利用这一工作情况，将监测电路104的输出输入到IN1而将发自参考电压源122的电压信号输入到IN2。这时，将参考电压源122的电压设置得足够高至少使N沟道TFT 604导通。通过如此设置输入，在参考电压源122的电压更高时，比较电路的输出为Lo，而在当监测电路104的输出变得高于参考电压源122电压的时刻，比较电路112的输出为Hi。
不用说，本发明的比较电路并不限于上述实例，比较电路可以具有如图23所示的配置，其中IN2的输入电压高于IN1的输入电压直至监测电路104的输出VDD变得更高为止。
图23中所示的比较电路包括P沟道TFT 1901和1902，N沟道TFT1903和1904，恒流源1905，倒相器1906和1907，以及N沟道TFT1908。比较电路有两个输入端IN1和IN2。IN1接至N沟道TFT 1908的源极和漏极之一。N沟道TFT1908的源极和漏极中的另一极接至N沟道TFT1903的控制极。IN2接至N沟道TFT 1904和N沟道TFT 1908的控制极。N沟道TFT 1903的源极和漏极之一接至P沟道TFT 1901和1902的控制极以及P沟道TFT 1901的源极和漏极之一极。N沟道TFT 1904的源极和漏极之一极(这一结点称为结点A)接至沟道TFT1902的源极和漏极之一极。此外，结点A接至串联连接的倒相器1906和1907，其相当于比较电路的输出端。N沟道TFT 1903和1904的源极和漏极之另一极各接至恒流源1905，而P沟道TFT 1901和1902的源极和漏极之另一极各接至VDD。利用在通过N沟道TFT 1908后降低了阈电压电平的IN1之输入将图23中所示的电路配置成使IN2的输入电压能够高于IN1的输入电压。
注意，各个比较电路112和参考电压源122并不限于一种类型，而且可以设置多个参考电压源。图5说明了一个实例，其中使用了多个比较电路和参考电压源，即三个不同的比较电路和参考电压源。
根据从监测电路输出的DC电压VDD，将来自三个不同参考电压源510，511和512的电压信号ref1，ref2和ref3分别与第一至第三比较电路507，508和509中监测电路的输出电压进行比较。
假设，确定来自各参考电压源510，511和512的ref1，ref2，ref3的电平满足关系式：ref1＜ref2＜ref3。在监测电路的输出低于ref1的情况下，两个开关元件都不工作，而在监测电路的输出高于ref1并低于ref2的情况下，只有第一开关元件504工作，因而第一电容器501的电容被有效地加到天线电路上。在监测电路的输出高于ref2而低于ref3的情况下，第一开关元件504和第二开关元件505工作，因而第一电容器501和第二电容器502的各自电容量被有效地加到天线电路上。在监测电路的输出高于ref3的情况下，所有的开关元件都工作，因而第一电容器501，第二电容器502和第三电容器503的各自电容量都被有效地加到天线电路上。
这样，最好是使用多个参考电压源和比较电路，且其在根据天线电路所接收无线电波强度增加各级中的电容量时很有效。视参考电压源的数目而定，可以把输出电压虚拟地标准化在一定电平。
通过在同一衬底上集成地形成这些电路，能够提供一个具有RFID芯片功能的电路。注意，用于RFID芯片100的衬底可以用任何绝缘材料构成。例如，可以使用玻璃，塑料，绝缘薄膜，等等。
[实施方案1]
参照图22对电源电路区予以说明，该电路类型与图1中所示的电源电路102不同。图22说明的电路包括第一天线电路1801，第二天线电路1802，第一转换电路1803，第二转换电路1804，比较电路1805，开关元件1806，及电容器1807。将第二天线电路1802配置成能产生出比第一天线电路1801中所产生的电压低的电压。例如，第二天线电路1802中天线所占的面积可以设计成小于第一天线电路1801中天线所占的面积。另外，第二天线电路1802中的天线或电容器可以有与第一天线电路1801中的天线或电容器不同的配置以使得到的谐振频率略有偏移。虽然并未示出，但在转换电路与比较电路之间可以设置如图1所示的监测电路。
现在说明图22中电路的工作情况。第一天线电路1801中产生的AC电压由第一转换电路1803整流成为DC电压VDD1，而第二天线电路1802中产生的AC电压由第二转换电路1804整流成DC电压VDD2，两者都输入到比较电路1805。比较电路1805将VDD1与VDD2加以比较。当VDD1更高时，比较电路1805输出Hi来驱动开关元件1806，从而将电容器1807的电容量有效地加在第一天线电路1801上，进而降低了VDD1的电位。
根据这种配置，第一转换电路中产生的VDD1与第二转换电路中产生的VDD2的关系始终满足VDD1＞VDD2。例如，在比较电路采用图23中所示电路使VDD1的降低量为阈电压电平时，能够使比较电路1805的输出保持在Lo以使开关元件1805不工作直至VDD1与VDD2之间的差值达到阈电压为止。
根据这种配置，该电路能够免于被施以类似于图所示实例的极高电压。
[实施方案2]
参照图6A至图8，现在对在同一绝缘衬底上集成地形成TFT的方法予以说明，这些TFT用于实施方案型式中所示的开关元件和二极管。注意，用N沟道TFT和P沟道TFT作为本实施方案中半导体器件的例子，不过，本发明之ID芯片的半导体器件并不限于它们。此外，这里说明的制造方法也只是一个实例，而本发明并不限于在绝缘衬底上的这种制造方法。
首先，如图6A所示，基层3001在衬底3000上形成，基层由氧化硅膜，氮化硅膜，氮氧化硅膜等绝缘膜形成，衬底由耐热塑料或使用Corning #7059或#1737代表的钡硼硅玻璃和铝硼硅玻璃等玻璃形成。例如，基层3001的叠层为使用SiH4，NH3和N2O通过等离子体CVD形成的氮氧化硅层3001a(厚度为10-200nm，或最好在50-100nm)和使用SiH4和N2O通过等离子体CVD形成的氢化氮氧化硅层3001b(厚度为50-200nm，或最好在100-150nm)。虽然本实施方案所示实例中的基层3001为双层结构，但其可以为单层结构或多于两层的多层结构。
注意，衬底3000可以用石英衬底，陶瓷衬底等形成。
岛状半导体层3002-3006各自由结晶半导体膜形成，而结晶半导体膜用激光结晶法或人们熟知的热结晶法通过使非结晶半导体膜结晶化来形成。形成的各岛状半导体层3002-3006，其厚度为25-80nm(最好在30-60nm)。结晶半导体膜的材料并没有特别的限制，但是最好使用硅或硅锗(SiGe)合金。
在使用结晶半导体膜的情况下，用已知的结晶方法可以使非结晶半导体膜结晶。作为已知的结晶方法，通过使用加热系统，激光辐照，金属催化剂，红外线等可以有各种不同的结晶方法。
在使用激光结晶法形成结晶半导体膜的情况下，使用连续波或准分子激光器，YAG激光器或YVO4激光器等脉冲激光器。在使用这些激光器时，最好是对从激光振荡器辐射出的激光利用光学系统进行线性聚光，然后再将它辐射到半导体膜上。结晶条件由专业人员加以适当地确定。在使用准分子激光器的情况下，进行结晶时间这样的条件：脉冲振荡频率为30Hz，激光能量密度为100-400mJ/cm2(通常在200-300mJ/cm2)。在使用YAG激光的情况下，使用二次谐波进行结晶，条件是：脉冲振荡频率为1-10kHz，激光能量密度为300-600mJ/cm2(通常是350-500mJ/cm2)。衬底的整个表面用被线性聚光成线宽度为100-1000μm，例如400μm的激光来进行辐照同时将线性束的叠加率设在80-98％。
或者使用脉冲振荡频率为10MHz或更高(MH2LC)的脉冲激光器也可以进行结晶。
然后，形成控制极绝缘层3007覆盖岛状半导体层3002-3006。控制极绝缘层3007用含硅绝缘膜形成，含硅绝缘膜通过等离子体VCD或溅射而形成，其厚度为40-150nm。在本实施方案中，形成的氮氧化硅膜的厚度为120nm。不用说，控制极绝缘层并不限于这种氮氧化硅膜，具有单层或多层结构的其他含硅绝缘膜也可以使用。例如，在使用氧化硅膜的情况下，其可以通过等离子体VCD形成，其中TEOS(四乙基原硅酸盐)和O2的混合物用下述条件放射：反应压力为40Pa，衬底温度300-400℃，RF(13.56MHz)功率密度为0.5-0.8w/cm2。按这种办法形成氧化硅膜通过其后在400-500℃下的热退火能得到作为控制极绝缘层所需的极好特性。
其次，在控制极绝缘层3007上形成用来形成控制电极的第一导电层3008和第二导电层3009。在本实施方案中，第一导电层3008用Ta形成，厚度为50-100nm，而第二导电层3009用W形成，厚度为100-300nm。
通过使用惰性气体Ar使Ta靶溅射来形成Ta膜。在这种情况下，当把适量的Xe或Kr加入到Ar气中时，Ta膜的内部压力可以减轻，这就能够防止膜的脱落。此外，α相的Ta膜其电阻率约为20μOcm，故它可以用作为控制电极，而β相的Ta膜其电阻率约180μOcm，它不适于用作控制电极。形成厚度为10-50nm具有准α相Ta结晶结构的氮化钽膜作为由Ta膜形成的基层使得更易于得到α相的Ta膜。
在形成W膜的情况下，采用使用W靶的溅射。或者也可以采用使用六氟化钨(WFb)的垫CVD。在这两种情况下都要求W膜有较低的电阻以便用作为控制电极，而且W膜的电阻率最好是20μOcm或更小。当W膜的晶粒增大时，它具有较低的电阻，不过在W膜中存在诸如氧等若干杂质元素的情况下，结晶受到阻碍，导致电阻较高。因此，在应用溅射的情况下，通过使用纯度为99.9999％的W靶并以足够的注意力形成W膜能够获得9-20μOcm的电阻率以防止汽相杂质混入W膜。
注意，在本实施方案中，采用Ta和W分别用于第一导电层3008和第二导电层3009，但本发明并不限于它们，选自Ta，W，Ti，Mo，Al，Cu等的任何元素，或含这种元素作为主要成分的合金材料或合成材料都可以采用。或者，可以采用用磷等杂质掺杂的多晶硅膜为代表的半导体膜。作为除本实施方案型式以外最希望的第一导电层3008和第二导电层3009组合的另外实例，可能有：TaN和W；TaN和Al；TaN和Cu，等等。
在只要求LDD的长度小的情况下，可以采用单层W。或者，即使使用同一结构，LDD的长度通过把锥角锐化也可以缩短。
接着，形成抗蚀掩膜3010-3015，应用第一蚀刻法来形成控制电线和线路。在本实施方案中，采用ICP(电感耦合等离子体)蚀刻，其中使用CF4和Cl2的混合物作为蚀刻气体并将500W的RF(13.56MHz)功率在1Pa压力下加到线圈或电极上来产生等离子体。衬底侧(样品级)也加上100W的RF(13.56MHz)功率，而且其上基本上加负自偏压电压。在CF4和Cl2混合作为蚀刻气体的情况下，W膜和Ta膜被腐蚀到同一水平。
根据上述蚀刻条件，在采用各具适当形状的抗蚀掩膜时，第一导电层3017a-3022a和第二导电层3017b-3022b的边缘因加在衬底侧上偏压的作用而各自呈锥形。锥形区的各个角度在15-45°。为进行蚀刻而又不在控制极绝缘层上留下任何残留物，蚀刻时间最好增加约10-20％。氮氧化硅膜对W膜的选择比例是2-4(通常为3)，氮氧化硅膜暴露的表面通过过蚀刻而蚀刻了约20-50nm。这样，根据第一蚀刻方法，就形成了第一形导电层3017-3022(第一导电层3017a-3022a和第二导电层3017b-3022b)。这时，在控制极绝缘层3007未被第一形导电层3017-3022覆盖的区域就形成了厚度因蚀刻而减小了约20-50nm的区域3016。
其后，如图6C所示，在不除去抗蚀掩膜3010-3015的情况下应用第二蚀刻方法。使用CF4，Cl2和O2的混合物作为蚀刻气体对W膜进行选择性蚀刻。根据第二蚀刻方法，形成了第二形导电层3024-3029(第一导电层3024a-3029a和第二导电层3024b-3029b)。这时，在控制极绝缘层3007未被第二形导电层3024-3029覆盖的区域就形成了厚度因蚀刻而减小了约20-50nm的区域3023。
W膜和Ta膜与CF4和Cl2混合气体的蚀刻反应通过所产生的原子团或离子种类和反应产物的气压可以得到证实。在比较W和Ta的氟化物和氯化物的汽压时，W的氟化物WF6要高得多，而WCl5，TaF5，TaCl5近乎相等。因此，使用CF4和Cl2的混合气体能够同时蚀刻W膜和Ta膜。但是，当在混合气体中加入适量O2时，CF4与O2反应而生成CO和F，因而产生出大量的F基或F离子。因此，含高汽压氟化物的W膜的蚀刻速率就增大了。相反，对Ta膜来说，其蚀刻速率即使在F增加时也没有成比例地增加。此外，由于Ta比W更易于氧化，加入O2能氧化Ta膜表面。Ta的氧化物不与氟化物或氯化物发生反应，因此Ta膜的蚀刻速率降低了。因此，可以使W膜的蚀刻速率不同于Ta膜的蚀刻速率，这样W膜的蚀刻速率比Ta膜的蚀刻速率能够有所增加。
接着，应用第一掺杂方法，其中掺杂赋予N型导电性的杂质元素。掺杂方法可以选自离子掺杂或离子注入。应用离子掺杂使用下述条件：剂量为1×1013-5×1014原子/cm2，加速电压60-100keV。作为赋予N型导电性的杂质元素，采用以磷(P)或砷(As)为代表的第15族元素。这里采用的是磷(P)。在这种情况下，导电层3024-3029用作为对赋予N型导电性的杂质元素的掩膜，且以自对准的方式形成第一杂质区3030-3033。第一杂质区3030-3033用赋予N型导电性浓度为1×1020-1×1021原子/cm3的杂质元素进行掺杂(图6C)。
接下去，如图7A所示，应用第二掺杂方法同时用掩膜3034和3035覆盖上要成为P沟道TFT的区段。在第二掺杂方法中，掺杂赋予N型导电性的杂质元素，其条件是剂量比第一掺杂方法的剂量小而加速电压比第一掺杂方法的加速电压高。例如，用70-120keV的加速电压和1×1013原子/cm2的剂量进行掺杂。因而，在图6C中岛状半导体层上形成的第一杂质区3030，3032和3033上形成了杂质区3036，3037和3038。使用第二形导电层3024，3026和3028作为对杂质元素的掩膜来进行第二掩杂，所以在第一导电层3024a，3026a和3028a下方而未用抗蚀掩膜覆盖的半导体层肯定被掺杂。这样，就形成了第三杂质区3039，3040和3041。掺杂在第三杂质区3039，3040和3041的磷(P)的浓度根据第一导电层3024a，3026a和3028a的锥形区的层厚慢慢地渐次变化。注意，在覆盖住第一导电层3024a，3026a和3028a锥形边缘的半导体层中，半导体层在第一导电层3024a，3026a和3028a里面区段的杂质浓度要比在其锥形边缘的杂质浓度低，不过，这些浓度近乎相等。
接下去，如图7B所示，各具与第一导电层相反导电性的第四杂质区3044，3045和3046分别在用来形成P沟道TFT的岛状半导体层3003和3005以及用来形成电容器的岛状半导体层3006中形成。使用第二形导电层3025b，3027b和3028b作为对杂质的掩膜以自对准的方式来形成这些杂质层。这时，用来形成N沟道TFT的岛状半导体层3002和3004的整个表面都用抗蚀掩膜3042和3043覆盖。使用第二形导电层3025，3027和3028作为对杂质元素的掩膜来进行掺杂，所以在第一导电层3025a，3027a和3028a下方而未用抗蚀掩膜覆盖的第二半导体层肯定被掺杂。这样，就形成了第五杂质区3047，3048和3049。掺杂进第四杂质区3044，3045和3046中的磷(P)浓度彼此不同。但是，对每个区域都使用乙硼烷(B2H6)进行离子掺杂以便使其杂质浓度为2×1020-2×1021原子/cm3。
根据上述步骤，在各个岛状半导体层形成杂质区。覆盖岛状半导体层的第二形导电层3024-3027起控制电极的作用。此外，第二形导电层3029还起岛状信号线的作用。另外，第二形导电层3028还起电容器线路的作用。
去除抗蚀掩膜3042和3043之后，对掺杂进各岛状半导体层的杂质元素使用活化步骤以便控制导电性。使用退火炉通过热退火来进行这一步骤。或者可以采用激光退火或快速热退火(RTA)。采用热退火时，在400-700℃(通常在500-600℃)，氧浓度为1ppm或更小(最好是0.1ppm或更小)的氮环境中进行热处理。在本实施方案中，在500℃下进行4小时的热处理。但是，在用于第二形导电层3024-3029的线路材料对受热敏感的情况下，最好在形成层间绝缘层3050(其主要成分是硅)之后再进行活化以便保护线路。
进一步，在300-450℃下，在含3-100％氢的环境中进行1-12小时的热处理以便使岛状半导体层氢化。这个步骤是使用热激发的氢来消除半导体层悬挂链的一个步骤。作为另一种氢化办法，可以采用等离子体氢化(使用用等离子体激发的氢)。
接下去，形成作为第一层间绝缘层3050的氮氧化硅层，其厚度为100-200nm。然后，使用如丙烯酸等有机绝缘材料在其上方形成第二层间绝缘层3051。第二层间绝缘层3051除了用有机绝缘材料形成外还能用无机材料形成。对无机材料来说，可以采用通过等离子体CVD，SOG(玻璃纤维；喷镀氧化硅层)等形成的无机SiO2，SiO2(PCVD-SiO2)。在形成这两个层间绝缘层之后，应用蚀刻步骤以便形成连接孔。
接下去，在逻辑电路区，形成了用于形成与各岛状半导体层源区连接的源接线3052和3053以及用于形成与漏区连接的漏区接线3056。同样，在输入/输出电路区和电源电路区形成了源电极3054和3055，漏电极3057及连接电极3058(图8)。
这样，在同一衬底上就能够形成含N沟道TFT和P沟道TFT的逻辑电路区以及含N沟道TFT，P沟道TFT和电容器的输入/输出电路区和电源电路区。
结合实施方案型式可以适当地实施本实施方案。
(实施方案3)
在这一实施方案中，参照图9A和9B及图10A和10B说明了从ID芯片的形成直至其转移到柔性衬底的制造方法。注意，在本实施方案中使用N沟道TFT和P沟道TFT作为半导体器件，但是，本发明ID芯片的半导体器件并不限于它们。此外，这里说明的关于绝缘衬底的制造方法只是一个实例，而本发明并不限于此。
与实施方案2中说明的制造步骤相一致，直至第一和第二层间绝缘层形成的步骤都如图8所示加以完成。但是在本实施方案中，金属氧化物层4021是在衬底3000与基层3001之间形成。金属氧化物层4021可以是W，TiN，WN，Mo等的氧化物，或这些元素合金的氧化物。形成的金属氧化物层4021相当薄(此处为3nm)。此外，金属氧化物层4021可以通过在衬底3000上形成金属层及对金属层表面的氧化来形成。
通过进行热处理使金属氧化物层4021结晶，其易损性得到了改善。注意，半导体器件制造步骤中的热处理可以与为改善金属氧化物层4021易损性的热处理相结合。具体地说，在使用氧化钨作为金属氧化物层4021的情况下，在420-550℃下进行热处理约0.5-5小时。
在使用合金来形成金属氧化物层的情况下，用于结晶的热处理其合适的温度随合金成分比而改变。因而，通过控制成分比，就能够在不干扰半导体器件制造步骤的温度下进行热处理，这就能为半导体器件的加工提供很大的选择余地。
接着，形成第三层间绝缘层4030以便覆盖源/漏接线3052-3057以及连接电极3058。然后在第三层间绝缘层4030形成连接孔，在孔上形成连接片4001和4002以分别连接源接线3052和3055。
接着，在第三层间绝缘层4030和连接片4001及4002上形成保护层4003。然后，使用双面胶带4004将第二衬底4006粘接在保护层4003上，同时用双面胶带4005将第三衬底4007粘接在衬底3000上(图9A)。第三衬底4007的作用是防止衬底3000在随后的剥离步骤中受到损坏。
接着，将衬底3000在实体上从金属氧化物层4021上剥下。剥离之后的情况示于图9B。其后，用粘合剂4008将柔性衬底4009粘接到基层3001上(图10A)。
接下去，如图10B所示，将双面胶带4004和第二衬底4006从保护层4003上剥下，去除保护层4003，从而可以进行到达柔性衬底的转移。
注意，半导体器件的剥离可以通过各种不同方法进行，如：在高耐热衬底与半导体器件之间设置含氢的非结晶硅层，而用激光辐照来去除非结晶硅层或用蚀刻去除衬底；或者将上面形成有半导体器件的高耐热衬底用机械方法或用使用溶液或气体的蚀刻来去除。
本实施方案可以结合实施方案型式适当地实施。
(实施方案4)
在这一实施方案中，参照图13A-13E和图14说明一实例，实例中天线在外部与本发明应用的电路相连接。
图13A说明RFIO芯片的结构，其中天线在电路的周边构成。天线1001在电路1000上形成并与本发明应用的电路区1002相连接。图13A示出的结构是天线1001在四周包围电路区1002，不过也可以采用另一种结构，在这种结构中衬底1000的整个表面用天线1001覆盖，而具有电极的电路区1002则与其相连。
图13B说明一实例，其中电路区用细天线包围。天线1004在衬底1003上形成，而本发明应用的电路区1005则与其相接。注意，所示天线线路只是一个例子，本发明并不限于此。
图13C说明了RF天线。天线1007在衬底1006上形成，本发明应用的电路区1008与其相连接。
图13D说明了全向天线(一种能从所有方向均匀地接收无线电波的天线系统)。天线1010在衬底1009上形成，本发明应用的电路区1011与其相连接。
图13E说明了条形天线。天线1013在衬底1012上构成，本发明应用的电路区1014与其相连接。
本发明应用的电路区和天线可以用人们已知的方法连接。例如，可以采用线形连接或块形连接来连接天线和电路。或者可以把电路区(即IC芯片)的一个面作为电极与天线相连。在这种方法中，可以采用ACF(各向异性导电膜)进行连接。
天线长度需要根据用于数据接收的频率适当地加以确定。通常，要求是波长的1/整数。例如，在频率为2.45GHz的情况下，天线的长度可以是约60mm(1/2波长)或30mm(1/4波长)。
或者如图14所示，电路区1102和螺旋天线线路1101可以在衬底1100上形成。注意，图14A为RFID芯片的顶视图，图14B为沿图14A中直线A-A’的剖视图，图14C为沿图14A中直线B-B’的剖视图。
注意，本实施方案中所示的仅是一些实例，本发明并不限于这些形状的天线。本发明可适用于各种不同形状的天线。
本实施方案可以结合实施型式和实施方案2或3中任何之一适当地加以实施。
(实施方案5)
在这一实施方案中，参照图15A-15H说明本发明IC卡，ID标签和ID芯片的应用。
图15A说明了能够用于人员识别的IC卡以及通过利用一体化电路中可重写存储器能够进行无货币电子支付的信用卡或电子货币。本发明应用的电路区2001包括在IC卡2000内。
图15B说明了能够用于人员识别的ID标签以及特殊场所用的商场管理系统，因为它可以做的很小。图15B为-RFID标签，其中本发明应用的电路区2011包括在ID标签2010内。
图15C说明RFID芯片2022，其附在产品2020上用于如超市等零售商店中的商品管理。本发明可以应用在RFID芯片2022中的电路上。这样，利用RFID芯片能够进行存货管理以及防止店内偷窃等。在所示图中，使用保护膜2021，它用来保护及粘贴RFID芯片2022使其不脱落，不过，也可以采用另外的结构，在这种结构中RFID芯片2022用粘合剂直接粘贴。此外，考虑到粘贴到产品上的RFID芯片2022的结构，最好还采用实施方案3中说明的柔性衬底。
图15D说明了RFID芯片在制造时就装在产品上的实例。在所示图中，RFID芯片2031装在显示器机座2030上。本发明可应用于RFID芯片2031中的电路。根据这种结构，能够很容易进行厂商验证，配送管理等。注意，这里所示的只是显示器机座的例子，本发明并不限于此，它可应用于各种不同对象。
图15E说明了用于产品运输的发货标签。在所示图中，RFID芯片2041装在发货标签2040内。将本发明应用于RFID芯片2041中的电路。根据这种结构，能够很容易进行运输产品所到目的地的分类，配送管理等。注意，这里所示的结构是将发货标签系在固定在产品上的线绳上，但是，本发明并不限于此，而是可以采用其他结构，在这种结构中用粘接剂等将标签粘贴到产品上。
图15F说明了RFID芯片2052装在书籍2050上的实例。将本发明应用于RFID芯片2052中的电路。根据这种结构，能够很容易进行书店中的配送管理，图书馆中的流通管理等。在所示图中，使用保护膜2051，其用来保护及粘贴RFID芯片2052使其不脱落，但是，也可以采用另外的结构，在这种结构中RFID芯片2052用粘接剂直接粘接或是隐埋到书2050的封面上。
图15G说明了RFID芯片2061隐埋在纸钞2060的实例。可以将本发明应用在RFID芯片2061中的电路。根据这种结构，能够防止假钞的流通。注意，鉴于纸钞的特性，最好将RFID芯片2061隐埋入纸钞2060以便不使其脱落。
图15H说明了RFID芯片2072隐埋入鞋2070的实例。可以将本发明应用在RFID芯片2072中的电路。根据这种结构，能够很容易进行厂商的验证，配送管理等。在所示图中，使用保护膜2071，其用来保护及粘接RFID芯片2072使其不脱落，但是，可以采用另外的结构，在这种结构中RFID芯片2072用粘接剂直接粘接或隐埋入鞋2070。
注意，本实施方案中所示的只是一些实例，本发明并不限于这些实例。
本实施方案能够结合实施方案型式和实施方案2-4中任何之一适当地加以实施。
(实施方案6)
在这一实施方案中，说明本发明RFID芯片的电路区与天线线路之间的连接方法。
图17A说明RFID芯片，其中集成地形成电路区801和天线线路802。在图17A的情况下，电路区801和天线线路802的制造步骤可以简化，连接可以只进行一次。
图17B说明预先在支持基底823上形成天线线路822的视图。天线线路822可以在单独形成之后粘接到支持基底823上，或者其可以通过直接印刷，液滴喷射，蒸气淀积，光刻等在支持基底823上形成。然后，将电路区821粘接到上面已形成天线线路822的支持基底823上。注意，电路区821可以粘接成与天线线路822相对准或与天线线路822相重叠。
图17C说明的视图，其中形成在一起的电路区811和天线线路812被粘接到预先在支持基底813上形成的天线线路814上。注意，天线线路814可以在单独形成之后粘接到支持基底813上，或者其可以通过以网板印刷或胶板印刷为代表的印刷方法，液滴喷射，蒸气淀积，光刻等在支持基底813上形成。
注意，在使用柔性支持基底的情况下，可以以这样的方式形成RFID芯片：用支持基底围住天线线路或电路或将其夹在中间。现在说明使用折叠式支持基底所形成的RFID芯片结构。
图18说明了柔性支持基底833的视图，基底上形成有天线线路831和电路区832，折叠基底将天线线路831和电路区832夹在里面。根据这种结构，可以形成天线线路831和电路区832使其不受外界影响。因此，能够提高RFID芯片的机械强度。
注意，天线线路831和电路区832可以用绝缘树脂等覆盖以便不接触天线线路831被重叠的区域。
图18说明的情况是，RFID芯片的一侧通过折叠支持基底而封闭起来，但是，本发明并不限于这种结构。本发明RFID芯片可以有支持基底两侧或其三侧都封闭成袋状的一种结构。或者是，支持基底的所有四侧在电路粘接在支持基底上之后都可以封闭。
(实施方案7)
在这一实施方案中，说明装入本发明ID芯片的电路区的制造方法，特别是与上述方案不同的剥离步骤。
如图19A所示，剥离层720和基层704按此顺序在衬底700上形成。在基层704上形成电路的半导体器件(此处是TFT 707和708)。
衬底700可以是玻璃衬底，石英衬底，由氧化铝等绝缘材料形成的衬底，硅片衬底，对后续步骤具有耐热性的塑料衬底，等等。在这种情况下，可以形成防止杂质等从衬底侧扩散的基底绝缘层，诸如氧化硅(SiOx)层，氮化硅(SiNx)层，氮氧化硅(SiOxNy)(x＞y)层，及硅的氮氧化物(SiNxOy)(x＞y)层。或者是可以使用其表面上形成有氧化硅层或氮化硅层等绝缘层的金属(例如，不锈钢)衬底或半导体衬底。
剥离层是设置在衬底与半导体器件之间的一层。衬底和半导体器件可以通过以后去除剥离层而相隔离。作为剥离层，可以使用含硅作为主要成分的薄层，诸如非结晶硅层，多晶硅(Si)层，单晶硅层以及SAS(半非结晶硅；也称微结晶硅)层。
ClF3(三氟化氯)等氟的卤化物具有选择性蚀刻硅的特性，因此，在剥离层含硅作为其主要成分时，使用含ClF3的气体或溶液能够很容易去除剥离层。
在剥离层与半导体器件之间设置基层，其功能是保护半导体器件不受ClF3等氟的卤化物的腐蚀。虽然ClF3等氟的卤化物有选择性蚀刻硅的特性，但它几乎不腐蚀氧化硅(SiOx)，氮化硅(SiNx)，氮氧化硅(SiOxNy)以及硅的氮氧化物(SiNxOy)。因此，在剥离层随时间进行蚀刻时，由氧化硅，氮化硅，氮氧化硅或硅的氮氧化物形成的基层却几乎不被腐蚀，这就防止了对半导体器件的损坏。
注意，只要剥离层由通过ClF3等氟的卤化物腐蚀的材料形成而基层由不被其腐蚀的材料形成，剥离层与基层的组合就不限于上述的材料，因而，可以适当地确定其组合。
如图19B所示，在电路区边界上形成壕沟721。
电路区边界上的壕沟721可以通过切割，划割，掩膜蚀刻等形成。在切割的情况下，通常采用使用切割系统(切割器)的刀片切割。刀片为其中嵌入金刚石颗粒的砂轮，其宽度约30-50μm。通过使刀片高速旋转；将相邻接电路区隔离。在划割的情况下，可以采用钻石划割，激光划割等。在蚀刻的情况下，在通过曝光和显影形成掩膜图案之后可以使用干式蚀刻，湿式蚀刻等进行隔离。对干式蚀刻来说，可以利用常压的等离子体。
如图19C所示，将含氟卤化物的气体/溶液722引入到壕沟721以去除剥离层。
对氟的卤化物来说，还可以使用氮与上述ClF3的混合气体等等。ClF3可能是一种溶液，视反应空间的温度而定(沸点：11.75℃)，在这种情况下也可以采用湿式蚀刻。注意，通过使氯与氟在200℃或更高温度下经 反应过程能够形成ClF3。注意，气体/溶液722并不限于ClF3或氟的卤化物，只要蚀刻剂蚀刻剥离层而不腐蚀基层就可以。
其后，如图19D所示，随时间推移对剥离层进行蚀刻，最终，衬底700可被剥离。相反，由氧化硅，氮化硅，氮氧化硅，硅的氮氧化物等形成的基层，由耐热树脂形成的基层以及层间绝缘层却几乎不被腐蚀，因此，可以防止对半导体器件的损坏。注意，剥下的衬底700可以再利用，从而使成本降低。在重新利用衬底的情况下，最好加以控制使衬底不受切割，划割等而损坏。不过，即使在衬底受损的情况下，通过使用涂敷或液滴喷射来淀积有机或无机树脂层的均步骤也可以对其加以补偿。
注意，为了保护半导体器件免受氟的卤化物等的腐蚀，最好在半导体器件上形成保护层713。特别是，在通过加热氟的卤化物气体像低压CVD等进行蚀刻的情况下，最好采用耐热有机或无机树脂膜。作为耐热有机树脂的具体实例，有一种称为硅氧烷树脂的材料，它在其主干结构中有Si-O链并且至少含有氢或者一个或多个氟，烷基及芳香烃作为取代基。
此外，在本实施方案中，在多个半导体器件上通过粘合剂可以形成一个夹具(jig)，可以把含氟的卤化物气体或溶液引入壕沟。
夹具是指临时固定半导体器件用的支持基底，所以在除去剥离层后半导体器件并未隔离。每个芯片，每个由半导体器件构成的半导体器件组或多个半导体器件集成在横向或纵向上的半导体器件组上都形成这样的夹具。夹具最好形成为有突出部分的门齿(say tooth)形以便易于以后引入含氟卤化物的气体或溶液，不过，也可以采用扁平的夹具。作为夹具，可以采用含氧化硅作为主要成分的玻璃衬底，石英衬底，不锈钢(SUS)衬底等不受氟的卤化物损坏的衬底，不过，只要其不受氟的卤化物的损坏，任何其他材料都可以采用。
在夹具与半导体器件之间，使用用于临时沾结的粘合剂。作为粘合剂，可以使用沾结力可通过UV光辐照而降低或丧失的材料。或者是，可以使用可重点剥离粘贴的粘合剂，诸如“三M创新器材公司”(THREEM INNOVATIVE PROPERTIES)生产的Post-it(日本注册商标)和“莫尔商务有限公司”(MOORE BU-SINESS FRRMS INC)生产的NOTESTIX(日本注册商标)。不用说，本发明并不限于上述材料只要夹具能易于拆下就可以。
此外，在本实施方案中，在半导体器件上可以形成耐热绝缘层，在多个电路的边界上可以形成壕沟。
作为耐热绝缘层，可以使用如通常所说的硅氧烷等耐热有机树脂以及耐热无机材料，所谓的硅氧烷在其主干结构上有Si-O链并且其至少包含氢或者一个或多个氟，烷基及芳香烃作为取代基。
根据本实施方案的剥离方法，在把电路区与上面形成了这些电路区的衬底相隔离时，采用使用氟的卤化物的化学方法。与物理剥离方法相比较，本实施方案的剥离方法是有利的，因为它能够进行准确的隔离，而在物理剥离方法中，为在实体上使电路区与衬底相隔离而将应力加到了上面形成了多个电路区的衬底上。
作为衬底，如上所述可以使用表面上形成有氧化硅层或氮化硅层等绝缘层的金属(例如，不锈钢)衬底或半导体衬底。例如，用于覆盖Si片所形成的氧化硅层可以用作衬底。图20说明的视图，其中形成氧化硅层903以便覆盖Si片902，并按顺序在氧化硅层903上形成剥离层904和电路区/天线线路901。在形成图20所示状况后，通过蚀刻等除去剥离层904可以剥离下电路区/天线线路901。注意，完成剥离时，应用切割，划割或掩膜蚀刻等等可以形成壕沟905。
或者是，其上形成了氧化硅层等的Si片可以用作为衬底。在这种情况下，通过使用ClF3(三氟化氯)等氟的卤化物进行蚀刻来去除Si片。在氧化硅层上，可以形成单晶硅，从而可以形成含单晶硅的晶体管。
或者可以使用SIMOX衬底，在这种情况下，在SIMOX衬底内所形成的氧化硅层边界上进行隔离。
这样，与在其他衬底上形成电路的情况不同，利用Si片能够进行微制造。
用这种方式剥下的电路区同样可以转移到上述实施方案。

Claims (69)

1.半导体器件，其包括：
天线电路；
转换电路，其通过整流将AC电压转换成DC电压；
比较电路；
参考电压源；
开关元件，其电连接至比较电路和地；及
电容器，其电连接至天线电路和开关元件，
其中天线电路电连接至转换电路，及
其中比较电路将参考电压源的输出电压与转换电路的输出电压进行比较。
2.半导体器件，其包括：
天线电路；
转换电路，其通过整流将AC电压转换成DC电压；
多个比较电路；
多个参考电压源；
多个开关元件，其中每个开关元件电连接至比较电路和地；及
多个电容器，其中每个电容器电连接至天线电路和各自的开关元件，
其中天线电路电连接至转换电路，及
其中多个比较电路分别将各参考电压源的输出电压与转换电路的输出电压进行比较。
3.半导体器件，其包括：
第一天线电路；
第二天线电路；
第一转换电路，其通过整流将AC电压转换成DC电压；
第二转换电路，其通过整流将AC电压转换成DC电压；
比较电路；
开关元件，其电连接至比较电路和地；及
电容器，其电连接至第一天线电路和开关元件，
其中第一和第二天线电路分别电连接至第一和第二转换电路，及
其中比较电路将第一转换电路的输出电压与第二转换电路的输出电压进行比较。
4.半导体器件，其包括
天线电路；
转换电路，其通过整流将AC电压转换成DC电压；
比较电路；
参考电压源；
监测电路，其电连接至转换电路和比较电压；
开关元件，其电连接至比较电路和地；及
电容器，其电连接至天线电路和开关元件；
其中天线电路电连接至转换电路，及
其中比较电路将参考电压源的输出电压与监测电路的输出电压进行比较。
5.半导体器件，其包括：
天线电路；
转换电路，其通过整流将AC电压转换成DC电压；
多个比较电路；
多个参考电压源；
监测电路，其电连接至转换电路和比较电路；
多个开关元件，其中每个开关元件电连接至比较电路和地；及
多个电容器，其中每个电容器电连接至天线电路和各自的开关元件，
其中天线电路电连接至转换电路，及
其中多个比较电路分别将各参考电压源的输出电压与监测电路的输出电压进行比较。
6.半导体器件，其包括：
第一天线电路；
第二天线电路；
第一转换电路，其通过整流将AC电压转换成DC电压；
第二转换电路，其通过整流将AC电压转换成DC电压；
比较电路；
第一监测电路，其电连接至第一转换电路和比较电路；
第二监测电路，其电连接至第二转换电路和比较电路；
开关元件，其电连接至比较电路和地；及
电容器，其电连接至第一天线电路和开关元件，
其中第一和第二天线电路分别电连接至第一和第二转换电路，及
其中比较电路将第一监测电路的输出电压与第二监测电路的输出电压进行比较。
7.根据权利要求1的半导体器件，其中在同一绝缘衬底上集成地形成天线电路，转换电路，比较电路，电容器及开关元件。
8.根据权利要求2的半导体器件，其中在同一绝缘衬底上集成地形成天线电路，转换电路，多个比较电路，多个电容器和多个开关元件。
9.根据权利要求3的半导体器件，其中在同一绝缘衬底上集成地形成第一和第二天线电路，第一和第二转换电路，比较电路，电容器和开关元件。
10.根据权利要求4的半导体器件，其中在同一绝缘衬底上集成地形成天线电路，转换电路，比较电路，电容器和开关元件。
11.根据权利要求5的半导体器件，其中在同一绝缘衬底上集成地形成天线电路，转换电路，多个比较电路，多个电容器和多个开关元件。
12.根据权利要求6的半导体器件，其中在同一绝缘衬底上集成地形成第一和第二天线电路，第一和第二转换电路，比较电路，电容器和开关元件。
13.根据权利要求1的半导体器件，其中在同一绝缘衬底上集成地形成转换电路，比较电路，电容器和开关元件，而在另一衬底上形成天线电路。
14.根据权利要求2的半导体器件，其中在同一绝缘衬底上集成地形成转换电路，多个比较电路，多个电容器和多个开关元件，而在另一衬底上形成天线电路。
15.根据权利要求3的半导体器件，其中在同一绝缘衬底上集成地形成第一和第二转换电路，比较电路，电容器和开关元件，而在另一衬底上形成第一和第二天线电路。
16.根据权利要求4的半导体器件，其中在同一绝缘衬底上集成地形成转换电路，比较电路，电容器和开关元件，而在另一衬底上形成天线电路。
17.根据权利要求5的半导体器件，其中在同一绝缘衬底上集成地形成转换电路，多个比较电路，多个电容器和多个开关元件，而在另一衬底上形成天线电路。
18.根据权利要求6的半导体器件，其中在同一绝缘衬底上集成地形成第一和第二转换电路，比较电路，电容器和开关元件，而在另一衬底上形成第一和第二天线电路。
19.根据权利要求1的半导体器件，其中转换电路，比较电路和开关至少之一由薄膜晶体管形成。
20.根据权利要求2的半导体器件，其中转换电路，多个比较电路和多个开关元件至少之一由薄膜晶体管形成。
21.根据权利要求3的半导体器件，其中第一和第二转换电路，比较电路和开关元件至少之一由薄膜晶体管形成。
22.根据权利要求4的半导体器件，其中转换电路，比较电路和开关元件至少之一由薄膜晶体管形成。
23.根据权利要求5的半导体器件，其中转换电路，多个比较电路和多个开关元件至少之一由薄膜晶体管形成。
24.根据权利要求6的半导体器件，其中第一和第二转换电路，比较电路和开关元件至少之一由薄膜晶体管形成。
25.根据权利要求7的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
26.根据权利要求8的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
27.根据权利要求9的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
28.根据权利要求10的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
29.根据权利要求11的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
30.根据权利要求12的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
31.根据权利要求13的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
32.根据权利要求14的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
33.根据权利要求15的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
34.根据权利要求16的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
35.根据权利要求17的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
36.根据权利要求18的半导体器件，其中绝缘衬底由玻璃，塑料或绝缘膜形成。
37.根据权利要求1的半导体器件，其中在转换电路，比较电路或开关元件上形成天线电路。
38.根据权利要求2的半导体器件，其中在转换电路，多个比较电路或多个开关元件上形成天线电路。
39.根据权利要求3的半导体器件，其中在转换电路，多个比较电路或多个开关元件上形成第一和第二天线电路。
40.根据权利要求4的半导体器件，其中在转换电路，比较电路或开关元件上形成天线电路。
41.根据权利要求5的半导体器件，其中在转换电路，多个比较电路或多个开关元件上形成天线电路。
42.根据权利要求6的半导体器件，其中在转换电路，多个比较电路或多个开关元件上形成第一和第二天线电路。
43.根据权利要求1的半导体器件，其中在柔性支持基底上形成天线电路，其中天线电路由支持基底包围或夹在中间。
44.根据权利要求2的半导体器件，其中在柔性支持基底上形成天线电路，其中天线电路由支持基底包围或夹在中间。
45.根据权利要求3的半导体器件，其中在柔性支持基底上形成第一和第二天线电路，其中天线电路由支持基底包围或夹在中间。
46.根据权利要求4的半导体器件，其中在柔性支持基底上形成天线电路，其中天线电路由支持基底包围或夹在中间。
47.根据权利要求5的半导体器件，其中在柔性支持基底上形成天线电路，其中天线电路由支持基底包围或夹在中间。
48.根据权利要求6的半导体器件，其中在柔性支持基底上形成第一和第二天线电路，其中天线电路由支持基底包围或夹在中间。
49.IC卡，含根据权利要求1之半导体器件。
50.IC卡，含根据权利要求2之半导体器件。
51.IC卡，含根据权利要求3之半导体器件。
52.IC卡，含根据权利要求4之半导体器件。
53.IC卡，含根据权利要求5之半导体器件。
54.IC卡，含根据权利要求6之半导体器件。
55.RFID标签，含根据权利要求1之半导体器件。
56.RFID标签，含根据权利要求2之半导体器件。
57.RFID标签，含根据权利要求3之半导体器件。
58.RFID标签，含根据权利要求4之半导体器件。
59.RFID标签，含根据权利要求5之半导体器件。
60.RFID标签，含根据权利要求6之半导体器件。
61.RFID芯片，含根据权利要求1之半导体器件。
62.RFID芯片，含根据权利要求2之半导体器件。
63.RFID芯片，含根据权利要求3之半导体器件。
64.RFID芯片，含根据权利要求4之半导体器件。
65.RFID芯片，含根据权利要求5之半导体器件。
66.RFID芯片，含根据权利要求6之半导体器件。
67.半导体器件的驱动方法，其步骤包括：
通过整流将天线电路中产生的AC电压转换成DC电压；
将DC电压与参考电压进行比较；
在DC电压达到高于参考电压时将电容器并联到天线电路上；
衰减天线电路中产生的AC电压；及
通过整流将衰减的AC电压转换成DC电压。
68.半导体器件的驱动方法，其步骤包括：
通过整流将天线电路中产生的AC电压转换成DC电压；
将DC电压与多个参考电压进行比较；
在DC电压达到高于多个参考电压任意之一时，将对应于电平高于DC电压之参考电压的电容器并联到天线电路上；
衰减天线电路中产生的AC电压；及
通过整流将衰减的AC电压转换成DC电压。
69.半导体器件的驱动方法，其步骤包括：
通过整流将第一天线电路中产生的AC电压转换成第一DC电压；
通过整流将第二天线电路中产生的AC电压转换成第二DC电压；
将第一DC电压与第二DC电压进行比较；
在第一DC电压达到高于第二DC电压时，将电容器并联到天线电路上；
衰减第一天线电路中产生的AC电压；及
通过整流将衰减的AC电压转换成DC电压。
CNB2004100818350A 2003-12-19 2004-12-17 半导体器件及其驱动方法 Expired - Fee Related CN100507941C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP423560/03 2003-12-19
JP423560/2003 2003-12-19
JP2003423560 2003-12-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009102035201A Division CN101609513B (zh) 2003-12-19 2004-12-17 半导体器件及其驱动方法

Publications (2)

Publication Number Publication Date
CN1629883A true CN1629883A (zh) 2005-06-22
CN100507941C CN100507941C (zh) 2009-07-01

Family

ID=34675363

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100818350A Expired - Fee Related CN100507941C (zh) 2003-12-19 2004-12-17 半导体器件及其驱动方法
CN2009102035201A Expired - Fee Related CN101609513B (zh) 2003-12-19 2004-12-17 半导体器件及其驱动方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102035201A Expired - Fee Related CN101609513B (zh) 2003-12-19 2004-12-17 半导体器件及其驱动方法

Country Status (3)

Country Link
US (1) US7471188B2 (zh)
KR (1) KR101098396B1 (zh)
CN (2) CN100507941C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449282B (zh) * 2006-05-16 2011-07-06 3M创新有限公司 利用电感耦合转导子进行遥感的系统和方法
CN101221628B (zh) * 2006-12-26 2012-10-10 株式会社半导体能源研究所 半导体装置

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
US8874477B2 (en) 2005-10-04 2014-10-28 Steven Mark Hoffberg Multifactorial optimization system and method
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
DE502005004748D1 (de) * 2005-11-11 2008-08-28 Siemens Ag Speicherprogrammierbare Steuerung mit einer RFID
GB0525623D0 (en) 2005-12-16 2006-01-25 Hill Nicholas P R RFID reader
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CA2672915A1 (en) * 2006-10-11 2008-04-17 Kovio, Inc. Multi-mode tags and methods of making and using the same
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
EP1962408B1 (en) * 2006-11-16 2015-05-27 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP2008161045A (ja) * 2006-11-28 2008-07-10 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の充電方法、並びに当該半導体装置を用いた通信システム
JP2008218989A (ja) * 2007-02-09 2008-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
US8049624B2 (en) * 2007-04-18 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Wireless communication method
GB0709575D0 (en) * 2007-05-18 2007-06-27 Cambridge Resonant Technologie RFIC Iterrogator
JP5222628B2 (ja) * 2007-05-31 2013-06-26 株式会社半導体エネルギー研究所 半導体装置
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009176027A (ja) * 2008-01-24 2009-08-06 Toshiba Corp 無線通信装置及び無線通信システム
JP5388632B2 (ja) * 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
US8115160B2 (en) * 2008-03-14 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Protection circuit and photoelectric conversion device
WO2010032603A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless tag using the same
GB2465223A (en) * 2008-11-14 2010-05-19 Cambridge Resonant Technologies Ltd Tuned resonant circuits
US9016585B2 (en) 2008-11-25 2015-04-28 Thin Film Electronics Asa Printed antennas, methods of printing an antenna, and devices including the printed antenna
US9092710B2 (en) * 2010-03-25 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102011013105B4 (de) * 2011-03-04 2020-07-09 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für einen Begrenzer in einer Wechselstromanwendung
KR101843433B1 (ko) * 2011-04-04 2018-05-15 삼성전자주식회사 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
US9675809B2 (en) * 2011-07-14 2017-06-13 Cyberonics, Inc. Circuit, system and method for far-field radiative powering of an implantable medical device
US8989867B2 (en) 2011-07-14 2015-03-24 Cyberonics, Inc. Implantable nerve wrap for nerve stimulation configured for far field radiative powering
US9492678B2 (en) 2011-07-14 2016-11-15 Cyberonics, Inc. Far field radiative powering of implantable medical therapy delivery devices
US9522282B2 (en) 2012-03-29 2016-12-20 Cyberonics, Inc. Powering multiple implantable medical therapy delivery devices using far field radiative powering at multiple frequencies
KR102013402B1 (ko) * 2012-08-13 2019-08-22 삼성전자주식회사 Ｒｆｉｄ 장치
WO2014199507A1 (ja) 2013-06-14 2014-12-18 ルネサスエレクトロニクス株式会社 通信制御装置及び実装基板
US9613307B1 (en) * 2015-11-20 2017-04-04 Motorola Mobility Llc Radio frequency identification operational capability removal
GB2576950B (en) 2018-09-10 2022-03-02 Pragmatic Printing Ltd Electronic circuit and method of manufacture
US10637444B1 (en) * 2018-12-21 2020-04-28 Northrop Gruman Systems Corporation Near field RFID probe with tunning

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
DE69637439T2 (de) * 1995-06-16 2009-03-05 Rohm Co. Ltd., Kyoto Ringoszillatorschaltung und chipkarte
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
JPH10187916A (ja) 1996-12-27 1998-07-21 Rohm Co Ltd 非接触ｉｃカード通信システムにおける応答器
JP3554160B2 (ja) 1997-11-13 2004-08-18 ローム株式会社 情報通信装置
JP2000299440A (ja) 1999-04-15 2000-10-24 Hitachi Ltd 電界効果トランジスタ及びそれを用いた集積化電圧発生回路
JP2001078461A (ja) 1999-09-03 2001-03-23 Hitachi Ltd Ｉｃカード用整流回路
US6229443B1 (en) * 2000-06-23 2001-05-08 Single Chip Systems Apparatus and method for detuning of RFID tag to regulate voltage
US6693541B2 (en) * 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101449282B (zh) * 2006-05-16 2011-07-06 3M创新有限公司 利用电感耦合转导子进行遥感的系统和方法
CN101221628B (zh) * 2006-12-26 2012-10-10 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
CN101609513A (zh) 2009-12-23
US20050134435A1 (en) 2005-06-23
CN100507941C (zh) 2009-07-01
KR101098396B1 (ko) 2011-12-26
US7471188B2 (en) 2008-12-30
CN101609513B (zh) 2013-05-01
KR20050062400A (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
CN1629883A (zh) 半导体器件及其驱动方法
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
KR101113259B1 (ko) 반도체장치
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
US7804203B2 (en) Wireless chip
CN1894796A (zh) 薄膜集成电路器件的制造方法,非接触薄膜集成电路器件及其制造方法,以及包含非接触薄膜集成电路器件的id标签和硬币
JP4916658B2 (ja) 半導体装置
JP2005204493A (ja) 半導体装置及び半導体装置の駆動方法
CN1638094A (zh) 薄膜集成电路器件及非接触式薄膜集成电路器件的制造方法
KR101416876B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
US8030132B2 (en) Manufacturing method of semiconductor device including peeling step
CN1922727A (zh) 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
CN1655186A (zh) 半导体器件
CN1716575A (zh) 半导体器件的制造方法
US20050134463A1 (en) Semiconductor device, RFID tag and label-like object
CN1914735A (zh) 薄膜集成电路的制造方法和元件基片
CN1947253A (zh) 限幅器以及采用限幅器的半导体器件
CN1893023A (zh) 半导体器件的制造方法
CN1734750A (zh) 制造薄膜集成电路和元件衬底的方法
CN1822351A (zh) 半导体器件及其制造方法
CN1947132A (zh) 产品管理系统
CN1976011A (zh) 半导体装置的制造方法
JP2005340791A (ja) Ｍｏｓ容量素子及び半導体装置
CN1992175A (zh) 半导体装置的制造方法
CN1892983A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20211217