CN1617449A - 产生三元信号的方法及电路装置 - Google Patents

产生三元信号的方法及电路装置 Download PDF

Info

Publication number
CN1617449A
CN1617449A CNA2004100947135A CN200410094713A CN1617449A CN 1617449 A CN1617449 A CN 1617449A CN A2004100947135 A CNA2004100947135 A CN A2004100947135A CN 200410094713 A CN200410094713 A CN 200410094713A CN 1617449 A CN1617449 A CN 1617449A
Authority
CN
China
Prior art keywords
switching device
device shifter
resistance
current potential
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100947135A
Other languages
English (en)
Inventor
J·霍赫尔
P·佩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1617449A publication Critical patent/CN1617449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据一种产生三元信号的方法，一第一信号电平(LO)乃由信号输出端(1)产生，其中该信号输出端(1)乃与一第一电位(V1)相连接。一第二信号电平(MID)乃被产生，且其中该信号输出端乃被连接至一第二电位(V2)。而为了产生一第三信号电平(HI)，该信号输出端(1)乃经由一电阻装置而被连接至一第三电位(V3)，因此，当该信号输出端(1)自该第一电位(V1)以及该第二电位(V2)加以去耦时，即会产生该电三信号电平(HI)，其中，该第一电位(V1)可以为一接地电位，该第二电位(V2)可以为一半导体模块的一工作电压，以及该第三电位(V3)可以为一外部工作电压。

Description

产生三元信号的方法及电路装置
技术领域
本发明系相关于一种产生三元信号，特别是在半导体模块的输出端结构上，的方法以及电路配置。
背景技术
三元接口，亦即，具有三种有效状态的信号输出端，系特别地与具有少量连接的半导体模块，以及与特殊的类似半导体模块，例如，线路驱动器，一起使用，而藉由三元信号输出端，特别是，例如，连接接脚形式之连接数量，的使用，半导体模块系可以被降低，以及因此，成本的节省亦可以达成。
为三种不同信号电平形式的该三种有效状态系于第2图中概略式地加以表示。该等不同的信号电平，HI，MID，LO，系可以为，举例而言，源自一电路之一工作电压的电压，而当不断增加的较小工作电压系与半导体模块一起使用的同时，在为了保证较低之耗损数值以及达到较高之速度的情形下，通常，该等信号输出端系会使用一相较而言较高的电压3.3V。
为了形成一三元信号输出端，则其系必须自一高工作电压Vs，举例而言，3.3V，产生一第二较低电压，正如在第3图中之例子以一半导体模块的一输出端结构20’作为基础所表示的一样，因此，总共三个不同的信号电平系会与一接地电位VC一起，而被提供在该半导体模块的一个信号输出端1’处，而它们则是会被导接至一驱动器10’，因此，为了产生该较低的电压，其系需要一分开的电压产生器30’，正如，举例而言，在第3图中所显示的一样，而此即表示，在制造时需要更多的支出以及努力。
作为另一个选择，取代内部地产生一较低的电压，一较低、或较高电压系可以自外部导入，举例而言，藉由具有一内部工作电压1.5V的半导体模块，其系有可能自外部导入一3.3V的电压，而在许多的电路环境中，除了该等半导体模块的该较低内部工作电压之外，较高的外部工作电压系亦为可获得，然而，为了将该外部工作电压导接进入该半导体模块，则会需要一额外的连接接脚，此外，在此状况下，其系会产生有关该半导体模块之内部结构的一过电压保护的问题。
因此，本发明的目的即在于提供一种产生三元信号的方法，以及一用于一输出端结构，特别是一半导体模块，的相对应电路结构配置，而其系将会使得至此为止所讨论的问题获得解决，并且，特别地是，将会使得一三元信号输出端之一简单、可靠、以及有效率的实现成为可能。
依照本发明，此目的系分别藉由具有权利要求1以及6之特征的一种方法、或一种电路配置而加以达成，而附属权利要求则是会定义本发明之较佳、或较具优势的实施例。
发明内容
根据依照本发明之用于产生三元信号的方法，一第一信号电平系藉由将该信号输出端连接至一第一电位而被产生于一信号输出端处，以及一第二信号电平系藉由将该信号输出端连接至一第二电位而被产生，而为了产生一第三信号电平，该信号输出端系会经由电阻装置而被连接至一第三电位，因此，当该信号输出端自该第一电位以及该第二电位而进行去耦时，该电三信号电平即会被产生于该信号输出端，其中，该第一电位系可以为一接地电位，该第二电位系可以为一半导体模块的一工作电压，以及该第三电位系可以为一外部工作电压，其系不同于该半导体模块的内部工作电压。而如此的结果是，一三元信号输出端即可以在不需要于一相对应的半导体模块中内部地产生一额外之电压、或是不需要导入一外部电压的情形下，以一简单的方式而加以产生，因此，其系有可能在低支出的情形下，降低该半导体模块之连接，例如，连接接脚之形式，的数量。
较佳地是，在具有该第一电位、或该第二电位之该信号输出端的电路中的该连接，以及自该第一电位以及该第二电位进行该信号输出端的去耦，系藉由适当形成的控制信号而加以达成，该等控制信号可以直接为二元信号、或是取决于二元信号所产生的一控制信号。
一种依照本发明之用于电路输出端结构的电路配置，其系简单地加以设计为该输出端结构，系会包括切换装置，以用于将该输出端结构的一信号输出端，特别是一半导体模块的一构件部分，连接至一第一电位，以及包括另外的切换装置，以用于将该信号输出端连接至一第二电位，并且，该信号输出端系经由电阻装置而被连接至该第三电位。再者，此系可以牵涉到外部电阻装置，亦即，包括该半导体模块之一总体电路的一构成部分、或是整合于该半导体模块之中的一内部电阻装置，而后者乃于该半导体模块包括数个经由该三元信号输出端而内部连接之内部模块的情形时特别具有优势，该电阻装置系可以藉由低的支出以及努力而外部地以及内部地加以产生。
较佳地是，该切换装置以及该另外的切换装置系以它们可以藉由控制电压而加以致动的方式而加以设计，藉此，在没有控制电压加以负加之状态下之该接换装置的一电阻系会大于该电阻装置的该电阻，较佳地是，该切换装置系藉由该相同的控制电压而加以致动，并且，系以当没有控制电压负加于该切换装置以及该另外的切换装置之上时，该信号输出端乃会自该第一电位以及该第二电位去耦的方式而加以设计，此表示，在此状态下，一信号电平系会负加在实质上对应于该第三电位的该信号输出端之上，而该切换装置的此架构所具有的优点是，其系可以藉由适当设计的晶体管而以一简单的方式加以达成。
依照本发明的该方法以及用于一半导体模块之该输出端结构的该相对应电路配置所提供的优点是，该三元信号输出端系可以在一半导体芯片上被产生为具有一很小的表面积，并且，同时间，连接接脚的数量系可以被减少。而如此的结果是，在制造期间的成本受到节省，以及所叙述之该输出端结构系亦兼容于标准输出端结构，因此，仅需要该等晶体管以及该电阻装置的一适当维度布局，而由于此，发展所需的努力以及支出即可以被降低。该输出端结构系亦可以，特别是，以一仅具有两个有效状态之二元标准输出端结构的方式而加以操作，此外，也并不需要在该半导体芯片上使用一第二工作电压，而如此的结果是，有关于对该半导体磨组织内部结构的一过电压保护问题系可以加以避免。
本发明的更进一步优点则是可以衍生自接下来的详细叙述。
本发明系藉由以所附图式做为参考，并且，以一较佳实施例作为基础，而于之后进行解释。
附图说明
第1图：其系显示根据本发明之一实施例，一种用于实现一半导体模块之一输出端结构的电路配置的概略形式；
第2图：其系显示具有三个信号电平的一三元信号；以及
第3图：其系显示根据习知技术，用于三元信号的一输出端结构。
第1图系显示根据本发明之一实施例，一种实现用于产生一三元信号3之一输出端结构20的电路配置的概略形式。
具体实施方式
为了这个目的，该输出端结构20系包括切换装置，且系为一第一晶体管12以及一第二晶体管14的形式。在此实施例中，该等晶体管12、14系为串联连接的场效晶体管，而该等晶体管12、14的电荷载体形式则是以该等晶体管12、14会形成一反相器结构的方式而进行选择，因此，为了达成此想法，该等晶体管12、14的控制电压连接系会被连接至彼此，该第一晶体管12系被连接至具有一第一电位V1的一连接12a，且其中，该电位V1系为一接地电位，而该第一晶体管12的一另一连接12b则是会被连接至该半导体模块的一信号输出端1，以及连接至该第二晶体管14的一连接14b，然后，该第二晶体管14的一另一连接14b系会被连接至一第二电位V2，且其中，该第二电位V2系为具有该输出端结构20的一半导体模块的一内部工作电压，而其于此实施例中系相当于1.5V。
该半导体模块的该信号输出端1系会经由电阻装置而被连接至一第三电位V3，且该电阻装置系为顺序1kΩ至100kΩ之一习知电阻5的型式，再者，该第三电位V3系为在该半导体模块之一电路环境中的一外部电压供给，而其于此例子中系相当于3.3V。该三元信号3系可以在该半导体模块的该信号输出端1处进行分接。
之后，该输出端结构的功能系依照本发明的该实施例，并有关于一种产生该三元信号的方法而进行解释。
该等晶体管12、14系会经由一共同控制信号2而被活化，而该控制信号乃是产生于一控制区块4之中，并系取决于二元信号2a、2b，在每个例子中，该控制区块4系可以设定为该两个状态的其中之一，此外，于此情形中，该控制区块4系会以该控制信号2设定为两个可能数值的其中之一、或是被切换为浮动、或无电位(potential-free)的方式而进行设计。
在该第一个例子中，该控制信号2系会以该第一晶体管12采用一低电阻状态，且同时该第二晶体管14采用一高电阻状态的形式，而致动该等晶体管12、14，于此状态下，该半导体模块的该信号输出端1系会以低电阻被连接至该第一电位V1，亦即，该地表电位，因此，一第一信号电平LO乃会出现在该信号输出端1处，且其系实质上会对应于该接地电位，所以，为了这个目的，很重要的是，在此例子中，该第一晶体管12的一体积电阻(volume resistance)，亦即，在该连接12a以及该连接12b之间的该电阻，系要明显地少于该电阻5，以及，该第二晶体管14的该体积电阻，亦即，在该连接14a以及该连接14b之间的该电阻，系要明显地高于该电阻5。
置于在一第二个例子中，该控制信号2则是会以该第二晶体管14采用一低电阻状态，且同时该第一晶体管12采用一高电阻状态的形式，而致动该等晶体管12、14，而于此状态下，该半导体模块的该信号输出端1系会作为低电阻而被连接至该第二电位V2，亦即，该半导体模块的该工作电压，因此，一第二信号电平MID乃会负加于该信号输出端1处，且其系实质上会对应于该半导体模块之该工作电压1.5V。所以，为了这个目的，很重要的是，在此例子中，该第二晶体管14的一顺向电阻(forward resistance)系要明显地低于该电阻5，以及，该第一晶体管12的该顺向电阻系要明显地高于该电阻5。
在一第三例子中，该共同控制信号连接系会被切换为浮动、或无电位。而在此例子中，该第一晶体管12以及该第二晶体管14两者系皆会采用一高电阻状态，因此，该信号输出端1则仅会经由该电阻5而连接至该第三电位V3，亦即，该外部工作电压，所以，一第三信号电平HI戏会被负加于该信号输出端1处，且其系会实质上对应于该外部工作电压3.3V。是以，为了达成此想法，很重要的是，在此例子中，该第一晶体管12的电阻以及该第二晶体管14的电阻系要明显地高于该电阻5。
藉由对该电阻5之数值，以及对该等晶体管12、14之一相对应尺寸以及架构的适当选择，则用以实现至此为止所叙述之该等状态的条件系可以利用一简单的方式而加以建立。
藉由至此为止所叙述的实施例，一共同控制连接系会被用于该等晶体管12、14，以及，该等晶体管乃是藉由一共同控制信号2而加以致动。如此的结果是，于该输出端结构处的该电路复杂度系可以直接地被降低，以及，若是适当切割尺寸的话，则标准的输出端结构，亦可以被用于二元信号输出端者，系可以加以使用。然而，作为另一个选择，其系亦有可能为，该等晶体管12、14被分开地加以致动，例如，直接地藉由该等二元信号2a、2b，因此，该等二元信号2a、2b的一转换系可以直接地在该等晶体12、14处达成，而在此例子中，该控制区块4系可以被省略。

Claims (17)

1.一种产生三元信号的方法，藉此，一第一信号电平乃藉由将一信号输出端与一第一电位连接而产生；
藉此，一第二信号电平乃藉由将该信号输出端与一第二电位连接而产生；以及
藉此，该信号输出端乃经由一电阻装置而连接至一第三电位，因此，一第三信号电平乃藉由将该信号输出端自该第一电位以及该第二电位去耦而产生。
2.根据权利要求1所述之方法，其特征在于，
该第一电位衍生自一接地电位。
3.根据权利要求1所述之方法，其特征在于，
该第二电位衍生自一半导体模块的一工作电压。
4.根据权利要求1所述之方法，其特征在于，
该第三电位衍生自一外部工作电压。
5.根据权利要求1所述之方法，其特征在于，
将该信号输出端与该第一电位或该第二电位相连，以及自该第一电位以及该第二电位去耦该信号输出端，乃依照一控制信号的一功用而实现。
6.一种产生三元信号的一电路输出端结构的电路配置，其包括切换装置，以便用来使该电路输出端结构的一信号输出端与一第一电位相连而产生一第一信号电平，以及另外的切换装置，以便用来使该信号输出端与一第二电位相连而产生一第二信号电平，
其特征在于，
该信号输出端乃经由一电阻装置而连接至一第三电位，以及该切换装置与该另外的切换装置会以该信号输出端可以自该第一电位以及该第二电位进行去耦而产生一第三信号电平的方式而设计。
7.根据权利要求6所述之电路配置，其特征在于，
该电路配置乃被加以设计以执行根据权利要求1至5的任一方法。
8.根据权利要求6所述之电路配置，其特征在于，
为了产生该第一信号电平，该切换装置是以该切换装置会具有低于该电阻装置的电阻的一顺向电阻的方式来控制，同时，该另外的切换装置则是以该另外的切换装置会具有大于该电阻装置的电阻的一顺向电阻的方式来控制；
为了产生该第二信号电平，该切换装置是以该切换装置会具有大于该电阻装置的电阻的一顺向电阻的方式来控制，而同时，该另外的切换装置则是以该另外的切换装置会具有低于该电阻装置的电阻的一顺向电阻的方式来控制；以及
为了产生该第三信号电平，该切换装置以及该另外的切换装置是以该切换装置与该另外的切换装置在每一例子中皆具有大于该电阻装置的电阻的一顺向电阻的方式来致动。
9.根据权利要求6所述之电路配置，其特征在于，
该电路配置包括控制装置，其用于依照二元信号的一功用产生控制该切换装置以及该另外的切换装置的控制电压。
10.根据权利要求6所述之电路配置，其特征在于，
该切换装置以及该另外的切换装置可以藉由控制电压而加以控制，藉此，处于没有控制电压施加于上的一状态的该切换装置以及该另外的切换装置的一顺向电阻乃大于该电阻装置的电阻。
11.根据权利要求6所述之电路配置，其特征在于，
为了产生该第三信号电平，没有控制电压会施加于该切换装置以及该另外的切换装置。
12.根据权利要求6所述之电路配置，其特征在于，
该切换装置以及该另外的切换装置可以藉由相同的控制电压来控制。
13.根据权利要求6所述之电路配置，其特征在于，
该切换装置以及该另外的切换装置乃藉由一控制电压而分开控制。
14.根据权利要求6所述之电路配置，其特征在于，
该切换装置以及该另外的切换装置串联连接于该第一电位以及该第二电位之间，藉此，在该切换装置以及该另外的切换装置之间的一连接点乃会被连接至该信号输出端。
15.根据权利要求6所述之电路配置，其特征在于，
该切换装置以及该另外的切换装置乃被设计为晶体管。
16.根据权利要求6所述之电路配置，其特征在于，
该电阻装置乃被整合于具有该电路输出端结构的一半导体模块中。
17.根据权利要求6所述之电路配置，其特征在于，
该电阻装置乃从外面设置于该电路输出端结构的外部。
CNA2004100947135A 2003-11-12 2004-11-12 产生三元信号的方法及电路装置 Pending CN1617449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10352812.1 2003-11-12
DE10352812A DE10352812B4 (de) 2003-11-12 2003-11-12 Verfahren und Schaltungsanordnung zur Erzeugung ternärer Signale

Publications (1)

Publication Number Publication Date
CN1617449A true CN1617449A (zh) 2005-05-18

Family

ID=34625075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100947135A Pending CN1617449A (zh) 2003-11-12 2004-11-12 产生三元信号的方法及电路装置

Country Status (3)

Country Link
US (1) US20050184756A1 (zh)
CN (1) CN1617449A (zh)
DE (1) DE10352812B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723155B (zh) * 2016-05-31 2021-04-01 日商新力股份有限公司 傳輸裝置及通信系統

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697107A (en) * 1986-07-24 1987-09-29 National Semiconductor Corporation Four-state I/O control circuit
DE69434903T2 (de) * 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen
US6369613B1 (en) * 1999-05-10 2002-04-09 Altera Corporation Input/output drivers
US6477205B1 (en) * 1999-06-03 2002-11-05 Sun Microsystems, Inc. Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6639423B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Current mode driver with variable termination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723155B (zh) * 2016-05-31 2021-04-01 日商新力股份有限公司 傳輸裝置及通信系統

Also Published As

Publication number Publication date
US20050184756A1 (en) 2005-08-25
DE10352812B4 (de) 2008-08-14
DE10352812A1 (de) 2005-06-30

Similar Documents

Publication Publication Date Title
CN101632214B (zh) 半导体开关和配备半导体开关的功率转换系统
CN103474018B (zh) 一种显示装置的电源电路
CN102467885B (zh) Led背光驱动器
US20190393789A1 (en) Power module
CN101201619B (zh) 用于客车车载网络与信息集成控制系统中的通用模块
CN101335493B (zh) 一种汽车助力转向电动机h桥驱动装置
CN113052095A (zh) 一种显示面板及显示装置
CN103715877B (zh) 关联于直流电压转换且具有短路保护功能的电源供应装置
CN1617449A (zh) 产生三元信号的方法及电路装置
CN101409506A (zh) 多相位电压调节器及其控制方法
CN206060348U (zh) 电源切换电路
CN101667168A (zh) 多功能单片机的实验开发板
CN1286267C (zh) 低电流时钟检测器
JPH07261191A (ja) 液晶表示装置
CN101106040A (zh) 继电器电气控制电路装置
CN1302596C (zh) 突发负载的电源供电方法
CN105096893B (zh) 驱动电路以及液晶显示装置
CN210837105U (zh) 驱动电路以及电子设备
CN1300943C (zh) 电平移位电路
CN2738472Y (zh) 步进电动机单极性恒流驱动器
CN107579686A (zh) L激活电路和l激活的发电机电压调节器
CN211150069U (zh) Led驱动装置输入电压的控制电路
CN100492838C (zh) 多重电压调整电路
CN217037060U (zh) 一种三电平功率模块系统装置及风电变流器
CN212544108U (zh) 一种led火焰灯及其电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication