CN1604493A - 带有串行ata接口的电子设备及信号幅度自动调整方法 - Google Patents

带有串行ata接口的电子设备及信号幅度自动调整方法 Download PDF

Info

Publication number
CN1604493A
CN1604493A CN200410058813.2A CN200410058813A CN1604493A CN 1604493 A CN1604493 A CN 1604493A CN 200410058813 A CN200410058813 A CN 200410058813A CN 1604493 A CN1604493 A CN 1604493A
Authority
CN
China
Prior art keywords
signal
range value
serial data
input
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410058813.2A
Other languages
English (en)
Inventor
北村俊一
猪狩史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1604493A publication Critical patent/CN1604493A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)

Abstract

结合在带有串行ATA接口的电子设备(10)中的幅度检测器(131)检测通过SATA总线输入到一个I/O电路(121)的串行数据信号的幅度值。均值电路(132)对幅度检测器(131)的检测结果进行平均。比较器(134)把得到的均值和期望输入信号幅度值进行比较。当串行数据信号从I/O电路(121)输出时，幅度调整器(135)基于比较结果调整该信号的幅度值。这样来进行调整，使得当串行数据信号通过SATA总线(30)从I/O电路(121)输出到另一个电子设备(20)时，其幅度值至少大致等于期望输入信号幅度值。其他实施例中，本发明使用了幅度检测器、比较器和调整器，以及对电子设备和另一个相似配置的电子设备进行逐步调整。

Description

带有串行ATA接口的电子设备 及信号幅度自动调整方法
技术领域
本发明涉及一种使用串行ATA(先进技术附件)接口用来串行传输数据的电子设备。更具体地说，它涉及了一种电子设备以及信号幅度自动调整方法，其考虑了串行ATA总线的信号衰减程度，使用串行ATA接口来自动调整输出到串行ATA总线的串行数据信号的幅度值。
背景技术
目前，正在设计出串行ATA接口标准，作为一种新的磁盘驱动装置中的接口类型。串行ATA接口用作以磁盘驱动装置为代表的外围设备和以个人计算机为代表的主机(主系统)间的接口。就此，串行ATA接口类似于常规的ATA接口(即并行ATA接口)。
带有串行ATA接口的外围设备，例如磁盘驱动装置(下文中称为“HDD”)，通过串行主线连接到一个主机。为了保证和ATA接口的兼容性，在这种HDD内需要把ATA接口转换成串行ATA接口，以及把串行ATA接口转换成ATA接口。这种接口转换例如是通过一个称为串行ATA桥的LSI(桥式LSI)来实现的。
串行ATA接口标准中定义了三个不同功能的层，即物理层，连接层和传输层。物理层的功能是执行高速率的串行数据发送和接收。物理层对接收到的数据进行解读，根据解读结果把数据发送到连接层。物理层还对来自连接层的请求做出响应，把串行数据信号输出到连接层。连接层请求物理层输出一个信号。连接层还把物理层传送来的数据送往传输层。传输层基于ATA标准实现转换操作。假定HDD中使用了上述桥式LSI，传输层的作用相当于使用了ATA连接的常规主机的ATA信号输出单元。桥式LSI通过一个ATA总线(或者和ATA总线兼容的总线)并基于ATA接口标准连接到HDD的磁盘控制器(HDC)上。因此，在桥式LSI和HDD的HDC之间的连接中，能够实现ATA接口标准中规定的或和该标准兼容的操作。这种情况下，HDD中桥式LSI之外的部分(下文中称为“HDD主单元”)把桥式LSI当作一个向HDD主单元下达指令的装置(主机)。由此HDD主单元和使用了ATA连接的常规HDD的操作方式是相同的。因此考虑到协议如逻辑指令，串行ATA接口具有和ATA标准的兼容性。但是，并行ATA接口处理的数据信号(并行数据信号)必须转换成串行数据信号。
串行ATA接口标准规定了使用串行ATA接口传输数据时线缆最长为1m。另外，串行ATA接口标准设定了接收端的信号的最大和最小幅度值分别为600mV和325mV。但实际上，装置使用串行ATA接口连接时，必须考虑由于所使用的线缆(串行ATA总线)引起的数据信号衰减。也就是说：使用了串行ATA接口的发送端输出的数据信号在通过线缆(串行ATA总线)时会发生衰减。由此接收端接收到数据信号时，其幅度不可避免的降低了。因而当确定了发送端输出的信号幅度后，在接收端由于必须考虑线缆的衰减，幅度值的降低应在串行ATA接口标准规定的范围内。
假定当发送端和接收端之间连接了1m长的线缆，发送端输出的数据信号的幅度值就根据最大信号衰减程度来设定，这样在接收端，幅值会降低到标准范围之内。还假定发送端实际上用一根非常短的线缆(串行ATA总线)连接到接收端。此时，线缆引起的信号衰减比假定的最大衰减值小得多，因此接收端的实际信号幅值要高于最大信号衰减的情况。由此接收到的信号幅值可能比参考(标准)值高很多，这会对接收端有反作用。另一方面，如果根据较短的线缆设定了发送端输出的信号幅度值，而实际使用了较长的线缆，接收到的信号幅值会比参考值要低。
当带有串行ATA接口的装置连接到例如一个小型HDD(磁盘驱动装置)时，可能会出现上述假定线缆的长度与实际长度不同的情况。这主要有下列原因：首先，小型HDD不仅能像大型HDD一样用作台式计算机的存储器，还能用作便携式电子设备的存储器，如笔记本个人电脑。因此，小型HDD能用在不同的场合。如果便携式电子设备使用HDD作为存储器，HDD的空间一般是很小的。此时，HDD和电子设备之间的连接线缆长度的选择自由度也是很低的。例如，如果笔记本个人电脑使用了2.5英寸的HDD作为存储器，HDD不需要线缆而直接和电脑相连。因此，在小型HDD的情况下，需要根据情况来改变使用的线缆长度。换句话说，线缆长度不能预先设定。这就产生了上述假定的电缆长度和实际长度不同的情况。
日本专利申请KOKAI公开号No.2000-13283(下文中称为“现有技术文献”)公开了一种配置了信号传送设备的系统，能够不需考虑线缆长度而自动调整输出信号值。该系统中，在实际数据通信之前，售方设备(第一信号传送单元)向用户设备(第二信号传送单元)输出一个训练信号。训练信号的发送值设定为售方设备和用户设备之间的最大预设值。用户设备检确到训练信号的接收值，并由此估计信号传输线的衰减值。基于售方设备的信号衰减和接收灵敏度，用户设备确定了数据通信实际所需的发送值。更具体地说，发送值这样来确定，使得用户设备输出的并送到售方设备的信号值等于售方设备接收到的最小信号值。此时，用户设备把一个最大值的训练信号发送到售方设备。售方设备根据训练信号的接收值来估计信号传输线的信号衰减值。基于用户设备的信号衰减和接收灵敏度，售方设备确定了数据通信实际所需要的发送值。更具体地说，发送值这样来确定，使得售方设备输出的并送到用户设备的信号值等于用户设备接收到的最小信号值。
如上所述，现有技术文献中描述的信号发送设备中，当预设值的训练信号经由传输线从另一个设备发送到信号发送设备时，可根据信号的接收值来估计传输线的信号衰减值。基于估计结果，确定信号发送设备输出的信号的发送值。现有技术文献中描述了在通过串行ATA接口连接的装置的系统中可以采用自动调整发送值的技术。
但是，现有技术文献仅仅描述了发送值如此确定，使得当信号发送设备输出的信号经由传输线送到另一个设备时，假定的接收值等于上述另一个设备接收到的最小信号值。另一方面，串行ATA接口标准规定了输入到(接收的)接收端的信号的最大和最小幅度值。因此，即使现有技术用在通过串行ATA接口连接的装置的系统中，在接收端的输入信号的幅度值也很难降低到标准的范围内。并且，由于输入信号(接收到的信号)的值(幅度)发生波动，估计的信号衰减值也根据信号值的检测时间而不同。因此现有技术中，确定的发送值可能会依赖于信号值检测时间，而降低到串行ATA接口标准规定的范围之外。
发明内容
本发明的一个目的是，在含有经由串行ATA总线连接了各个串行ATA接口的电子设备的系统中，能够自动调整输出到串行ATA总线的串行数据信号的幅度值，这样当串行数据信号输入到目标电子设备时，不需考虑串行ATA总线的线缆长度，其幅度值也能落到串行ATA接口标准规定的范围内。
本发明的一个实施例涉及到一种带有串行ATA接口的电子设备，其具有一个信号输出设备，用于将串行数据信号输出到把电子设备与另一个电子设备相连接的串行ATA总线。串行数据信号被传送到另一个也带有串行ATA接口的电子设备。电子设备中有一个信号输入设备，用来接收通过串行ATA总线从另一个电子设备传送过来的串行数据信号。电子设备中还提供了峰值检测电路、均值电路、比较电路和幅值调整器。峰值检测电路检测出信号输入设备接收到的串行数据信号的幅度值。均值电路把峰值检测电路的幅度检测结果进行平均。比较设备把均值电路的均值结果和期望的输入信号幅度值进行比较；而幅度调整器基于比较设备的比较结果，来调整信号输出设备输出的串行数据信号的幅度值，使得当信号输出设备输出的串行数据信号通过串行ATA总线输入到另一个电子设备时，输入串行数据信号的幅度值至少大致等于期望的输入信号幅度值。
本发明的另一个实施例中，系统中包含了带有串行ATA接口的第一电子设备；带有串行ATA接口的第二电子设备；以及把第一电子设备连接到第二电子设备的串行ATA总线。第一电子设备包括了第一信号输出设备，用于向串行ATA总线输出将要传送到第二电子设备的串行数据信号；第一信号输入设备，用于通过串行ATA总线接收第二电子设备传送的串行数据信号；第一峰值检测电路，用于检测第一信号输入设备接收到的串行数据信号的幅度值；第一均值电路，用于平均第一峰值检测电路的幅值检测结果；第一比较设备，用于把第一均值电路的均值结果和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较；以及第一幅值调整器，用于基于第一比较设备的比较结果来调整第一信号输出设备输出的串行数据信号的幅值，使得当第一信号输出设备输出的串行数据信号通过串行ATA总线输入第二电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号幅度值。
另外第二电子设备包括了第二信号输出设备，用于向串行ATA总线输出由第二信号输出设备所输出的串行数据信号；第二信号输入设备，用于通过串行ATA总线接收第一信号输出设备输出的串行数据信号；第二峰值检测电路，用来检测第二信号输入设备接收到的串行数据信号的幅度值；第二均值电路，用于平均第二峰值检测电路的幅值检测结果；第二比较设备，用于把第二均值电路的均值结果和期望输入信号幅值进行比较；以及第二幅值调整器，用于基于第二比较设备的比较结果来调整第二信号输出设备输出的串行数据信号的幅值，使得当第二信号输出设备输出的串行数据信号通过串行ATA总线输入第一电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号幅度值。
本发明的另一个实施例主要特征在于自动调整输出信号幅度值的方法。该方法用于这样一个系统中，在该系统中带有串行ATA接口的第一电子设备通过串行ATA总线连接到带有串行ATA接口的第二电子设备，第一电子设备包括了信号输出设备，用于把串行数据信号输出到串行ATA总线；以及信号输入设备，用于通过串行ATA总线接收第二电子设备传送的串行数据信号；输出信号幅度是从信号输出设备输出到串行ATA总线的串行数据信号的幅度值。该方法包括：以一个采样频率来检测信号输入设备接收到的串行数据信号的幅度值，并在预设的时间周期内进行检测；在预设周期内对检测到的幅度进行平均；把平均得到的均值和由串行ATA接口的参考输入信号幅度值所确定的期望输入信号幅度值进行比较，以产生一个比较结果；且基于这样比较结果来调整信号输出设备输出的串行数据信号的幅度值，使得当信号输出设备输出的串行数据信号经由串行ATA总线输入第二电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号幅度值。
本发明的特征还在于本发明的另一个实施例，带有串行ATA接口的电子设备有一个信号输出设备，用于将串行数据信号输出到把电子设备和另一个电子设备相连接的串行ATA总线，所述串行数据信号将要被传送到另一个电子设备。另一个电子设备有一个串行ATA接口；信号输入设备，用于接收经由串行ATA总线从另一个电子设备传送的串行数据信号；检测电路，用于检测信号输入设备接收到的串行数据信号幅度值；比较设备，用于把检测到的幅度值和期望输入信号幅度值进行比较；以及幅度调整器，用于基于比较设备的比较结果确定信号输出设备输出的串行数据信号幅度值A，使得当信号输出设备输出的串行数据信号通过串行ATA总线输入另一个电子设备时，输入串行数据信号的幅度值大致等于期望输入信号幅度值，幅度调整器把幅度值A乘以一个小于1的系数，这样输入的串行数据信号幅度值是CA，其小于期望的输入信号幅度值。
本发明的实施例涉及到一种自动调整输出信号幅度值的方法。该方法用于这样一个系统中，在该系统中带有串行ATA接口的第一电子设备通过串行ATA总线连接到带有串行ATA接口的第二电子设备，第一电子设备包括第一信号输出设备以及第一信号输入设备，而第二电子设备包括第二信号输出设备以及第二信号输入设备。该方法包括了：(a)从第二信号输出设备将串行数据信号S1通过上述串行ATA总线发送到第一信号输入设备；(b)检测第一信号输入设备从第二信号输出设备接收到的串行数据信号S1的幅度值；(c)把检测到的幅度值和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较，得到第一比较结果；(d)基于这样第一比较结果，确定第一信号输出设备输出的串行数据信号的幅度值A1，使得当第一信号输出设备输出的串行数据信号通过串行ATA总线输入第二信号输入设备时，第二信号输入设备接收到的串行数据信号的幅度等于期望输入信号的幅度值；(e)调整幅度值A1，将幅度值A1乘以一个小于1的系数C1，这样第一信号输出设备输出一个幅度为C1A1的串行数据信号，得到的串行数据信号通过串行ATA总线进行传送，并被第二信号输入设备作为信号S2接收到，其幅度小于期望输入信号的幅度；(f)把第一信号输出设备的串行数据信号S2通过串行ATA总线发送到第二信号输入设备；(g)检测第二信号输入设备从第一信号输出设备接收到的信号S2的幅度值；(h)把检测到的信号S2的幅度值和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较，得到第二比较结果；(i)基于这样第二比较结果，确定第二信号输出设备输出的串行数据信号的幅度值A2，使得当第二信号输出设备输出的串行数据信号通过串行ATA总线输入第一信号输入设备时，第一信号输入设备接收到的串行数据信号的幅度等于期望输入信号的幅度值；(j)调整幅度值A2，将幅度值A2乘以一个小于1的系数C2，这样第二信号输出设备输出一个幅度为C2A2的串行数据信号，得到的串行数据信号通过串行ATA总线进行传送，并被第一信号输入设备接收到，其幅度小于期望输入信号幅度值。
附图说明
附图并入说明书中并构成说明书的一部分；其阐释了本发明的实施例，并和上述一般描述以及下面给出的实施例的详细描述一起阐明了本发明的原理。
图1是根据本发明的一个实施例，表明了配备有磁盘驱动装置(HDD)的系统配置的框图；
图2是主要表明了图1的系统中的输出信号幅度调整单元13和23，以及信号输入/输出电路121和221的配置的框图；
图3是串行ATA接口的输出和输入信号的参考幅度值的视图；
图4表明了当传送端的数据信号幅度为400mV时，接收端的数据信号幅度和SATA总线30的线缆长度之间关系的曲线图；以及
图5是一个流程图，表明了本实施例的改进所实现的使用输出信号幅度调整单元13和23对输出信号的幅度进行调整所执行的过程。
具体实施方式
下面将结合附图详细描述本发明的实施例中的配置了带有串行ATA接口(下文中称为“SATA”)的磁盘驱动装置的系统。图1是根据本发明的实施例，表明了配备有磁盘驱动装置(下文中称为“HDD”)的系统配置的框图。如图所示，HDD 10包含了一个HDD主单元11，串行ATA桥(下文中称为“SATA桥”)12和输出信号幅度调整单元13。HDD主单元11相当于一个使用了ATA接口的用于实现并行数据传输的常规HDD。SATA桥12是用单片LSI构成的。SATA桥12的功能是作为SATA接口控制电路实现ATA接口和SATA接口之间的接口转换。
SATA桥12经由串行ATA总线30(下文中称为“SATA总线”)连接到主机20。主机20是一个使用HDD10作为存储器的电子设备，例如个人电脑。SATA总线30可以根据不同的使用场合具有不同的长度。例如根据主机20是笔记本电脑还是台式电脑，SATA总线30的长度也是不同的。SATA总线30是线缆(电线)或布线图的形式。布线图可在主机20的印刷电路板上形成。本实施例中不管总线30的形式是线缆或布线图，SATA总线30的长度都称为“线缆长度”。SATA桥12经由一个和ATA接口标准兼容的ATA总线14连接到HDD主单元11。
主机20包含一个主机主单元21，SATA桥22和输出信号幅度调整单元23。主机主单元21相当于一个使用了ATA接口的实现并行数据传输的常规主机。SATA桥22和HDD 10的SATA桥12相同，是用单片LSI构成的。SATA桥22的功能是作为SATA接口控制电路实现ATA接口和SATA接口之间的接口转换。SATA桥22经由一个SATA总线30连接到HDD 10。SATA桥22还经由一个ATA总线24连接到主机主单元21。也可以使用和ATA总线14和24兼容的总线，例如外围元件扩展接口(PCI)总线，来代替ATA总线14和24。此时，SATA桥(SATA接口控制电路)12和22可以在一个PCI桥中提供。
SATA桥12和22分别有物理层处理单元120和220，以及连接/传输层处理单元122和222。物理层处理单元120和220通过SATA总线30执行高速率串行数据的传输(发送/接收)。此时数据传输速率为1.5Gbps(每秒千兆比特)。物理层处理单元120和220对从SATA总线30接收到的数据进行解读，然后分别根据解读结果将数据发送到连接/传输层处理单元122和222。此外，物理层处理单元120和220分别对连接/传输层处理单元122和222送来的请求做出响应，传送相应的串行数据信号。物理层处理单元120和220分别包括信号输入/输出电路121和221。信号输入/输出电路121和221从SATA总线30接收并向其发送串行数据信号。连接/传输层处理单元122和222分别包括未示出的一个连接层处理单元和传输层处理单元。连接/传输层处理单元122和222的各个连接层处理单元对处理单元122和222的传输层处理单元的请求做出响应，向物理层处理单元120和220发出输出信号的请求。另外，处理单元122和222的各个连接层处理单元向各个传输层处理单元提供从物理层处理单元120和220传送来的数据。传输层处理单元执行ATA接口和SATA接口之间的接口转换。
输出信号幅度调整单元13和23分别连接到物理层处理单元120和220的信号输入/输出电路121和221。输出信号幅度调整单元13和23自动调整信号输入/输出电路121和221输出的串行数据信号的幅度值(输出信号幅度，即输出电平)。输出信号幅度调整单元13和23实现了自动调整，使得通过SATA总线30输入到信号输入/输出电路121和221的串行数据信号的幅度值(输入信号幅度，即输入电平)不需考虑SATA总线30的线缆长度就能符合SATA接口标准。但是输出信号幅度调整单元13和23不能分别测量输入到信号输入/输出电路221和121的串行数据信号的幅度。因此，输出信号幅度调整单元13和23分别测量输入到信号输入/输出电路121和221的串行数据信号的幅度。根据测量到的幅度值，它们分别估计输入到信号输入/输出电路221和121的串行数据信号的幅度，其被结合到串行数据信号分别输出和输入的各个目标设备中。
图2主要示出了输出信号幅度调整单元13和23，以及信号输入/输出电路121和221的配置。信号输入/输出电路121和221分别包括输出放大器(输出驱动器)121T和221T，输入放大器121R和221R。输出放大器121T和221T分别对连接/传输层处理单元122和222输出的串行数据信号进行放大，并把放大后的信号输出到SATA总线30。输入放大器121R和221R把经由SATA总线30输入的串行数据信号进行放大，然后分别把放大后的信号送到连接/传输层处理单元122和222。SATA总线30包括了串行数据传输信道31和32。输出放大器121T的输出端通过串行数据传输信道31连接到输入放大器221R的输入端，同时输出放大器221T的输出端通过串行数据传输信道32连接到输入放大器121R的输入端。例如放大器121T，121R，221T和221R是不同的放大器。串行数据传输信道31和32分别由一对信号线构成。
输出信号幅度调整单元13和23分别包括峰值检测器131和231，均值电路132和232，参考值存储设备133和233，比较器134和234，输出信号幅度调整器135和235。峰值检测器131和231分别检测出输入到输入放大器121R和221R的串行数据信号(即输入信号)的幅度(峰-峰幅值)。均值电路132和232分别保存峰值检测器131和231检测出的幅度值，然后在预定的周期内计算出检测器131和231的检测结果的均值。参考值存储设备133和233用来存储SATA接口的输入信号的参考幅度值。
图3示出了串行ATA接口的输出和输入信号的参考幅度值。如图3所示，串行ATA接口的输出和输入信号的幅度标准规定了最大幅度值(最大电平)，最小幅度值(最小电平)和标准幅度值(推荐幅度值)。
再参见图2，比较器134和234分别把均值单元132和232计算出的均值(即实际输入信号的均值)和参考值存储设备133和233中存储的输入信号的参考幅度值(标准幅度值)进行比较。输入信号幅度调整器135和235根据比较器134和234的比较结果例如来控制输出放大器121T和221T的增益，分别调整输出放大器121T和221T输出的串行数据信号的幅度值(输出信号幅度值)。
现在将给出实施例的操作描述，例如每个输出信号幅度调整单元13和23自动调整各个信号输入/输出单元121和221输出到SATA总线30的串行数据信号的幅度值。当电源向主机20供电，并开启主机时实现该自动调整操作。本实施例中，为主机20供电的电源一般也用于HDD 10。因此，当主机20开启时，HDD10也同时开启。
如上所述，主机20的SATA桥22有一个信号输入/输出单元221。假定信号输入/输出单元221的输出放大器221T以1.5Gbps的速率把串行数据信号送往串行数据传输信道32。该串行数据信号从串行数据传输信道32传输到HDD 10。HDD 10的SATA桥12有一个信号输入/输出单元121。传输到HDD 10的串行数据信号被输入到信号输入/输出单元121的输入放大器121R中。经过串行数据传输信道32传输的串行数据信号由于传输信道32的损耗特性(衰减特性)发生了衰减。衰减程度依赖于传输信道32的线缆长度。
图4示出了由于接收端(即信号输入/输出单元121的输入放大器121R)SATA总线30的线缆长度改变而引起的串行数据信号幅度的变化，串行数据信号是由信号输入/输出单元221的输出放大器221T输出到输入放大器121R中的。图4的例中，传送端(输出放大器221T处)的串行数据信号的幅度值(峰-峰幅值)是400mV。400mV是为串行SATA接口的输入信号规定的参考幅度值(电平)中的最小电平。从图4中可明显看出，即使发送端信号的幅度是固定的，其在接收端由于线缆长度也发生了改变。SATA总线30的线缆长度增加时，接收端的信号幅度值的衰减也增加了。即线缆越长，接收端的信号幅度衰减程度越大，同样线缆越短，接收端的信号幅度衰减程度越小。如果发送端的输出信号的幅度没有根据SATA总线30的线缆长度所引起的信号衰减程度而设置成一个合适的值，接收端的输入信号的幅度值可能会偏离期望值。此时接收端很可能不能正确地接收数据。
通过串行数据传输信道32传输到HDD 10的串行数据信号被同时输入到信号输入/输出单元121的输入放大器121R以及输出信号幅度调整单元13的峰值检测器131。峰值检测器131使用和SATA总线30的数据传输速率相应的固定采样频率(实施例中是1.5GHz)，检测(测量)通过串行数据传输信道32传输的串行数据信号的峰值(即峰-峰幅值)。峰值检测器131的幅度检测结果被送入均值单元132。均值单元132以固定的时间间隔，例如10μs，对峰值检测器131的幅度检测结果进行采样和保存。换句话说，均值单元132使幅度检测结果变得稀疏。峰值检测器131以固定的采样周期，例如10μs(即100KHz的采样频率)，检测输入数据信号的峰值，这样均值单元132就能获得峰值检测器131的所有检测结果。均值单元132在预设的周期内(例如10ms)执行获取和保存峰值检测器131的幅度检测结果的操作。由此当预设周期结束时，均值单元132保存了固定数目的幅度检测结果(本实施例中是100个)。然后均值单元132对该固定数目的幅度检测结果计算出平均值，即峰值检测器131测量到的输入信号的幅度均值。输入信号幅度的计算均值被均值单元132送入比较器134。
本实施例中为了使峰值检测器131保存100个幅度检测结果，而均值单元132以10μs的固定时间间隔获取幅度检测结果，有必要使用100个延迟电路通过级联并以10μs的固定时间间隔延迟幅度检测结果。可选地，也可以使用100级堆栈的先进先出(FIFO)缓冲器。
比较器134把均值单元132计算出的输入信号幅度均值和参考值存储设备133中存储的输入信号的参考幅度值如标准幅度值(即期望输入信号幅度值)，进行比较。比较器134把均值和标准幅度值之间的差值作为比较结果。图3中示出了标准值，即SATA接口标准中规定的输入信号幅度值的标准值是400mV。因此可以在输出端(发送端)使用一个设备来调整输出信号幅度值，以使输入信号幅度值等于400mV的标准值。根据SATA接口标准，输入信号的最大和最小幅度值(电平)分别是600mV和325mV(见图3)。考虑到这一点，均值单元132计算得出的输入信号的平均幅度值也可以和参考最大和最小值的均值(600+325)mV/2(＝462.5mV)进行比较。
比较器134的比较结果被送入输出信号幅度调整器135中。具体来说，输入信号的平均幅度值和SATA接口标准中规定的期望值(输入信号的标准幅度值或者上述均值)之间的差值作为比较器134的比较结果被送入输出信号幅度调整器135中。输入信号的平均幅度值是在当前周期(10ms)内通过SATA总线30的串行数据传输信道32传输的、并且实际输入到SATA桥12的输入放大器121R的串行数据信号幅度的平均值。
基于比较器134的比较结果，输出信号幅度调整器135估计出SATA总线30(串行数据传输信道32)的信号衰减特性。该估计的实现是基于假定串行数据信号输出端设备(主机20)输出的串行数据信号的幅度(输出信号幅度)是根据SATA接口标准的如400mV或范围在400mV到600mV内的其他预设值。本实施例中，使用了SATA接口标准的标准值作为输出信号幅度值。具体来说，图3中示出输出信号幅度的标准值是500mV。而SATA接口标准的输出信号幅度值，可以是最大电平600mV和最小电平400mV(见图3)的平均值。但是，在图3中的SATA接口标准的情况下，最大电平600mV和最小电平400mV的平均值，(600+400)mV/2，就等于标准值。
基于根据比较器1347的比较结果估计出的SATA总线30的信号衰减特性，输出信号幅度调整器135确定出输出信号的最优幅值A(下文中称为“最优输出信号幅值”)。最优输出信号幅值A符合SATA接口标准，输出放大器121T输出的串行数据信号应以最优输出信号幅值经过SATA总线30(串行数据传输线32)输入到主机20的SATA桥22的信号输入/输出电路221。输出信号幅度调整器135控制信号输入/输出电路121的输出放大器121T，以使其输出信号具有所确定的幅度值A。本实施例中，可以调整信号输入/输出电路121的增益，使得输出信号具有所确定的幅度值A。由此，调整了SATA桥12的信号输入/输出电路121的输出信号幅度，从而使输入到SATA桥22的信号输入/输出电路221的信号幅度能达到符合SATA接口标准的期望值，如标准值(400mV)。
从输出放大器121T输出到SATA总线30的串行数据传输线31的串行数据信号，在其被输入到主机20中的SATA桥22的信号输入/输出电路221之前，由于传输线31而引起了衰减。但是输入到信号输入/输出电路221的串行数据信号，在从HDD 10输出到SATA总线30时，其幅度已经被输出信号幅度调整单元13进行了调整。因此，输入到信号输入/输出电路221的串行数据信号的幅度值，即输入信号幅度值，基本等于符合SATA接口标准的期望幅度值(基本等于标准值)。
本实施例中，串行数据信号不仅通过SATA总线30从HDD 10传输到主机20，而且还从相反的方向，即从主机20传送到HDD 10。后一种情况下，如果主机20的输出信号幅度调整单元23对输出信号幅度和HDD 10的输出信号幅度调整单元13一样实现相同的自动调整，也是可以的。因此如果输出信号幅度调整单元13和23自动调整了输出信号的幅度值，通过SATA总线30输入到信号输入/输出电路221和121的信号幅度值，即输入信号幅度值，能够被设定成符合SATA接口标准的合适值。
输出信号幅度调整单元13和23可以使用电压或电流调整方法来控制输出放大器121T和221T，目的是改变输出信号的幅度值。调压方法中改变输入到SATA总线30的信号幅度。电流调整方法中，当信号输入到SATA总线30时，改变流入SATA总线30的电流量。若要使用调压方法，输出放大器121T和221T必须是电压激励放大器。另一方面，若要使用电流调整方法，输出放大器121T和221T必须是电流激励放大器。
电压激励放大器仅改变发送端的输出信号幅度，因此结构很简单。但是当使用电压激励放大器时，高频的SATA信号的上升沿和下降沿会受SATA总线的频率特性和接收端的阻抗的影响。另一方面，电流激励放大器改变流入SATA总线的电流量。因此当使用电压激励放大器时，SATA信号不会受SATA总线的频率特性和接收端的阻抗的影响。但是电流激励放大器的结构较复杂。考虑到上述原因，如果更倾向于简化放大器的结构，可以使用调压方法，而如果倾向于输出信号幅度的稳定性，可以使用电流调整方法。
[改进]
下面描述本实施例的改进。当HDD 10和主机20的输出信号幅度调整单元13和23都自动调整输出信号的幅度时会出现下列问题。例如假定输入到主机20的信号输入/输出电路221的串行数据信号的幅度(输入信号幅度值)在HDD 10的输出信号幅度调整单元13实现了输出信号幅度调整之后，会突然达到期望值。此时，主机20的输出信号幅度调整单元23需要保持目前的输出信号幅度，因为信号输入/输出电路221的输入信号幅度已经是一个合适的值。换句话说，主机20的输出信号幅度调整单元23不必基于SATA总线30的信号衰减特性实现输出信号幅度的调整。因此，输入到HDD 10的信号输入/输出电路121的串行数据信号幅度值可能不是一个期望值。另外，从HDD10的信号输入/输出电路121输出到SATA总线30的串行数据信号幅度值(输出信号幅度值)可能会和从主机20的信号输入/输出电路221输出到SATA总线30的串行数据信号有很大的差异。这就是当HDD10和主机20的输出信号幅度调整单元13和23都自动调整输出信号的幅度时会出现的问题。
考虑到该点，本实施例的改进采用了一种技术来控制输出信号幅度调整单元13和23其中之一，来防止输出信号的幅度会突然调整到合适值的情况。将参照图5的流程图来描述该技术。首先，输出信号幅度调整单元13和23的输出信号幅度调整器135和235基于比较器134和234各自的比较结果来分别确定最优输出信号幅度A1和A2(步骤S1)。比较结果即为各自输入信号幅度均值和SATA接口标准中规定的期望值(输入信号幅度的标准值)之间的差值。
随后，输出信号幅度调整器135和235把所确定的最优输出信号幅度A1和A2分别乘以一个常数，例如小于1的预设系数C(步骤S2)。输出信号幅度调整器135和235控制信号输入/输出电路121和221的输出放大器121T和221T，目的是产生幅度值等于放大结果CA1和CA2的输出信号(步骤S3)。
因此，本实施例的改进中，输出信号幅度调整器135和235不是把输出信号的幅度调整到最优值A1和A2，而是分别调整到小于最优值A1和A2的值CA1和CA2(C＜1)。此时，主机20和HDD 10中的信号输入/输出电路221和121的输入信号幅度就不会突然达到期望值。因此，输出信号幅度调整单元13和23分别根据信号输入/输出电路121和221的新的输入信号幅度的均值来重新确定出最优输出信号幅度值A1’和A2’(步骤S1)。之后，输出信号幅度调整器135和235再分别把输出信号的幅度值调整到小于最优值A1’和A2’的值CA1’和CA2’(步骤S2和S3)。
再做更进一步的调整，可以分别使用系数C1和C2来乘以各自的幅度值，这样输出信号值就变成了C1A1，C2A2和C1A1’和C2A2’等。
如上所述，本实施例的改进中，输出信号幅度调整器135和235不是把输出信号的幅度调整到主机20和HDD 10中的信号输入/输出电路221和121所期望的最优值。而是，输出信号幅度调整器135和235把输出信号的幅度分别调整到最优输出信号幅度乘以一个预设的小于1的系数C所得到的值。所以，从主机20和HDD 10中的信号输入/输出电路121和221分别输出到SATA总线30的串行数据信号的幅度值(输出信号幅度值)最后是基本相等的。如果例如比较器134和234的比较结果(即输入信号幅度值和SATA接口标准所规定的期望值之间各自的差值)低于一个固定值(预设门限值)时，就停止步骤S1到S3的重复执行(步骤S4)。或者可选地，从程序开始到预设周期结束时就停止步骤S1到S3的重复执行。
在上述实施例中，输出信号幅度调整单元13和23分别和HDD主单元11和主机主单元21独立。但是它们也可以并入HDD主单元11和主机主单元21内。另外，输出信号幅度调整单元13可并入HDD主单元11中未示出的磁盘控制器(HDC)中，即通过SATA总线14连接到SATA桥12的HDC。此外，并入到输出信号幅度调整单元13和23内的均值单元132和232以及比较器134和234所实现的功能，可以在HDD主单元11和主机20中使用CPU(未示出)来代替上述单元进行实现。
上述实施例涉及了配备有HDD(磁盘驱动装置)的系统。但是本发明也适用于配备有其他类型的驱动装置的系统，如光盘驱动装置，磁光驱动装置等等。如果驱动装置带有SATA接口即可适用。本发明还适用于带有电子设备而不是驱动装置的系统，只要该电子设备带有SATA接口。
本领域技术人员能够了解其他的优点和修正。因此本发明更广阔的方面在于它不限于本文中所介绍和描述的特定的细节以及示范性实施例。由此可以根据所附的权利要求书及其内容进行不同的修正，而没有偏离本发明基本概念的主旨或范围。

Claims (17)

1.一种带有串行ATA接口的电子设备，其特征在于包含了：
信号输出设备，用于将串行数据信号输出到把电子设备与另一个电子设备相连接的串行ATA总线，所述串行数据信号要被传送到上述另一个电子设备，上述另一个电子设备带有串行ATA接口；
信号输入设备，用于接收通过串行ATA总线从上述另一个电子设备传送过来的串行数据信号；
峰值检测电路，用于检测信号输入设备接收到的串行数据信号的幅度值；
均值电路，用于把峰值检测电路的幅度检测结果进行平均；
比较电路，用于把均值电路的均值结果和期望的输入信号幅度值进行比较；以及
幅值调整器，用于基于比较设备的比较结果来调整上述信号输出设备输出的串行数据信号的幅度值，使得当信号输出设备输出的串行数据信号通过串行ATA总线输入到上述另一个电子设备时，输入串行数据信号的幅度值至少大致等于期望的输入信号幅度值。
2.如权利要求1中所述的电子设备，其特征在于幅度调整电路包括：
确定装置，用于确定信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由信号输出设备输出、并通过上述串行ATA总线、并被上述另一个电子设备的输入设备接收到的串行数据信号由上述另一个电子设备的输入设备接收到的幅度值等于期望输入信号幅度值；以及
用于控制信号输出设备的装置，使得由上述信号输出设备输出的串行数据信号具有确定装置所确定的幅度值。
3.如权利要求1中所述的电子设备，其特征在于幅度调整装置包括：
确定装置，用于确定信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由信号输出设备输出、并通过上述串行ATA总线、并且被上述另一个电子设备的输入设备接收到的串行数据信号由上述另一个电子设备的输入设备接收到的幅度值等于期望输入信号幅度值；以及
用于将由确定装置确定的幅度值乘以一个小于1的预设系数的装置；以及
用于控制信号输出设备的装置，使得由上述信号输出设备输出的串行数据信号的幅度值是由确定装置确定的幅度值乘以预设系数而得到的。
4.如权利要求1中所述的电子设备，其特征在于峰值检测电路以对应于串行ATA总线的数据传输速率的采样频率来检测信号输入设备接收到的串行数据信号的幅度值。
5.如权利要求1中所述的电子设备，其特征在于比较设备使用了串行ATA接口标准中规定的标准输入幅度值作为期望输入信号幅度值。
6.如权利要求1中所述的电子设备，其特征在于比较设备使用了最大输入信号幅度值和最小输入信号幅度值之间的中值作为期望输入信号幅度值，最大输入信号幅度值和最小输入信号幅度值是由串行ATA接口标准规定的。
7.一个系统，其特征在于包含了：
带有串行ATA接口的第一电子设备；
带有串行ATA接口的第二电子设备；
把第一电子设备连接到第二电子设备的串行ATA总线；
其中第一电子设备包括了：
第一信号输出设备，用于向串行ATA总线输出将要传送到第二电子设备的串行数据信号；
第一信号输入设备，用于通过串行ATA总线接收第二电子设备传送的串行数据信号；
第一峰值检测电路，用于检测第一信号输入设备接收到的串行数据信号的幅度值；
第一均值电路，用于对第一峰值检测电路的幅值检测结果进行平均；
第一比较设备，用于把第一均值电路的平均结果和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较；以及
第一幅值调整器，用于基于第一比较设备的比较结果来调整上述第一信号输出设备输出的串行数据信号的幅值，使得当第一信号输出设备输出的串行数据信号通过串行ATA总线输入第二电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号的幅度值，
并且其中第二电子设备包括了：
第二信号输出设备，用于向串行ATA总线输出由第二信号输出设备所输出的串行数据信号；
第二信号输入设备，用于通过串行ATA总线接收第一信号输出设备输出的串行数据信号；
第二峰值检测电路，用于检测第二信号输入设备接收到的串行数据信号的幅度值；
第二均值电路，用于对第二峰值检测电路的幅值检测结果进行平均；
第二比较设备，用于把第二均值电路的平均结果和期望输入信号幅值进行比较；以及
第二幅值调整器，用于基于第二比较设备的比较结果来调整第二信号输出设备输出的串行数据信号的幅值，使得当第二信号输出设备输出的串行数据信号通过串行ATA总线输入第一电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号的幅度值。
8.如权利要求7中所述的系统，其特征在于第一幅度调整器包括了：
第一确定装置，用于确定第一信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由第一信号输出设备输出、并通过上述串行ATA总线、并且被第二信号输入设备接收到的串行数据信号由第二信号输入设备接收到的幅度值至少大致等于期望输入信号幅度值；以及
用于控制第一信号输出设备的装置，使得上述第一信号输出设备输出的串行数据信号具有由第一确定装置所确定的幅度值，
还在于第二幅度调整器包括了：
第二确定装置，用于确定第二信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由第二信号输出设备输出、并通过上述串行ATA总线、并且被第一信号输入设备接收到的串行数据信号由第一信号输入设备接收到的幅度值至少大致等于期望输入信号幅度值；以及
用于控制第二信号输出设备的装置，使得上述第二信号输出设备输出的串行数据信号具有由第二确定装置所确定的幅度值。
9.如权利要求7中所述的系统，其特征在于幅度调整器包括了：
第一确定装置，用于确定第一信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由第一信号输出设备输出、并通过上述串行ATA总线、并且被第二信号输入设备接收到的串行数据信号由第二信号输入设备接收到的幅度值至少大致等于期望输入信号幅度值；以及
将由第一确定装置确定的幅度值乘以一个小于1的预设系数的第一乘法装置；以及
用于控制第一信号输出设备的装置，使得上述第一信号输出设备输出的串行数据信号的幅度值是由第一确定装置确定的幅度值乘以预设系数而得到的，
还在于第二幅度调整器包括了：
第二确定装置，用于确定第二信号输出设备输出的串行数据信号的幅度值，上述幅度值这样来确定，使得由第二信号输出设备输出、并通过上述串行ATA总线、并且被第一信号输入设备接收到的串行数据信号由第一信号输入设备接收到的幅度值至少大致等于期望输入信号幅度值；以及
将由第二确定装置确定的幅度值乘以一个小于1的预设系数的第二乘法装置；以及
用于控制第二信号输出设备的装置，使得上述第二信号输出设备输出的串行数据信号的幅度值是由第二确定装置确定的幅度值乘以预设系数而得到的。
10.一种自动调整输出信号幅度值的方法，该方法用于这样一个系统中，在所述系统中带有串行ATA接口的第一电子设备通过串行ATA总线连接到带有串行ATA接口的第二电子设备，第一电子设备包括了信号输出设备，用于把串行数据信号传送到串行ATA总线；以及信号输入设备，用于通过串行ATA总线接收第二电子设备传送的串行数据信号；输出信号幅度值是从信号输出设备输出到串行ATA总线的串行数据信号的幅度值。该方法的特征在于包括：
以一个采样频率检测信号输入设备接收到的串行数据信号幅度值，上述检测过程是在预设的时间周期内实现的；
在预设周期内对检测到的幅度值进行平均；
把平均得到的均值和由串行ATA接口的参考输入信号幅度所确定的期望输入信号幅度值进行比较，以产生一个比较结果；以及
基于该比较结果来调整信号输出设备输出的串行数据信号的幅度值，使得当信号输出设备输出的串行数据信号经由串行ATA总线输入第二电子设备时，输入串行数据信号的幅度值至少大致等于期望输入信号的幅度值。
11.如权利要求10中所述的方法，其特征在于调整过程包括：
确定由信号输出设备输出的串行数据信号的幅度值，使得由信号输出设备输出、并通过上述串行ATA总线、并且被第二电子设备的输入设备接收到的串行数据信号的幅度值等于期望输入信号的幅度值；以及
控制信号输出设备，使得由上述信号输出设备输出的串行数据信号具有确定的幅度值。
12.如权利要求10中所述的方法，其特征在于调整过程包括：
确定由信号输出设备输出的串行数据信号的幅度值，使得由信号输出设备输出、并通过上述串行ATA总线、并且被第二电子设备的输入设备接收到的串行数据信号的幅度值等于期望输入信号的幅度值；以及
将确定的幅度值乘以一个小于1的预设系数；以及
控制信号输出设备，使得由上述信号输出设备输出的串行数据信号的幅度值是由确定的幅度值乘以预设系数而得到的。
13.一种带有串行ATA接口的电子设备，其特征在于包含了：
信号输出设备，用于把串行数据信号输出到把电子设备与另一个电子设备相连接的串行ATA总线，所述串行数据信号要被传送到上述另一个电子设备，上述另一个电子设备带有串行ATA接口；
信号输入设备，用于通过串行ATA总线接收从上述另一个电子设备传送过来的串行数据信号；
检测电路，用于检测信号输入设备接收到的串行数据信号的幅度值；
比较电路，用于把检测到的幅度值和期望的输入信号幅度值进行比较；以及
幅值调整器，用于基于比较设备的比较结果来确定上述信号输出设备输出的串行数据信号的幅度值A，使得当信号输出设备输出的串行数据信号通过串行ATA总线输入到上述另一个电子设备时，输入串行数据信号的幅度值大致等于期望的输入信号幅度值，上述幅度调整器把幅度值A乘以一个小于1的系数，这样输入串行数据信号的幅度值是CA，其小于期望的输入信号幅度值。
14.一种自动调整输出信号幅度值的方法，该方法用于这样一个系统中，在所述系统中带有串行ATA接口的第一电子设备通过串行ATA总线连接到带有串行ATA接口的第二电子设备，第一电子设备包括第一信号输出设备，以及第一信号输入设备，而第二电子设备包括了第二信号输出设备，以及第二信号输入设备，该方法的特征在于包括：
(a)通过上述串行ATA总线从第二信号输出设备将串行数据信号S1发送到第一信号输入设备；
(b)检测第一信号输入设备从第二信号输出设备接收到的串行数据信号S1的幅度值；
(c)把检测到的幅度值和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较，以得到第一比较结果；
(d)基于第一比较结果确定第一信号输出设备输出的串行数据信号的幅度值A1，使得当第一信号输出设备输出的串行数据信号通过串行ATA总线输入第二信号输入设备时，第二信号输入设备接收到的串行数据信号的幅度等于期望输入信号的幅度值；
(e)调整幅度值A1，将幅度值A1乘以一个小于1的系数C1，使得第一信号输出设备输出一个幅度为C1A1的串行数据信号，所得到的串行数据信号通过所述串行ATA总线进行传送，被上述第二信号输入设备作为信号S2接收到，其幅度小于期望输入信号的幅度；
(f)通过所述串行ATA总线从第一信号输出设备将串行数据信号S2发送到第二信号输入设备；
(g)检测第二信号输入设备从第一信号输出设备接收到的信号S2的幅度值；
(h)把信号S2检测到的幅度值和由串行ATA接口的参考输入信号幅值所确定的期望输入信号幅值进行比较，以得到第二比较结果；
(i)基于第二比较结果确定第二信号输出设备输出的串行数据信号的幅度值A2，使得当第二信号输出设备输出的串行数据信号通过串行ATA总线输入第一信号输入设备时，第一信号输入设备接收到的串行数据信号的幅度等于期望输入信号的幅度值；
(j)调整幅度值A2，将幅度值A2乘以一个小于1的系数C2，使得第二信号输出设备输出一个幅度为C2A2的串行数据信号，所得到的串行数据信号通过所述串行ATA总线进行传送，被第一信号输入设备接收到，其幅度小于期望输入信号的幅度值。
15.如权利要求14中所述的方法，其特征在于其还包括多次重复执行从(a)到(j)的步骤，并且在每次重复执行时，信号S1的幅度值是A2，而信号S2的幅度值是A1。
16.如权利要求15中所述的方法，其特征在于C1等于C1。
17.如权利要求14中所述的方法，其特征在于C1等于C1。
CN200410058813.2A 2003-07-31 2004-07-30 带有串行ata接口的电子设备及信号幅度自动调整方法 Pending CN1604493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP283707/2003 2003-07-31
JP2003283707A JP2005050257A (ja) 2003-07-31 2003-07-31 シリアルａｔａインタフェース持つ電子機器及び信号振幅自動調整方法

Publications (1)

Publication Number Publication Date
CN1604493A true CN1604493A (zh) 2005-04-06

Family

ID=34101065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410058813.2A Pending CN1604493A (zh) 2003-07-31 2004-07-30 带有串行ata接口的电子设备及信号幅度自动调整方法

Country Status (4)

Country Link
US (1) US20050024083A1 (zh)
JP (1) JP2005050257A (zh)
CN (1) CN1604493A (zh)
SG (1) SG109005A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100426250C (zh) * 2005-07-18 2008-10-15 鸿富锦精密工业（深圳）有限公司 系统主板接收信号灵敏度的测量装置与方法
CN100501691C (zh) * 2005-06-10 2009-06-17 鸿富锦精密工业（深圳）有限公司 外接卡接收信号灵敏度的测量装置与方法
CN102324952A (zh) * 2011-09-30 2012-01-18 深圳麦克维尔空调有限公司 无极性两线制通讯电路
CN103001708A (zh) * 2011-09-09 2013-03-27 安立股份有限公司 中继节点模拟器及测试方法
CN107517331A (zh) * 2016-06-17 2017-12-26 浙江大华技术股份有限公司 一种用于线缆传输的自动幅值调节方法和均衡器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
JP2005056179A (ja) * 2003-08-05 2005-03-03 Toshiba Corp シリアルａｔａインタフェース持つ電子機器及び信号振幅調整方法
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
JP4888935B2 (ja) * 2005-03-14 2012-02-29 株式会社リコー ストレージシステム
US7366641B1 (en) 2005-03-28 2008-04-29 Western Digital Technologies, Inc. Serial interface amplitude selection for a disk drive in an unknown interconnect environment
US7280302B1 (en) 2005-11-16 2007-10-09 Western Digital Technologies, Inc. Disk drive using loopback to calibrate transmission amplitude
KR100736928B1 (ko) * 2005-12-05 2007-07-10 삼성전자주식회사 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법
US8290031B1 (en) * 2006-08-14 2012-10-16 The Board Of Trustees Of The Leland Stanford Junior University Arrangements and methods for providing compensation for non-idealities of components in communications systems
JP2008071047A (ja) * 2006-09-13 2008-03-27 Kwok-Yan Leung ディスクインターフェースカード
JP2008146457A (ja) * 2006-12-12 2008-06-26 Fujitsu Ltd シリアル伝送システムおよびポート
JP2009130614A (ja) * 2007-11-22 2009-06-11 Fujitsu Ltd 通信制御装置、通信制御方法および通信制御プログラム
JP5207720B2 (ja) * 2007-12-07 2013-06-12 ルネサスエレクトロニクス株式会社 Ｏｏｂ検出回路およびシリアルａｔａシステム
JP5334087B2 (ja) * 2008-01-08 2013-11-06 日本電信電話株式会社 速度判定方法、速度判定回路および速度判定装置
JP2010026651A (ja) * 2008-07-16 2010-02-04 Toshiba Storage Device Corp シリアルインターフェース回路の自動調整方法及びシリアルインターフェース回路を備えた電子装置
JP4840786B2 (ja) * 2009-02-04 2011-12-21 東芝ストレージデバイス株式会社 通信インタフェース回路、電子機器および通信方法
JP2011130008A (ja) * 2009-12-15 2011-06-30 Hitachi-Lg Data Storage Inc データ入出力装置
US8369713B2 (en) 2010-03-18 2013-02-05 Nippon Telegraph And Telephone Corporation Bit-rate discrimination method and its apparatus
KR101659313B1 (ko) * 2011-03-17 2016-09-26 한화테크윈 주식회사 신호 송수신 시스템 및 신호 송수신 방법
CN105991123B (zh) * 2015-06-17 2019-02-12 龙迅半导体（合肥）股份有限公司 一种输出信号摆幅校准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014768A (en) * 1997-02-04 2000-01-11 Texas Instruments Incorporated Moving reference channel quality monitor for read channels
JP3532759B2 (ja) * 1998-03-11 2004-05-31 富士通株式会社 Ｗｄｍ通信システムにおける中継装置及び同装置の送信レベル制御方法
US6188763B1 (en) * 1998-05-29 2001-02-13 Westell Technologies, Inc. Signal processing unit for network interface unit
KR100433910B1 (ko) * 1999-02-13 2004-06-04 삼성전자주식회사 부호분할다중접속 통신시스템의 주파수간핸드오프를 위한 전력
JP3576430B2 (ja) * 1999-09-01 2004-10-13 沖電気工業株式会社 自動利得制御器
JP4660055B2 (ja) * 2002-07-03 2011-03-30 東芝ストレージデバイス株式会社 ヘッド位置制御方法、デイスク装置及びサーボトラックライト方法
US6873488B2 (en) * 2002-10-24 2005-03-29 Seagate Technology Llc Enhanced MR offset with dynamic tuning range

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100501691C (zh) * 2005-06-10 2009-06-17 鸿富锦精密工业（深圳）有限公司 外接卡接收信号灵敏度的测量装置与方法
CN100426250C (zh) * 2005-07-18 2008-10-15 鸿富锦精密工业（深圳）有限公司 系统主板接收信号灵敏度的测量装置与方法
CN103001708A (zh) * 2011-09-09 2013-03-27 安立股份有限公司 中继节点模拟器及测试方法
CN103001708B (zh) * 2011-09-09 2015-04-01 安立股份有限公司 中继节点模拟器及测试方法
CN102324952A (zh) * 2011-09-30 2012-01-18 深圳麦克维尔空调有限公司 无极性两线制通讯电路
CN102324952B (zh) * 2011-09-30 2013-12-04 深圳麦克维尔空调有限公司 无极性两线制通讯电路
CN107517331A (zh) * 2016-06-17 2017-12-26 浙江大华技术股份有限公司 一种用于线缆传输的自动幅值调节方法和均衡器
CN107517331B (zh) * 2016-06-17 2019-12-24 浙江大华技术股份有限公司 一种用于线缆传输的自动幅值调节方法和均衡器

Also Published As

Publication number Publication date
US20050024083A1 (en) 2005-02-03
JP2005050257A (ja) 2005-02-24
SG109005A1 (en) 2005-02-28

Similar Documents

Publication Publication Date Title
CN1604493A (zh) 带有串行ata接口的电子设备及信号幅度自动调整方法
US8290181B2 (en) Automatic audio gain control for concurrent capture applications
CN1296814C (zh) 校准多个数据信道的数据传输时序的电路及方法
US8892974B2 (en) Dynamic synchronization of data capture on an optical or other high speed communications link
CN1418448A (zh) 多麦克风定向系统的适应性麦克风匹配
US6079035A (en) Parallel data skew detecting circuit
CN1816051A (zh) 通信装置及通信方法
US20070043898A1 (en) Information processing system
CN112118083A (zh) 一种单线半双工的通信方法、通信装置及设备
CN111355801B (zh) 一种远程人工智能通信业务办理系统及其控制方法
CN1245038C (zh) 无线电通信设备和信道评估方法
US6639540B1 (en) A/D converter with noise elimination function
CN114866710B (zh) 一种基于Camera-link相机的通用解码和数据采集装置
KR20060044386A (ko) 측정기
US7702054B2 (en) Detecting errors in transmitted data
CN1930559A (zh) 对高速gpu存储器接口的数据采样时钟边缘布置训练
US20070022226A1 (en) Direct memory access system for iSCSI
US7724775B2 (en) Data transmission circuit and method for controlling the data transmission circuit
CN101034344A (zh) 先入先出存储器的门限配置方法、装置及先入先出存储器
CN1851477A (zh) 测试系统及其数据接口转换装置
CN110941461B (zh) 一种业务处理软件的参数配置终端
US20240163354A1 (en) Program, frame transformation device, and method
CN108924377A (zh) 一种基于dsp的硬件压缩核的快速重配置方法
US6944560B2 (en) Method for eliminating noise signals in radio signal receiving devices
CN1324535A (zh) 调整数据传输系统内取样节拍的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication