CN1603891A - 确认异方性导电胶贴附位置的方法 - Google Patents

确认异方性导电胶贴附位置的方法 Download PDF

Info

Publication number
CN1603891A
CN1603891A CN 03134908 CN03134908A CN1603891A CN 1603891 A CN1603891 A CN 1603891A CN 03134908 CN03134908 CN 03134908 CN 03134908 A CN03134908 A CN 03134908A CN 1603891 A CN1603891 A CN 1603891A
Authority
CN
China
Prior art keywords
anisotropic conductive
indicia patterns
panel
contacts
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 03134908
Other languages
English (en)
Other versions
CN100381918C (zh
Inventor
卢礼章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB031349080A priority Critical patent/CN100381918C/zh
Publication of CN1603891A publication Critical patent/CN1603891A/zh
Application granted granted Critical
Publication of CN100381918C publication Critical patent/CN100381918C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

本发明是关于一种确认异方性导电胶贴附位置的方法,该方法是先提供一面板,该面板上已形成有数个接点。之后,在该面板上形成至少一标记图案。然后,将异方性导电胶贴附于面板上,覆盖住这些接点以及标记图案。接着,将芯片放置在对应于这些接点的异方性导电胶上。继之,进行接合制程,以使芯片与面板上的接点藉由异方性导电胶而彼此电性连接。特别是,若异方性导电胶未贴附于正确位置时则该标记图案将会暴露出来,因此该标记图案可作为异方性导电胶是否贴附于正确位置的参考依据。其可以解决因贴附位置不正确而使部分第一接点无法与芯片导通的问题;还能避免贴附的第二异方性导电胶与第一异方性导电胶重叠而造成第二异方性导电胶贴附效果不佳的问题。

Description

确认异方性导电胶贴附位置的方法
技术领域
本发明是涉及一种液晶显示器的构装方法,特别是涉及一种用于液晶显示器的构装制程中,来确认异方性导电胶(anisotropic conductor film,ACF)贴附位置的确认异方性导电胶贴附位置的方法。
背景技术
液晶显示器由于具有低电压操作、无辐射线散射、重量轻以及体积小等传统阴极射线管(Cathode Ray Tube,CRT)所制造的显示器无法达到的优点,其与其它平板式显示器,如电浆(Plasma)显示器及电发光(Electroluminance,EL)显示器,成为近年来显示器研究的主要课题,更被视为二十一世纪显示器的主流。
液晶显示器的制造流程可区分成三部分,分别是薄膜晶体管(Thin FilmTransistor,TFT)制程、液晶单元(cell)制程以及构装制程。其中,构装制程包括驱动电路(Driver Integrated Circuit)构装以及外部驱动电路接合。
现今的驱动电路构装方式包括两种:一为卷带芯片(即晶片,以下均称为芯片)构装(Tape Chip Package)技术,一为芯片-玻璃接合(Chip-OnGlass,简称COG)技术。
请参阅图1A至图1C所示,其是现有习知的一种利用COG接合技术来进行液晶显示面板的驱动电路构装的流程上视示意图。其中,该驱动电路构装是进行于液晶显示面板相关制程完成之后,且图1A至图1C所示是为液晶显示面板的局部区域。
请参阅图1A所示,提供一液晶显示面板100,其是由彩色滤光膜(ColorFilter,简称CF)阵列(即数组,以下均称为阵列)基板102、薄膜晶体管(Thin Film Transistor,简称TFT)阵列基板104与液晶层(图中未示)所构成。其中液晶层位于彩色滤光膜阵列基板102与薄膜晶体管阵列基板104之间,且彩色滤光膜阵列基板102与薄膜晶体管阵列基板104重叠处是为显示区103,而未被彩色滤光膜阵列基板102覆盖的薄膜晶体管阵列基板104处是为周边电路区105。在周边电路区105中,已形成有数个接点(106a与106b),且接点106a在后续是与IC(Integrated Circuit)芯片电性连接,而且接点106b在后续是与软性电路板(Flexible Printed Circuit board,简称FPC)电性连接。
然后,请继续参阅图1A所示,贴附异方性导电胶107a,以覆盖接点106a。
接着,请参阅图1B所示,将IC芯片108放置在对应于这些接点106a的异方性导电胶107a上。继之,进行接合制程,以使IC芯片108与接点106a藉由异方性导电胶107a彼此电性连接。
然后,请参阅图1C所示,贴附另一异方性导电胶107b,以覆盖接点106b。接着,将软性电路板110放置在对应于这些接点106b的异方性导电胶107b上。继之,进行接合制程,以使软性电路板110与接点106b藉由异方性导电胶107b彼此电性连接。
值得注意的是,目前在进行液晶显示面板的IC芯片构装时,并无确认异方性导电胶是否贴附于正确位置的方法,所以在贴附异方性导电胶107a以覆盖接点106a的过程中,可能会产生下面的问题:
若异方性导电胶107a未能贴附于正确的位置,则可能使得部分的接点106a未被异方性导电胶107a覆盖(如图1A所示),如此会使得在后续接合制程之后,IC芯片108与裸露的接点106a之间因无异方性导电胶而无法导通。
此外,若异方性导电胶107a未能贴附于正确的位置,则当在贴附另一异方性导电胶107b以覆盖接点106b时,部分的异方性导电胶107b会与先前的异方性导电胶107a重叠(如图1C中的标号109所示)。而且,贴附于重叠区域109的异方性导电胶107b的贴附效果并不好,如此会使得异方性导电胶107b容易脱落。
值得注意的是,由上述可知,异方性导电胶107a的贴附位置的正确与否会影响IC芯片108与接点106a之间是否有良好的电性连接关系,甚至会影响后来所贴附的另一异方性导电胶107b是否有不易贴附的问题。然而,由于目前并无确认异方性导电胶是否贴附于正确位置的方法,因此仍无法有效的避免上述问题的发生。
由此可见,上述现有技术中并无确认异方性导电胶是否贴附于正确位置的方法,而亟待加以进一步改进。为了解决上述问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,此显然是相关业者急欲解决的问题。
有鉴于上述现有技术中并无确认异方性导电胶是否贴附于正确位置的方法的问题,本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识,积极加以研究创新,以期创设一种确认异方性导电胶贴附位置的方法,能够改进现有技术中的缺陷,使其更具有实用性。经过不断的研究、设计,并经反复试作及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于,克服现有技术中并无确认异方性导电胶是否贴附于正确位置的方法的缺陷,而提供一种确认异方性导电胶贴附位置的方法,所要解决的技术问题是使其藉由一标记图案的配置,而可解决现有技术中无法检验出异方性导电胶是否贴附于正确位置的问题,从而更加适于实用,且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种确认异方性导电胶贴附位置的方法,其包括以下的步骤:提供一面板,该面板上已形成有复数个接点;在该面板上形成至少一标记图案;将一异方性导电胶贴附于该面板上,覆盖住该些接点以及该标记图案;将一芯片放置在对应于该些接点的该异方性导电胶上;以及进行一接合制程,以使该芯片与该面板上的该些接点藉由该异方性导电胶而彼此电性连接,其中,倘若该异方性导电胶未贴附于正确位置时,该标记图案将会暴露出来。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的确认异方性导电胶贴附位置的方法,其中所述的标记图案是与该些接点的材质相同。
前述的确认异方性导电胶贴附位置的方法,其中所述的标记图案是与该些接点的材质不相同。
前述的确认异方性导电胶贴附位置的方法,其中所述的标记图案是排列在该些接点的两旁。
前述的确认异方性导电胶贴附位置的方法,其更包括在该面板上形成另一标记图案,用以确认该异方性导电胶的长度是否足够。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种确认异方性导电胶贴附位置的方法,其包括以下步骤:提供一面板,该面板上已形成有复数个第一接点以及复数个第二接点;在该面板上形成至少一第一标记图案以及至少一第二标记图案,其中该第一标记图案是形成在该些第一接点的两旁,该第二标记图案是形成在该些第二接点的两旁;将一第一异方性导电胶贴附于该面板上,覆盖住该些第一接点以及该第一标记图案;将一芯片放置在对应于该些第一接点的该第一异方性导电胶上;进行一第一接合制程,以使该芯片与该面板上的该些第一接点电性连接,其中倘若该第一异方性导电胶是贴附于正确位置时,该第一标记图案将不会被暴露出来;将一第二异方性导电胶贴附于该面板上,覆盖住该些第二接点以及该第二标记图案;将一软性电路板放置在对应于该些第二接点的该第二异方性导电胶上;以及进行一第二接合制程,以使该软性电路板与该面板上的该些第二接点电性连接,其中倘若该第二异方性导电胶是贴附于正确位置时,该第二标记图案将不会被暴露出来。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的确认异方性导电胶贴附位置的方法,其中所述的第一标记图案与第二标记图案是与该些接点的材质相同。
前述的确认异方性导电胶贴附位置的方法,其中所述的第一标记图案与第二标记图案是与该些接点的材质不相同。
前述的确认异方性导电胶贴附位置的方法,其更包括在该面板上形成至少一第三标记图案,用以确认该第一异方性导电胶的长度是否足够。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,为了达到前述发明目的,本发明的主要技术内容如下:
本发明提出一种确认异方性导电胶贴附位置的方法,该方法是先提供一面板,该面板上已形成有数个接点,并且,在面板上形成至少一标记图案,其中该标记图案是与这些接点的材质相同或不同,且标记图案是排列在这些接点的两旁。之后,将异方性导电胶贴附于面板上,覆盖住这些接点以及标记图案。接着,将芯片放置在对应于这些接点的异方性导电胶上。随后,进行接合制程,以使芯片与面板上的这些接点藉由异方性导电胶而彼此电性连接。其中倘若异方性导电胶未贴附于正确位置时,则标记图案将会暴露出来。
由于在本发明中,在贴附异方性导电胶前,会先在面板上形成标记图案,所以在完成接合制程后,可以藉由检查标记图案是否裸露于外来确认异方性导电胶是否贴附于正确的位置,如此可以解决现有技术中因贴附位置不正确而使得部分接点无法与芯片导通的问题。
本发明还提出另一种确认异方性导电胶贴附位置的方法,该方法是先提供一面板,该面板上已形成有数个第一接点以及数个第二接点。然后,在面板上形成至少一第一标记图案以及至少一第二标记图案,其中第一标记图案是形成在这些第一接点的两旁,而第二标记图案是形成在这些第二接点的两旁,且第一标记图案与第二标记图案是与这些接点的材质相同或不同。接着,将第一异方性导电胶贴附于面板上,覆盖住这些第一接点以及第一标记图案。继之,将芯片放置在对应于这些第一接点的第一异方性导电胶上。之后,进行第一接合制程,以使芯片与面板上的这些第一接点电性连接,其中倘若第一异方性导电胶是贴附于正确位置时,则第一标记图案将不会被暴露出来。然后,将第二异方性导电胶贴附于面板上,覆盖住这些第二接点以及第二标记图案。接着,将软性电路板放置在对应于这些第二接点的第二异方性导电胶上。继之,进行一第二接合制程,以使该软性电路板与该面板上的该些第二接点电性连接,其中倘若第二异方性导电胶是贴附于正确位置时,则第二标记图案将不会被暴露出来。
由于在本发明中,在贴附第一异方性导电胶前,会先在面板上形成第一标记图案,所以在完成接合制程后,可以藉由检查第一标记图案是否裸露于外,来确认第一异方性导电胶是否贴附于正确的位置,如此可以解决现有技术因贴附位置不正确而使得部分第一接点无法与芯片导通的问题。此外还能避免所贴附的第二异方性导电胶与第一覆异方性导电胶重叠,而造成第二异方性导电胶贴附效果不佳的问题。
此外,本发明在面板上所形成的第二标记图案,可以作为辨识第二异方性导电胶是否贴附于正确位置的参考依据,而可确保软性电路板与第二接点之间有良好的电性连接。
综上所述,本发明确认异方性导电胶贴附位置的方法,藉由一标记图案的配置,而可解决现有技术中无法检验出异方性导电胶是否贴附于正确位置的问题,从而更加适于实用,且具有产业上的利用价值,并未见有类似的方法公开发表或使用而确属创新,其不论在方法上或功能上皆有较大的改进,在技术上有较大的进步,并产生了好用及实用的效果,从而更加适于实用,而具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1A至图1C是现有习知的一种利用COG接合技术来进行液晶显示面板的驱动电路构装的流程上视示意图。
图2A至图2D是依照本发明一较佳实施例的一种利用COG接合技术来进行液晶显示面板的驱动电路构装的流程上视示意图。
图3A至图3D是依照本发明一较佳实施例的另一种利用COG接合技术来进行液晶显示面板的驱动电路构装的流程上视示意图。
100:液晶显示面板              102:彩色滤光膜阵列(数组)基板
104:薄膜晶体管阵列(数组)基板  106a、106b、206a、206b:接点
107a、107b:异方性导电胶       108、210:芯片(晶片)
109:重叠区域                  110、212:软性电路板
200:面板                      202:彩色滤光膜阵列(数组)基板
203:显示区                    204:薄膜晶体管阵列(数组)基板
205:周边电路区                207a、207b:异方性导电胶
208、211:标记图案            214a、214b、216:标记图案
具体实施方式
以下结合附图及较佳实施例,对依据本发明提出的确认异方性导电胶贴附位置的方法其具体方法、步骤、特征及其功效,详细说明如后。
图2A至图2D所示,其是依照本发明一较佳实施例的一种利用COG接合技术来进行液晶显示面板的驱动电路构装的流程上视示意图。其中,该驱动电路构装是在进行液晶显示面板相关制程完成之后,且图2A至图2D所示是为液晶显示面板的局部区域。
请参阅图2A所示,提供一面板200,其例如是液晶显示面板,且液晶显示面板是由彩色滤光膜阵列基板202、薄膜晶体管阵列基板204与液晶层(图中未示)所构成。其中液晶层位于彩色滤光膜阵列基板202与薄膜晶体管阵列基板204之间,且彩色滤光膜阵列基板202与薄膜晶体管阵列基板204重叠处是为显示区203,而未被彩色滤光膜阵列基板202覆盖的薄膜晶体管阵列基板204处是为周边电路区205。在周边电路区205中,已形成有数个接点(206a与206b),其中接点206a在后续是与芯片(例如:IC芯片)电性连接,接点206b在后续是与软性电路板电性连接。而这些接点(206a与206b)的材质例如是铝、铬、铟锡氧化物(ITO)等导电材料,而其形成方法例如是在进行液晶显示面板相关制程的过程中一并完成的。
请继续参阅图2A所示,在面板200上还形成有至少一标记图案208,其中标记图案208是形成在这些接点206a的两旁,且标记图案208的材质例如是与接点(206a与206b)的材质相同或不同,其可为导电材料或是非导电材料。在一较佳实施例中,标记图案208的材质例如是与接点(206a与206b)的材质相同,其例如是铝、铬、铟锡氧化物等导电材料。特别是,若标记图案208的材质是为金属,则当液晶显示面板的构装制程完成后,假如所贴附的异方性导电胶未贴附于正确位置,而使标记图案208裸露出来,则标记图案208的金属光泽可以立即被肉眼直接察觉。
此外,标记图案208的形成方法,例如是在进行液晶显示面板的相关制程中同时形成,且并不限定形成于特定的制程步骤中。
值得一提的是,在面板200上所形成的标记图案208,可以在后续作为异方性导电胶是否贴附于正确位置的参考依据。亦即,若在后续所贴附的异方性导电胶无法完全覆盖接点206a,则标记图案208会被暴露出来。因此,标记图案208所形成的位置,是以是否能够检查出后续所贴附的异方性导电胶是否位于正确位置,并且覆盖住接点206a为原则。换言之,标记图案208的位置并无特别的限定,其可端视不同产品的需求而定。
此外,在本发明一较佳实施例中,更包括在面板200上形成另一标记图案211。特别是,在面板200上所形成的标记图案211是用以确认在后续所贴附的异方性导电胶的长度是否足够覆盖接点206a。
接着,请参阅图2B所示,将异方性导电胶207a贴附于面板200上,覆盖住接点206a。其中,该异方性导电胶207a中具有多个导电粒子(图中未示),且均匀分散于其中。
继之,请参阅图2C所示,将芯片210放置在对应于接点206a的异方性导电胶207a上。之后,进行接合制程,以使芯片210与面板200上的这些接点206a电性连接。其中芯片210例如是IC芯片,且其具有逻辑电路以控制液晶显示器的作动。此外,在进行接合制程时,例如是对芯片210施予适当的压力与温度,以使芯片210藉由异方性导电胶207a中的导电粒子而与接点206a电性连接。
而且值得一提的是,由于先前在面板200上已形成有标记图案(208与211),所以若异方性导电胶207a贴附于正确位置,则标记图案208不会暴露出来。
然后,请参阅图2D所示,将异方性导电胶207b贴附于面板200上,覆盖住这些接点206b。值得注意的是,由于先前已将异方性导电胶207a贴附于正确位置,因此现有习知的异方性导电胶207b与异方性导电胶207a重叠而造成贴附效果不佳的问题,在本发明中不会发生。
接着,请继续参阅图2D所示,将软性电路板212放置在对应于接点206b的异方性导电胶207b上。继之,进行另一次的接合制程,以使软性电路板212与面板200上的接点206b电性连接,而完成液晶显示面板的驱动电路的构装。
由于本发明在贴附异方性导电胶207a前,会先在面板200上形成标记图案(208与211),所以在完成接合制程后,可以藉由检查标记图案(208与211)是否裸露于外,来确认异方性导电胶207a是否贴附于正确的位置,如此可以解决现有技术因贴附位置不正确,而使得部分接点206a无法与芯片210导通的问题。此外,还能避免所贴附的另一异方性导电胶207b因与异方性导电胶207a重叠而造成贴附效果不佳的问题。
当然,在另一较佳实施例中,更可在面板200上形成有另一个标记图案,来作为辨识覆异方性导电胶207b是否贴附于正确位置的参考依据,以确保软性电路板212与接点206b之间有良好的电性连接,其相关说明如下所述。在以下的说明中,与上述实施例相同标号的部分将不再赘述。
请参阅图3A至图3D所示,是依照本发明一较佳实施例的另一种利用COG接合技术来进行液晶显示面板之驱动电路构装的流程上视示意图。同样的,该驱动电路构装是在进行液晶显示面板相关制程完成之后,且图3A至图3D所示是为液晶显示面板的局部区域。
请参阅图3A所示,提供一面板200,其例如是液晶显示面板,且液晶显示面板是由彩色滤光膜阵列基板202、薄膜晶体管阵列基板204与液晶层(图中未示)所构成。其中,彩色滤光膜阵列基板202与薄膜晶体管阵列基板204重叠处是为显示区203,而未被彩色滤光膜阵列基板202覆盖的薄膜晶体管阵列基板204处是为周边电路区205。在周边电路区205中,已形成有数个接点(206a与206b)。
请继续参阅图3A所示,在该面板200上还形成有标记图案(214a与214b),其中标记图案(214a与214b)是形成在所对应的这些接点(206a与206b)的两旁。
值得一提的是,在面板200上所形成的标记图案(214a与214b)可以在后续作为异方性导电胶是否贴附于正确位置的参考依据。亦即,若在后续所贴附的异方性导电胶无法完全覆盖接点206a(或206b),则标记图案214a(或214b)会被暴露出来。因此,标记图案(214a与214b)所形成的位置,是以是否能够检查出后续所贴附的异方性导电胶是否位于正确位置,并且覆盖住接点(206a与206b)为原则。
同样的,在面板200上还包括形成有另一标记图案216。特别是,在面板200上所形成的标记图案216是用以确认在后续所贴附的异方性导电胶的长度是否足够覆盖接点206a。
接着,请参阅图3B所示,将异方性导电胶207a贴附于面板200上,覆盖住接点206a。继之,请参阅图3C所示,将芯片210放置在对应于接点206a的异方性导电胶207a上。之后,进行接合制程,以使芯片210与面板200上的这些接点206a电性连接。
值得一提的是,由于先前在面板200上已形成有标记图案(214a与216),所以若异方性导电胶207a贴附于正确位置,则标记图案(214a与216)不会暴露出来。
然后,请参阅图3C所示,将异方性导电胶207b贴附于面板200上,覆盖住这些接点206b。由于先前的异方性导电胶207a已贴附于正确位置,因此现有技术中异方性导电胶207b与异方性导电胶207a重叠而导致贴附于效果不佳的问题,在本发明中不会发生。
接着,请参阅图3D所示,将软性电路板212放置在对应于接点206b的异方性导电胶207b上。继之,进行另一次的接合制程,以使软性电路板212与面板200上的接点206b电性连接,而完成液晶显示面板的驱动电路的构装。
值得一提的是,由于先前在面板200上已形成有标记图案214b,所以若异方性导电胶207b贴附于正确位置,则标记图案214b不会暴露出来,如此可以确保软性电路板212与接点206b之间有良好的电性连接。
此外,由于在本发明在贴附异方性导电胶207a前,会先在面板200上形成标记图案(214a与216),所以在完成接合制程之后,可以藉由检查标记图案(214a与216)是否裸露于外,来确认异方性导电胶207a是否贴附于正确的位置,如此可以解决现有技术因贴附位置不正确,而使得部分接点206a无法与芯片210导通的问题。此外,还能避免所贴附的另一异方性导电胶207b与异方性导电胶207a重叠,而造成贴附效果不佳的问题。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1、一种确认异方性导电胶贴附位置的方法,其特征在于其包括以下步骤:
提供一面板,该面板上已形成有复数个接点;
在该面板上形成至少一标记图案;
将一异方性导电胶贴附于该面板上,覆盖住该些接点以及该标记图案;
将一芯片放置在对应于该些接点的该异方性导电胶上;以及
进行一接合制程,以使该芯片与该面板上的该些接点藉由该异方性导电胶而彼此电性连接,
其中,倘若该异方性导电胶未贴附于正确位置时,该标记图案将会暴露出来。
2、根据权利要求1所述的确认异方性导电胶贴附位置的方法,其特征在于其中所述的标记图案是与该些接点的材质相同。
3、根据权利要求1所述的确认异方性导电胶贴附位置的方法,其特征在于其中所述的标记图案是与该些接点的材质不相同。
4、根据权利要求1所述的确认异方性导电胶贴附位置的方法,其特征在于其中所述的标记图案是排列在该些接点的两旁。
5、根据权利要求1所述的确认异方性导电胶贴附位置的方法,其特征在于其更包括在该面板上形成另一标记图案,用以确认该异方性导电胶的长度是否足够。
6、一种确认异方性导电胶贴附位置的方法,其特征在于其包括以下步骤:
提供一面板,该面板上已形成有复数个第一接点以及复数个第二接点;
在该面板上形成至少一第一标记图案以及至少一第二标记图案,其中该第一标记图案是形成在该些第一接点的两旁,该第二标记图案是形成在该些第二接点的两旁;
将一第一异方性导电胶贴附于该面板上,覆盖住该些第一接点以及该第一标记图案;
将一芯片放置在对应于该些第一接点的该第一异方性导电胶上;
进行一第一接合制程,以使该芯片与该面板上的该些第一接点电性连接,其中倘若该第一异方性导电胶是贴附于正确位置时,该第一标记图案将不会被暴露出来;
将一第二异方性导电胶贴附于该面板上,覆盖住该些第二接点以及该第二标记图案;
将一软性电路板放置在对应于该些第二接点的该第二异方性导电胶上;以及
进行一第二接合制程,以使该软性电路板与该面板上的该些第二接点电性连接,其中倘若该第二异方性导电胶是贴附于正确位置时,该第二标记图案将不会被暴露出来。
7、根据权利要求6所述的确认异方性导电胶贴附位置的方法,其特征在于其中所述的第一标记图案与第二标记图案是与该些接点的材质相同。
8、根据权利要求6所述的确认异方性导电胶贴附位置的方法,其特征在于其中所述的第一标记图案与第二标记图案是与该些接点的材质不相同。
9、根据权利要求6所述的确认异方性导电胶贴附位置的方法,其特征在于其更包括在该面板上形成至少一第三标记图案,用以确认该第一异方性导电胶的长度是否足够。
CNB031349080A 2003-09-30 2003-09-30 确认异方性导电胶贴附位置的方法 Expired - Fee Related CN100381918C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031349080A CN100381918C (zh) 2003-09-30 2003-09-30 确认异方性导电胶贴附位置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031349080A CN100381918C (zh) 2003-09-30 2003-09-30 确认异方性导电胶贴附位置的方法

Publications (2)

Publication Number Publication Date
CN1603891A true CN1603891A (zh) 2005-04-06
CN100381918C CN100381918C (zh) 2008-04-16

Family

ID=34659148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031349080A Expired - Fee Related CN100381918C (zh) 2003-09-30 2003-09-30 确认异方性导电胶贴附位置的方法

Country Status (1)

Country Link
CN (1) CN100381918C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866517A (zh) * 2012-08-29 2013-01-09 昆山维信诺显示技术有限公司 一种acf贴附方法
CN103605221A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 软板上芯片卷带及对应的软板上芯片的压接方法
CN113046004A (zh) * 2021-03-23 2021-06-29 业成科技(成都)有限公司 异方性导电胶及贴合方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI372861B (en) 2008-04-23 2012-09-21 Au Optronics Corp A substrate including check marks and a method of monitoring conductive glue on the substrate thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3769037B2 (ja) * 1994-09-13 2006-04-19 松下電器産業株式会社 液晶表示装置
JPH098221A (ja) * 1995-06-14 1997-01-10 Sumitomo Kinzoku Electro Device:Kk 半導体セラミックパッケージの製造方法
JP3848402B2 (ja) * 1996-06-14 2006-11-22 松下電器産業株式会社 電子部品実装方法
US6331833B1 (en) * 1999-05-07 2001-12-18 Cadence Design Systems, Inc. Highly linear sigma-delta modulator having graceful degradation of signal-to-noise ratio in overload condition

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866517A (zh) * 2012-08-29 2013-01-09 昆山维信诺显示技术有限公司 一种acf贴附方法
CN103605221A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 软板上芯片卷带及对应的软板上芯片的压接方法
CN103605221B (zh) * 2013-11-21 2016-03-02 深圳市华星光电技术有限公司 软板上芯片卷带及对应的软板上芯片的压接方法
US9324689B2 (en) 2013-11-21 2016-04-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Chip-on-film (COF) tape and corresponding COF bonding method
CN113046004A (zh) * 2021-03-23 2021-06-29 业成科技(成都)有限公司 异方性导电胶及贴合方法

Also Published As

Publication number Publication date
CN100381918C (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
CN1199533C (zh) 电路基板及其制造方法、以及使用电路基板的显示装置及电子设备
CN1227735C (zh) 半导体装置的安装结构、电光装置和电子装置
CN1292290C (zh) 与膜型触摸板结合的液晶显示装置的制造方法
CN1683960A (zh) 显示装置及其制造方法
CN1862329A (zh) 柔性显示器的制造方法
CN1924657A (zh) 液晶显示板和具有其的液晶显示装置
CN1841139A (zh) 电光装置及电子设备
CN101080758A (zh) 透明电标牌和其所应用的芯片led
CN1570718A (zh) 接合芯片与其它装置于液晶显示面板上的方法及显示装置
CN1821839A (zh) 显示装置及其制造方法
CN1065635C (zh) 液晶显示装置及其制造方法
CN1575433A (zh) 液晶显示器以及使用液晶显示器的便携式显示器
CN1818747A (zh) 显示设备
CN1171117C (zh) 电光装置、电光装置的制造方法及电子装置
CN1670596A (zh) 半导体芯片的结构和利用其的显示设备
CN1862324A (zh) 薄膜晶体管及具有其的液晶显示器件及它们的制造方法
KR100987890B1 (ko) 액정표시소자의 검사장치 및 그 검사방법
CN1877402A (zh) 液晶显示装置及其制造方法
CN1467541A (zh) 液晶显示装置及液晶显示装置的制造方法
CN1716056A (zh) 平面显示装置
CN1603891A (zh) 确认异方性导电胶贴附位置的方法
CN1273855C (zh) 液晶装置、液晶装置的制造方法和电子设备
CN101846841B (zh) 液晶显示器的彩膜基板及其制造方法
CN1892306A (zh) 图像显示装置
CN1324386C (zh) 液晶显示板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20200930

CF01 Termination of patent right due to non-payment of annual fee