CN1601503A - 用于背板的总线类型连接系统 - Google Patents
用于背板的总线类型连接系统 Download PDFInfo
- Publication number
- CN1601503A CN1601503A CNA2004100801788A CN200410080178A CN1601503A CN 1601503 A CN1601503 A CN 1601503A CN A2004100801788 A CNA2004100801788 A CN A2004100801788A CN 200410080178 A CN200410080178 A CN 200410080178A CN 1601503 A CN1601503 A CN 1601503A
- Authority
- CN
- China
- Prior art keywords
- section
- bus
- line
- transmission line
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
本发明涉及一种特别针对电子系统的布线背板的总线连接系统,这里的总线包括不规律分布的连接器。它包括选择段,在每段中连接器之间的间隔是基本相同的,除了一段以外,改变所有线段的结构,使得改变的各段的有效阻抗与未修改的一段的有效阻抗相等。这就产生了从一端到另一端都满足匹配要求的总线,并且可以工作在很高的频率上,仅仅是轻微地减小了其传播常数。
Description
技术领域
本发明涉及总线类型连接系统,即涉及包括一对或者多对两线(two wire)线路的连接系统,在该系统中用于连接电子设备的连接器可以位于线路的任意位置。
在编码系统的帮助下,在总线上收发线路上传播的信息,一般地,该编码系统是时间编码系统,它决定了当前传送的信息所相关的设备。总线通常包括一组线路,用于平行地传输信息。这种系统广泛地应用于个人电脑(PC)中,用来连接扩展卡。它也广泛地应用在专用的电子设备中,用于背板的布线,其中所述背板插有组成需要的硬件的电路卡。
背景技术
连接器通常以相等的间隔固定在背板上,它们通过电导线相连,从一个连接器到下一个连接器的导线的长度都是相同的。这样的组合形成了传输线或者多重传输线,这些传输线具有固定特征阻抗,可以以很高的频率传输信号,尤其是数字信号,而信号的畸变很小。
在某些特定的情况下,连接器之间距离不可能保持为相等,沿着线路的特征阻抗更改为是连接器之间距离的函数。这引起沿着线路的传输时间的变化和区域化反射。这些现象导致传输信号的畸变,限制了信号可以被传输的频率。
发明内容
为了克服这些限制,本发明提出了一种总线连接系统,特别用于背板,包括传输线,沿着传输线有用来容纳电子线路卡的连接器,传输线至少包括两段,每一段都包括一组按照常数等间隔设置的连接器,不同段的间隔都是明显不同的,而且所述电子线路卡改变了所连接的段的阻抗,产生了有效阻抗,该系统的特征在于,相对于其他段的传输线路,改变一段传输线路的结构,使得该段的有效阻抗与其他段的有效阻抗一致。
本解决方案的优点在于除了需要正确的传输线的参数以外,并不涉及任何额外的制造成本。
根据另一特征,该系统包括一组段,在所述段的各个连接器之间,各段分别具有明显不同的间隔,其特征在于,除了一段以外,其他各段传输线的结构都相对于给定的一段修改,以保证它们的有效阻抗与未修改的段相同。
根据另一特征,未修改的段的有效阻抗是最低的。
根据另一特征,未修改的段的连接器间隔是最短的。
根据另一特征,每段线都是给定厚度的导体线段,通过改变线的宽度来改变线的结构。。
根据另一特征,该系统包括一组传输线,所有这些传输线都是通过相同的方式来修改的。
附图说明
通过阅读后续描述,本发明的其他特征和优点将会变得很清晰,后续描述将参照附图进行,其中:
图1示出了包括两个不匹配部分的总线;
图2示出了根据本发明修改过的图1所示的总线;
图3是图1所示的总线上的信号图,以及
图4是图2所示的总线上的信号图。
具体实施方式
图1概略地示出了本发明的一个特定实施方式,它对应于总长度为D1+D2=75厘米(cm)的一背板总线。为了便于解释,图中只示出了一条与信号相关联的线路,虽然应当理解,总线通常包括很多线路,在那种情况下,本发明以相同方式应用于总线的每一条线路上。
为了在40MHz的频率下使用上述总线,需要采用一定的技术,例如使用导线的微带线(strip-line)技术,因此采取了带有分布式常数的传输线的形式,它的特征阻抗由下列参数决定,例如:L0=4.73纳秒/厘米(nH/cm);C0=1.06皮法/厘米(pF/cm);Z0=67欧姆(Ω);Tpd=70.7皮秒/厘米(ps/cm)
图中上面部分的物理表现示出了一组输入/输出缓存放大器102,对应于通过连结器(图中没有示出)连接到线101上的线路卡。此线路的两端通过匹配电阻103完成回环。
因为此实施例的特殊原因,第一4个输入/输出放大器按照固定的间隔d1在长度为D1的第一段(segment)中排列,最后的5个放大器按照固定的d2在长度为D2的第二段中排列。在当前的这个例子中,d1=10cm,D1=50cm,d2=5cm and D2=25cm。
每一个放大器从其放置的位置上连接到该线路,这个例子中的额外电容CL等于12pF。
在图1中的中间部分所示的等效电路中,传输线的行为相当于带有分布常数和一系列感抗的线路,由电感104和并联电容来表示。在整个线路长度上的感抗等于L0。总线的基本电容由放大器的电容而改变,在D1长度上的容抗由电容105来表示,其容抗值等于C0+CL1;在D2长度上的容抗由电容106来表示,其容抗值等于C0+CL2。CL1和CL2的值通过将常数CL除以相应的长度而得到,所以CL1=CL/d1并且CL2=CL/d2。
结果,有效阻抗沿着总线并不始终相等。它在直到第二系列模块的第一个模块107为止的D1长度上等于Zoleff,在直到线路的端点的D2长度上等于Zo2eff。上述的取值由下列公式给出:
有效的传播时延会受到相同方式的影响,因此:
结果,由图1中下部的符号所表示,总线的阻抗在模块5的位置即对应于D1长度和D2长度的连接处,具有不连续性。然而,两端可以通过终止对应这些位置的特征阻抗的匹配电阻RT1和RT2来达到匹配。
本发明提出更改长度D1的总线的传输线结构,由此在这段线路上允许输入/输出放大器102带来的效果,在此段线路上的等效特征阻抗等于长度D2的特征阻抗。在这种情况下,如图2所示(图2与图1使用相同的图例),带有放大器的总线实现了端到端的匹配。出于技术上的考虑,最好降低最大的阻抗,而不要增加最小的阻抗,例如,那些间隔最短的段。
实现总线的线段结构可以通过调整其几何形状来更改,通常都是改变构成总线的导线的几何参数。通常每段导线的厚度和位置都是固定的,因此只能通过改变线的宽度来改改变其结构。
考虑到物理可能性,通常必须要改变线段D1上的分布感抗204,使其采用其他的值。例如,等于L1,并同时改变分布电容,例如使其容抗值等于C1。总线本身的特征阻抗,例如不考虑放大器102效果的阻抗,等于Z1。此时,
因此,可能必须改变两个参数Z1和C1,但是这两个参数不是互相独立的,Z1是根据C1而变化的。根据实践得知,可以使用迭代的方法,例如首先为C1设置合适的初始值,然后使用此初始值来计算Z1的第一个值。Z1的第一个值用来设置总线的参数,例如使用现成的HP_ADS仿真器。如果按照这种方法得到的参数不合适,可以向物理上合适的方向上修改,从而产生Z1和C1的第二个值。计算出相应的阻抗Zo1eff,这个值肯定与Zo2eff不同。根据差别的方向,这个过程可以不断重复,直到收敛到Zo1eff=Zo2eff。得出的等效电容205和206分别是C1+CL1和C0+CL2。
我们已经解释了在两种间隔的情况下的处理方法,这种处理方法同样可以推广到具有多种间隔的情况。
为此,第一步是决定最小的有效阻抗,例如,每一个线段上输入/输出之间都有相同的间隔,通过计算所有部分的阻抗,得到最短间隔的等效阻抗。
上述的方法可以应用到每一个部分,通过前缀x来识别,得到下面的公式:
总线终端的匹配电阻可以使用已知的方法来计算。在图2描述的例子中,因为仅有第一部分的阻抗发生了改变,所以仅有输入电阻203改变了。
最后一步是验证总线对于数字信号工作正常,最好使用上面提到的仿真器。如果得到的电路行为不是很好,重复进行上述的操作来得到另一对C1和L1。
图3示出了在图1中总线没有正确匹配的例子中,一个矩形波输入信号Ve和在第5个模块和总线输出端的信号Vs1、Vs2。图4示出了在图2中总线正确匹配的例子中相同的信号。图中的单位是电压伏特和纳秒。可以发现性能的改进是非常显著的。
然而,这些改进是通过损害在总线上的整体传输时间得到的,因为总线上各个线段的传播速度都被降低到与最低的那一段相同。
上述描述针对以下情形,即每一段中连接器之间的距离是常数,并且其长度是精确的d1和d2。在现实中这种理想的状况是不可能遇到的,但是如果这些间隔基本上是常数,例如它们保持在一个平均值的周围,本发明仍然可以应用。这个平均值就表明了每段的特征。
Claims (6)
1.一种总线连接系统,特别用于背板,包括传输线(101),沿着传输线有用来容纳电子线路卡(102)的连接器,传输线至少包括两段(D1,D2),每一段都包括一组按照常数等间隔(d1,d2)设置的连接器,不同段的间隔都是明显不同的,而且所述电子线路卡改变了所连接的段的阻抗,产生了有效阻抗(Zoleff),该系统的特征在于,相对于其他段的传输线路,改变一段传输线路的结构,使得该段的有效阻抗(Zoleff)与其他段的有效阻抗一致。
2.根据权利要求1的系统,包括一组段(D1,D2),在所述段的各个连接器之间,各段分别具有明显不同的间隔,其特征在于,除了一段以外,其他各段传输线的结构都相对于给定的一段修改,以保证它们的有效阻抗与未修改的段相同。
3.根据权利要求2的系统,其特征在于,未修改的段的有效阻抗(Zomin eff)是最低的。
4.根据权利要求2的系统,其特征在于,未修改的段的连接器间隔(d2)是最短的。
5.根据权利要求1到4的任意一项的系统,其特征在于,每段线都是给定厚度的导体线段,通过改变线的宽度来改变线的结构。。
6.根据权利要求1到4的任意一项的系统,其特征在于,它包括一组传输线(101),所有这些传输线都是通过相同的方式来修改的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0311281 | 2003-09-26 | ||
FR0311281A FR2860316B1 (fr) | 2003-09-26 | 2003-09-26 | Systeme de connexion de type bus, notamment pour fond de panier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1601503A true CN1601503A (zh) | 2005-03-30 |
CN100405342C CN100405342C (zh) | 2008-07-23 |
Family
ID=34178958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100801788A Expired - Fee Related CN100405342C (zh) | 2003-09-26 | 2004-09-24 | 用于背板的总线类型连接系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7161377B2 (zh) |
EP (1) | EP1519285A1 (zh) |
CN (1) | CN100405342C (zh) |
FR (1) | FR2860316B1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019075224A1 (en) * | 2017-10-11 | 2019-04-18 | Nucleus Scientific, Inc. | MODULAR BUS SYSTEMS FOR ELECTRIC VEHICLES |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4475191A (en) * | 1982-12-10 | 1984-10-02 | At&T Bell Laboratories | Distributed time division multiplexing bus |
US4858231A (en) * | 1988-05-26 | 1989-08-15 | Northern Telecom Limited | Bus interface loading assembly |
US5146192A (en) * | 1990-07-06 | 1992-09-08 | Hitachi Medical Corporation | Delay circuit of ultrasonic diagnostic apparatus using delay line comprising variable capacitance diode and inductor |
US5544047A (en) * | 1993-12-29 | 1996-08-06 | International Business Machines Corporation | Reflective wave compensation on high speed processor cards |
KR0133217B1 (ko) * | 1994-12-20 | 1998-04-21 | 구자홍 | 무선통신기기의 송수신 정합방법 및 그 장치 |
US6208225B1 (en) * | 1999-02-25 | 2001-03-27 | Formfactor, Inc. | Filter structures for integrated circuit interfaces |
US6552564B1 (en) * | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
US6484293B1 (en) * | 2000-07-14 | 2002-11-19 | Sun Microsystems, Inc. | Method for determining optimal configuration for multinode bus |
US6466008B1 (en) * | 2000-10-06 | 2002-10-15 | Hewlett-Packard Company | Method for matching the lengths of signal traces |
US6608536B2 (en) * | 2000-11-09 | 2003-08-19 | Broadcom Corporation | Constant impedance filter |
JP4111377B2 (ja) * | 2002-06-03 | 2008-07-02 | Kddi株式会社 | インピーダンス整合器およびそれを実装した雑音除去フィルタ |
US6998870B1 (en) * | 2002-07-31 | 2006-02-14 | Advanced Micro Devices, Inc. | Method and apparatus for impedance matching in systems configured for multiple processors |
-
2003
- 2003-09-26 FR FR0311281A patent/FR2860316B1/fr not_active Expired - Fee Related
-
2004
- 2004-09-01 EP EP04292144A patent/EP1519285A1/fr not_active Withdrawn
- 2004-09-24 CN CNB2004100801788A patent/CN100405342C/zh not_active Expired - Fee Related
- 2004-09-24 US US10/948,152 patent/US7161377B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1519285A1 (fr) | 2005-03-30 |
US7161377B2 (en) | 2007-01-09 |
CN100405342C (zh) | 2008-07-23 |
US20050068061A1 (en) | 2005-03-31 |
FR2860316A1 (fr) | 2005-04-01 |
FR2860316B1 (fr) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7627043B2 (en) | Method and apparatus for transmitting data with reduced coupling noise | |
US8609996B2 (en) | Printed circuit board and layout method thereof | |
EP1129520B1 (en) | Bus through termination circuit | |
US6741095B2 (en) | Data transmission system, circuit and method | |
EP0923277B1 (en) | Printed circuit board | |
CN113505553B (zh) | 延时电路及其驱动方法、集成电路及电子设备 | |
CN1601503A (zh) | 用于背板的总线类型连接系统 | |
EP0798646A1 (en) | Impedance stepping for increasing the operating speed of computer backplane busses | |
US5729183A (en) | Tuned guard circuit for conductive transmission lines on a printed circuit board | |
CN1613280A (zh) | 数字网络 | |
CN102958268A (zh) | 印刷电路板 | |
CN214256720U (zh) | 印刷电路板 | |
CN214011367U (zh) | 一种插入损耗测量装置 | |
CN113690255A (zh) | 显示装置 | |
CN100525265C (zh) | 传输线路导线排列 | |
CN103814558B (zh) | 传送装置 | |
JP2020123774A (ja) | 通信システム | |
CN2583879Y (zh) | 一种高速背板 | |
US20190096444A1 (en) | Circuit for memory system and associated method | |
JP4522056B2 (ja) | 整合のとれた応答を生じる4ドロップ・バス | |
US7388452B2 (en) | Integrated branching network system and joint connector | |
US6121777A (en) | Apparatus for detecting at least one property of a cable | |
US11219119B2 (en) | Method for providing an electrical connection and printed circuit board | |
CN1959660A (zh) | 发送端电路、接收端电路、接口切换模块及接口切换方法 | |
CN102195109B (zh) | 宽频带耦合滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |