CN1599260B - 基于奇偶校验码的空时编码方法 - Google Patents

Abstract

本发明公开了一种基于奇偶校验码的空时编码方法。主要解决空时编码分集增益和复用度低的问题。该方法对信息序列进行串并转换，得到m个并行的子信息流，将该子信息流划分成K个子组，每个子组分别送入一个奇偶校验编码器进行编码，即采用公式

得出奇偶校验码个数K的值和每一个奇偶校验码的码长n_i；再对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制，即将所有K个奇偶校验码编码器输出的编码比特所构成的向量x＝(x₁，x₂，…，x_K)中的元素按照b比特一组划分成N′个子组，每个子组调制为一个符号；最后将各组的符号通过N根天线发送出去。本发明可提供更高的信息速率，与分层空时码相比，在相同信息速率前提下本发明可获得更大的分集增益和编码增益。

Description

基于奇偶校验码的空时编码方法

技术领域

本发明涉及空时编码技术，具体地说是一种基于奇偶校验码的空时码编码方法，该方法适用于采用任意根发送天线的多天线系统，可用来提高串行级连系统的性能和信息速率。

背景技术

众所周知，在移动通信系统中，由于信道传输环境十分恶劣，多径传输带来的码间串扰和用户的移动引起的多谱勒频移是影响无线通信质量的两个十分重要的因素，因此，采用分集技术则是改善通信质量的有效手段之一。近来，随着移动通信的发展，人们在追求高质量的语音通信的同时，也希望未来的移动通信系统能够提供高速率的数据传输，如何有效地解决有限的带宽、恶劣的信道环境与传输速率之间的矛盾就成为亟待解决的问题，也是未来移动通信系统的设计目标之一。空时编码由于采用了多天线阵发送和接收技术，不仅能够获得分集增益，还可以有效提高系统频带利用率，因而倍受关注。

目前，常用的空时编码技术有三类，包括正交分组空时码OSTBC、分层空时码LSTC和网格空时码STTC。

正交分组空时码OSTBC的基本设计思想是保证各发送天线信号之间的正交性，最早由日本的Almouti于1998年在电气和电子工程师协会IEEE主办的期刊《通信选题IEEE J.Slected Area on Communication》第十期上发表的文章“A simple transmitter diversity scheme for wireless communications”中提出，后来由朗讯实验室的Tarokh等人加以改进，推广到多根发送天线的情况。由于各发送天线上信号之间的正交性，正交分组空时码OSTBC的译码非常简单，同时可获得最大分集增益；但也正是由于正交性的要求，使正交分组空时码OSTBC的传输速率受到很大限制，现在已经证明：只有采用两根发送天线正交分组空时码OSTBC能够达到1符号/周期的传输速率，当发送天线数大于2时，正交分组空时码OSTBC的传输速率将低于1符号/周期。

分层空时码LSTC的模型由贝尔实验室提出，基本思想是直接将信息序列进行串并转换，得到几个并行的信息比特流，每个比特流对应一根发送天线。分层空时码LSTC利用所有发送天线直接传输信息，频谱利用率相对较高，但同时也使得每个信息比特只通过一根天线传输，分集增益相对较低，是一种复用技术。

网格空时码STTC由朗讯实验室的Tarokh等人提出，基本设计思想是利用传统的编码调制概念，将编码和调制结合起来，能在获得分集增益的前提下同时获得编码增益.但现有网格空时编码形式存在几个比较突出的问题：(1)网格空时码STTC只能通过增加调制阶数来增加码率，同时为保证获得满分集增益，要求网格空时码STTC编码器的状态数至少要等于调制阶数，因此码率的增加势必会使编码器中的移位寄存器个数增加，译码复杂度则随之呈指数增加；(2)一般网格空时码STTC的编码方式都是针对两根发送天线的，虽然目前也已有针对多根发送天线的网格空时码STTC，但由于其基本设计思想要求含有同一个信息比特的信号在所有发送天线上都发送一遍，无法保证速率随发送天线增加；(3)网格空时码STTC的优化也是另一个比较困难的问题.虽然目前提出了各种各样的网格空时码STTC优化方法，但都是在搜索基础上提出的，很难得到一个有效的优化方法.

由上述分析可知，三种空时编码方法各有优缺点：正交分组空时码OSTBC和网格空时码STTC虽能达到较高的分集增益，但传输速率受到很大限制，即复用度不高；分层空时码LSTC虽有较高的复用度，但分集增益相对较低。因此，如何利用多天线阵技术提供的多条独立信道，设计一类即能达到较高分集增益，同时又有一定复用度的空时编码技术是目前十分重要的一个研究方向，也是本发明所要解决的问题。

发明内容

本发明的目的在于克服上述现有空时编码方法的缺陷，提供一种能同时获得分集增益和复用度的奇偶校验码空时编码SPC-STC方法。

实现本发明目的的基本思路如图1示：

首先，对信息序列进行串并转换，得到m个并行的子信息流；

然后，将这m个子信息流划分成K个子组，其中第i个子组包含n_i-1个比特，i可取从1至K的任何一个整数；

其次，将这K个子组分别送入K个奇偶校验编码器进行编码，其中第i奇偶校验编码器对第i个子组编码后得到n_i个编码比特，该编码比特数n_i也是奇偶校验码的码长，i可取从1至K的任何一个整数；

最后，对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制后，通过N根天线发送出去。

所述的对K个奇偶校验编码器进行编码的过程是：

(1)先确定奇偶校验码的编码器形式，即当空时码与其他二进制纠错码级连使用时，需采用递归形式奇偶校验码编码器，该编码器包括模2累加器和移位寄存器D；当空时码直接对信息序列进行编码时，则采用非递归形式的奇偶校验码编码器，该编码器是一个模2累加器；

(2)然后对不同的形式进行编码，即对于递归形式奇偶校验码编码时，首先将n_i-1个信息比特和移位寄存器D的输出送入模2累加器进行模2运算，运算得到的结果作为校验位输出，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特，同时将该校验位送入移位寄存器D中；对于非递归形式的奇偶校验码编码时，将n_i-1个信息比特送入模2累加器进行模2运算，并将运算得到的结果作为校验位，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特，该编码比特数n_i也是奇偶校验码的码长；

(3)确定奇偶校验码的个数K及每一个奇偶校验码的码长n_i，即当发送天线个数等于N，传输速率等于m，采用的调制方式中有2^b个信号点时，b表示所采用调制方式中每一个信号点用二进制表示时所需要的比特个数，采用公式 $\underset{i=1}{\overset{K}{\mathrm{\Σ}}}(n_i-1)=m$ ①

$\underset{i=1}{\overset{K}{\mathrm{\Σ}}}{n}_i=N\·b$ ②

得出奇偶校验码的个数K的值和每一个奇偶校验码的码长n_i，即由①、②式确定奇偶校验码的个数K满足K＝N·b-m，然后在此基础上由②式解得所有K个奇偶校验码的码长n₁，n₂，…，n_K，其中n₁为第一个奇偶校验码的码长，n₂为第二个奇偶校验码的码长，依次类推，n_K为第K个奇偶校验码的码长；

所述的对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制的过程是：

首先将所有K个奇偶校验码编码器输出的编码比特构成向量x＝(x₁，x₂，…，x_K)，其中x₁是第一个奇偶校验码输出的编码比特，x₂是第二个奇偶校验码输出的编码比特，依次类推，x_K是第K个奇偶校验码输出的编码比特；

然后将向量x中的元素按照b比特一组划分成N′个子组，每个子组调制为一个符号，并将该符号通过一根天线发送出去，该子组个数N′与发送天线数N相对应，即N′＝N。

本发明与现有技术相比，具有如下优点：

1.给定发送天线数N和调制阶数2^b，分层空时码LSTC设计的信息速率等于N·b比特/符号周期，网格空时码STTC设计的码率为b比特/符号周期，而本发明可支持的信息速率介于b比特/符号周期和(N·b-1)比特/符号周期之间，具有灵活多变的特点，可根据实际系统的需要变化码率；

2.与网格空时码STTC相比，在不增加编译码复杂度前提下，本发明以一定的分集为代价换取更高的信息速率；

3.与分层空时码LSTC相比，在相同信息速率前提下本发明以一定的复杂度为代价换取更大的分集增益，同时可额外获得编码增益。

附图说明

图1是本发明基于奇偶校验码的空时编码过程示意图

图2是本发明的递归奇偶校验码编码器示意图

图3是本发明的非递归奇偶校验码编码器示意图

图4是本发明采用两根发送天线、四相移相键控调制4PSK、速率为2比特/符号周期的递归奇偶校验空时编码器实例图

图5是本发明采用两根发送天线、四相移相键控调制4PSK、速率为3比特/符号周期的非递归奇偶校验空时编码器实例图

图6是本发明采用三根发送天线、四相移相键控调制4PSK、速率为3比特/符号周期的递归奇偶校验空时编码器实例图

图7a是本发明采用三根发送天线、四相移相键控调制4PSK、速率为4比特/符号周期的对称递归奇偶校验空时编码器实例图

图7b是本发明采用三根发送天线、四相移相键控调制4PSK、速率为4比特/符号周期的非对称递归奇偶校验空时编码器实例图

图8是本发明采用三根发送天线、四相移相键控调制4PSK、速率为5比特/符号周期的非递归奇偶校验空时编码器实例图

具体实施方式

以下参照附图对本发明作进一步详细描述。

参照图1，本发明设计的奇偶校验空时码SPC-STC的编码主要通过串并转换、K个奇偶校验编码器和调制器来完成，其过程如下：

首先，将需要传输的信息序列进行串并转换，得到m个并行的子信息流，该子信息流的数目与传输速率相对应，即等于传输速率m；

然后，将m个子信息流进行分组，所得到的子组数目与奇偶校验编码器的个数相对应，即等于奇偶校验编码器的个数K，其中第一个子组包含的比特数等于第一个奇偶校验码的信息位长度n₁-1，第二个子组中包含的比特数等于第二个奇偶校验码的信息位长度n₂-1，依次类推，第K个子组中包含的比特数等于第K个奇偶校验码的信息位长度n_K-1；

其次，将得到的K个子组分别送入K个奇偶校验编码器，其中第i个子组送入奇偶校验编码器i中进行编码，得到n_i个编码比特，i可取从1至K的任何一个整数，根据所设计的奇偶校验空时码SPC-STC的应用环境不同，图1中采用的奇偶校验编码器有两种不同的形式，一种是图2所示的递归奇偶校验编码器，另一种是图3所示的非递归奇偶校验编码器，当空时码与其他二进制纠错码级连使用时，需采用递归形式奇偶校验码，当空时码直接对信息序列进行编码时，则采用非递归形式的奇偶校验码；

最后，对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制后，通过N根天线发射出去，其中采用的调制方式可以是四相移相键控4PSK、八相移相键控8PSK、基于M进制正交幅度调制M-QAM或其他任何可用的调制形式。

参照图2，本发明的递归奇偶校验编码器包括：模2累加器和移位寄存器D，当奇偶校验码的码长为n_i，信息位长度为n_i-1时，其编码过程如下：将n_i-1个信息比特和移位寄存器D的输出送入模2累加器进行模2运算，并将运算得到的结果作为校验位，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特，该编码比特数n_i也是奇偶校验码的码长。

参照图3，本发明的非递归奇偶校验编码器仅包括一个模2累加器，其编码过程为：将n_i-1个信息比特送入模2累加器进行模2运算，并将运算得到的结果作为校验位，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特，该编码比特数n_i也是奇偶校验码的码长。

本发明在给定发送天线数N和调制阶数2^b的情况下，核心思想是利用奇偶校验码灵活多变的码率来设计一类速率可变的奇偶校验空时码SPC-STC，其设计的奇偶校验空时码可支持的信息速率介于b比特/符号周期和(N·b-1)比特/符号周期之间。若实际通信系统希望多天线阵传输较高速率数据，可选用码长较长的奇偶校验码；若实际通信系统希望利用多天线阵提高抗衰落性能，可选用码长n_i＝2的奇偶校验码。实用中，本发明可根据发送天线数N、调制阶数2^b和信息速率m的不同取值进行编码，如下述六种实施例：

本发明的第一种实施例如图4所示，该实施例的发送天线数N＝2、传输速率m＝2，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图2示的递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝2和传输速率m＝2通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝4-2＝2，即需要两个奇偶校验码，如图4中上面虚线框内的为第一个奇偶校验码，下面虚线框内的为第二个奇偶校验码；

其次，确定两个奇偶校验码的码长，当第一个奇偶校验码的码长为n₁，第二个奇偶校验码的码长为n₂时，根据②式得出n₁＝n₂＝2，该码长也是奇偶校验编码器输出的编码比特数，即该两个奇偶校验编码器共输出4个编码比特；

最后，将该两个奇偶校验编码器输出的编码比特分配到两根天线发射出去，即在调制时，将第一个奇偶校验码的信息比特和第二个奇偶校验码的校验比特调制为一个四相移相键控4PSK符号，从天线1上发送出去；再由第一个奇偶校验码的校验比特和第二个奇偶校验码的信息比特调制为一个四相移相键控4PSK符号，从天线2上发送出去。

本发明的第二种实施例如图5所示，该实施例的发送天线N＝2、传输速率m＝3，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图3示的非递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝2和传输速率m＝3通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝4-3＝1，即需要一个奇偶校验码；

其次，确定奇偶校验码的码长n₃，根据②式得出n₃＝4，该码长也是奇偶校验编码器输出的编码比特数，即该奇偶校验编码器共输出4个编码比特；

最后，将该奇偶校验编码器输出的编码比特分配到两根天线发射出去，即在调制时，将该奇偶校验编码器输出的4个编码比特分配成两组，其中一组包含两个信息比特，调制为一个四相移相键控4PSK符号由天线1发送，另一组包含剩余的一个信息比特和校验比特，调制为另一个四相移相键控4PSK符号由天线2发送出去。

本发明的第三种实施例如图6所示，该实施例的发送天线N＝3、传输速率m＝3，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图2示的递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝3和传输速率m＝3通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝6-3＝3，即需要三个奇偶校验码，图6中最上面虚线框内的为第一个奇偶校验码，中间虚线框内的为第二个奇偶校验码，最下面虚线框内的为第三个奇偶校验码；

其次，确定三个奇偶校验码的码长，设第一个奇偶校验码的码长为n₄，第二个奇偶校验码的码长为n₅，第三个奇偶校验码的码长为n₆，则根据②式可求出n₄＝n₅＝n₆＝2，该码长也是奇偶校验编码器输出的编码比特数，即该三个奇偶校验编码器共输出6个编码比特；

最后，将三个奇偶校验编码器输出的6个编码比特分配到三根天线发射出去，即在调制时，将第一个奇偶校验码的信息比特和第二个奇偶校验码的校验比特调制为一个四相移相键控4PSK，从天线1上发送出去；第二个奇偶校验码的信息比特和第三个奇偶校验码的校验比特调制为一个四相移相键控4PSK，从天线2上发送出去；第三个奇偶校验码的信息比特和第一个奇偶校验码的校验比特确定一个四相移相键控4PSK，从天线3上发送出去。

本发明的第四种实施例如图7a所示，该实施例的发送天线N＝3、传输速率m＝4，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图2示的递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝3和传输速率m＝4通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝6-4＝2，即需要两个奇偶校验码，图7a中上面虚线框内的为第一个奇偶校验码，下面虚线框内的为第二个奇偶校验码；

其次，确定每一个奇偶校验码的码长，设第一个奇偶校验码的码长为L1，第二个奇偶校验码的码长为L2，则L1＝L2＝3是满足②式的一种结果，该码长也是奇偶校验编码器输出的编码比特数，即该两个奇偶编码器共输出6个编码比特；

最后，将两个奇偶校验编码器输出的6个编码比特分配到三根天线发射出去，即在调制时，将第一个奇偶校验码的一个信息位和第二个奇偶校验码的校验位调制为一个四相移相键控4PSK符号，由天线1发送；第一个奇偶校验码的校验位和第二个奇偶校验码的其中一个信息位调制为一个四相移相键控4PSK符号由天线2发送；剩余的两个比特调制得到的四相移相键控4PSK符号则由天线3发送出去。

本发明的第五种实施例如图7b所示，该实施例的发送天线N＝3、传输速率m＝4，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图2示的递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝3和传输速率m＝4通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝6-4＝2，即需要两个奇偶校验码，图7b中上面虚线框内的为第一个奇偶校验码，下面虚线框内的为第二个奇偶校验码；

其次，确定每一个奇偶校验码的码长，设第一个奇偶校验码的码长为L3，第二个奇偶校验码的码长为L4，则L3＝2，L4＝4是满足②式的另一种结果，该码长也是奇偶校验编码器输出的编码比特数，即该两个奇偶校验编码器共输出6个编码比特；

最后，将该两个奇偶校验编码器输出的6个编码比特分配到三根天线发射出去，即在调制时，将第一个奇偶校验码的一个信息位和第二个奇偶校验码的校验位调制为一个四相移相键控4PSK符号，由天线1发送；第一个奇偶校验码的校验位和第二个奇偶校验码的其中一个信息位调制为一个四相移相键控4PSK符号由天线2发送；第二个奇偶校验码剩余的两个信息比特对应的四相移相键控4PSK符号则由天线3发送出去。

上述第四种实施例和第五种实施例是当发送天线N＝3、传输速率m＝4，且采用四相移相键控调制4PSK时的两种奇偶校验空时编码方式，区别在于它们采用的奇偶校验码的码长不同，实施例4采用的两个奇偶校验码的码长均为3，实施例5采用的两个奇偶校验码的码长分别为2和4。

本发明的第六种实施例如图8所示，该实施例的发送天线N＝3、传输速率m＝5，调制方式采用四相移相键控4PSK，奇偶校验码编码器采用图3示的非递归奇偶校验编码器形式，其编码过程为：

首先，由天线数N＝2和传输速率m＝3通过①、②两式得出奇偶校验码的个数满足K＝N·b-m＝4-3＝1，即需要一个奇偶校验码；

其次，确定奇偶校验码的码长L5，根据②式得出L5＝6，该码长也是奇偶校验编码器输出的编码比特数，即该奇偶校验编码器共输出6个编码比特；

最后，将该奇偶校验编码器输出的编码比特分配到三根天线发射出去，即在调制时，将该奇偶校验码的6个输出比特分配成三组，其中第一组包含两个信息比特，调制为一个四相移相键控4PSK符号由天线1发送，第二组包含两个信息比特，调制为一个四相移相键控4PSK符号由天线2发送，最后另一组包含剩余的一个信息比特和校验比特，调制为另一个四相移相键控4PSK符号由天线3发送出去。

上述实施例是基于四相移相键控4PSK调制，采用不同发送天线数和不同信息速率的奇偶校验空时码SPC-STC的实施例，在实际应用中，可根据系统或用户的需要，任意选择不同的奇偶校验空时码SPC-STC和调制方式，如采用基于八相移相键控8PSK调制和基于M进制正交幅度M-QAM调制时，只需按照前述方法，根据发送天线数和要求的信息速率选择奇偶校验码的个数和码率即可.因此，上述仅为本发明的几种实施实例，并非用于限定本发明的保护范围，本领域的技术人员只要根据本发明的技术方法均可以实现不同的编码结果.

Claims (1)

1.一种基于奇偶校验码的空时编码方法，首先对信息序列进行串并转换，得到m个并行的子信息流；然后将这m个子信息流划分成K个子组，其中第i组包含n_i-1个比特，i可取从1至K的任意一个整数；将这K个子组分别送入K个奇偶校验编码器，对该K个奇偶校验编码器进行编码，由第i个奇偶校验编码器得到n_i个编码比特，该编码比特数n_i也是奇偶校验码的码长，i可取从1至K的任意一个整数；最后对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制后，通过N根天线发送出去；

所述的对K个奇偶校验编码器进行编码的过程是：

(1)确定奇偶校验码的编码器形式，即当空时码与其他二进制纠错码级连使用时，需采用递归形式奇偶校验码编码器，该编码器包括模2累加器和移位寄存器D；当空时码直接对信息序列进行编码时，则采用非递归形式的奇偶校验码编码器，该编码器是一个模2累加器；

(2)对不同的形式进行编码，即对于递归形式奇偶校验码编码时，首先将n_i-1个信息比特和移位寄存器D的输出送入模2累加器进行模2运算，运算得到的结果作为校验位输出，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特，同时将该校验位送入移位寄存器D中；对于非递归形式的奇偶校验码编码时，将n_i-1个信息比特送入模2累加器进行模2运算，并将运算得到的结果作为校验位，该校验位与n_i-1个信息比特共同构成该奇偶校验码的n_i个编码比特；

(3)确定奇偶校验码的个数K及每一个奇偶校验码的码长n_i，即当发送天线个数等于N，传输速率等于m，采用的调制方式中有2^b个信号点时，b表示所采用调制方式中每一个信号点用二进制表示时所需要的比特个数，采用公式 $\underset{i=1}{\overset{K}{\mathrm{\Σ}}}(n_i-1)=m$ ①

$\underset{i=1}{\overset{K}{\mathrm{\Σ}}}{n}_i=N\·b$ ②

得出奇偶校验码的个数K的值和每一个奇偶校验码的码长n_i，即由①、②式确定奇偶校验码的个数K满足K＝N·b-m，然后在此基础上由②式解得所有K个奇偶校验码的码长n₁，n₂，…，n_K，其中n₁为第一个奇偶校验码的码长，n₂为第二个奇偶校验码的码长，依次类推，n_K为第K个奇偶校验码的码长；

所述的对K个奇偶校验编码器输出的编码比特n₁～n_k进行调制的过程是：

首先将所有K个奇偶校验码编码器输出的编码比特构成向量x＝(x₁，x₂，…，x_K)，其中x₁是第一个奇偶校验码输出的编码比特，x₂是第二个奇偶校验码输出的编码比特，依次类推，x_K是第K个奇偶校验码输出的编码比特；

然后将向量x中的元素按照b比特一组划分成N′个子组，每个子组调制为一个符号，并将该符号通过一根天线发送出去，该子组个数N′与发送天线数N相对应，即N′＝N。

Images