CN1591864A - 半导体装置及id产生装置 - Google Patents

半导体装置及id产生装置 Download PDF

Info

Publication number
CN1591864A
CN1591864A CNA2004100638593A CN200410063859A CN1591864A CN 1591864 A CN1591864 A CN 1591864A CN A2004100638593 A CNA2004100638593 A CN A2004100638593A CN 200410063859 A CN200410063859 A CN 200410063859A CN 1591864 A CN1591864 A CN 1591864A
Authority
CN
China
Prior art keywords
circuit
distribution
signal
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100638593A
Other languages
English (en)
Inventor
大久保健一
野田笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1591864A publication Critical patent/CN1591864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • H02J7/00045—Authentication, i.e. circuits for checking compatibility between one component, e.g. a battery or a battery charger, and another component, e.g. a power source

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的半导体装置(10)具有：根据所输入的电路动作设定数据来切换电路构成的可重构电路(11)；预先写入电路动作设定数据的非易失性存储器(13)；和在接通电源时向可重构电路(11)供给由非易失性存储器(13)装载的电路动作设定数据的寄存器(14)。由于可重构电路(11)的电路构成是由寄存器(14)供给的电路动作设定数据而决定的，故不能通过所述剥离分析来分析动作。由此，可实现一种难以进行逆向工程的构成。

Description

半导体装置及ID产生装置
技术领域
本发明涉及半导体装置及ID产生装置。
背景技术
通常在移动电话机等便携式机器中，装载了向主体供给电力的蓄电池的电池组件构成为能从主体上装卸。由此，当电池劣化时，只需更换电池组件便可继续使用便携式机器。
但是，由于制造这种电池组件的厂家过于追求降低成本，往往造成一些不能满足质量要求的产品。使用这样的电池组件时，存在机器无法使用，或由于发热等造成主体机器故障的危险。
因此，以往为了识别所制造的电池组件是否为质量上没有问题的合格品，而在主体机器所安装的电池组件等外部机器的认证中，采用了识别信号(例如参照专利文献1)。
图5是表示现有的认证系统60的整体构成图。
该图示出了适用于对安装在便携式机器61(主体机器)上的电池组件62(外部机器)进行识别的系统的示例。该电池组件62相对便携式机器61是能装卸的。而且，将微处理器63安装在便携式机器61上，通过在该微处理器63与电池组件62所装载的专用LSI64之间进行数据交换，从而可进行电池组件62的识别。
该认证系统60的概要说明如下：若将电池组件62安装在便携式机器61上，则为了获得用于识别电池组件62是否是合格品的识别信号(ID：Identification)，微处理器63启动认证处理部71，以使取得ID用的代码(符号列)产生。
将该代码输入微处理器63的密码处理部72中。该密码处理部72通过根据所述代码通过进行所定的运算处理(密码处理)，从而使作为便携式机器61侧的识别信号的第1识别信号产生。
另外，通过微处理器63、专用LSI64的各通信部73、74，将所述代码也输入该LSI64的密码处理部75，该密码处理部75通过根据所述代码进行所定的运算处理(密码处理)，从而使作为电池组件62侧的识别信号的第2识别信号产生。该第2识别信号通过各通信部74、73而被转送到认证处理部71。
然后，在认证处理部71中，通过比较所述第1识别信号和所述第2识别信号，从而可判断从便携式机器61侧看到的电池组件62是否是合格品。
[专利文献1]
特开2003-162986号公报
可是，通常在LSI(半导体装置)中，剥离封装的模之后，利用分析各层配线图案中的接点，边剥离上层的配线图案，边依次分析下层配线图案，最终进行晶体管级分析的所谓剥离分析，能够完全分析其电路构成。
或者，在剥离封装模后，通过机械探针和使用电子束(EB：ElectronBeam)的电子探针，来分析动作状态的器件内部信号的所谓信号分析，也能够完全分析电路动作。
因此，通过对所述专用LSI64(图5)实施这种剥离分析或信号分析，进行其电路构成或电路动作的分析(所谓逆向工程，reverse engineering)，从而能比较容易地获得所述识别信号。因此，在保密性方面不能满足要求。
发明内容
本发明鉴于所述实情，其目的在于，提供一种难以实现逆向工程的半导体装置及ID产生装置。
为了达到所述目的，根据方案1所述的发明，半导体装置包括：根据输入电路动作设定数据而变换电路构成的可重构电路(reconfigurablecircuit)；可预先写入所述电路动作设定数据的非易失性存储器；和在投入电源源时将由所述非易失性存储器装载的所述电路动作设定数据提供给可重构电路的寄存器。根据该构成，可重构电路的构成由非易失性存储器内的电路动作设定数据决定。其结果，利用剥离分析不能分析可重构电路的动作，故可实现难以进行逆向工程的构成。
根据方案2所述的发明，在所述寄存器内形成的信号配线中、至少在传输对该寄存器值分析重要的信号的信号配线上层，形成掩藏该信号配线的阻止探针用配线。利用该构成，通过在对信号分析重要的信号配线的上层上，形成掩藏其信号配线的阻止探针用配线，从而利用机械探针或采用EB的电子探针不能进行寄存器值分析。其结果，即使利用剥离分析，进行了可重构电路的构成分析，也可通过防止获取寄存器值，来防止分析出可重构电路的动作。故可实现更难进行逆向工程的构成。
根据方案3所述的发明，是一种具有多层配线结构的半导体装置，其在形成信号配线的配线层中，至少在传输对电路动作分析重要的信号的信号配线上层上，形成掩藏该信号配线的阻止探针用配线。利用该构成，在对处于动作状态的电路内的信号分析重要的信号配线上层，形成掩藏该信号配线的阻止探针用配线。其结果，通过机械探针或利用EB的电子探针，不能进行信号分析，故可实现难以进行逆向工程的构成。
根据方案4所述的发明，所述阻止探针用配线由电源配线所形成的配线层同层的配线形成。利用该构成，在剥离阻止探针用配线时，电源配线也被一起剥离。因此，可实现阻止信号分析，使逆向工程更困难的构成。
根据方案5所述的发明，利用方案1或2所述的半导体装置构成ID产生装置，在所述可重构电路中具备：根据所定的密码处理，而产生对装设于主体机器中的外部机器的认证所必需的识别信号的功能。利用该构成，通过使用难以进行逆向工程的半导体装置来构成ID产生装置，从而可以实现保密性高的ID产生装置。
根据本发明，能防止配线的剥离分析或利用探针的信号分析，可以提供难以进行逆向工程的半导体装置及ID产生装置。
附图说明
图1是表示一种实施方式的半导体装置的概略构成的框图。
图2是表示可重构单元的一构成示例的简要电路框图。
图3(a)是表示构成寄存器的倒相电路的部分配线图案的说明图，(b)是表示形成了探针阻止用配线的配线图案的说明图。
图4是表示将同实施方式的半导体装置适用于认证系统的ID产生装置的一示例的说明图。
图5是表示现有的认证系统的概略的整体构成图。
图中：10-半导体装置，11-可重构电路，13-非易失性存储器，14-寄存器，33a、33b-作为信号配线的第2层配线，34a、34b-作为电源配线的第3层配线，34c-作为探针阻止用配线的第3层配线，41-作为主体机器的便携式机器，42-作为外部机器的电池组件，44、45-作为ID产生装置的专用LSI(第1及第2LSI)。
具体实施方式
下面，参照附图，对将本发明具体化的半导体装置的一实施方式进行说明。
图1是本实施方式的半导体装置10的概略构成的框图。
该半导体装置10具备：可重构电路11、上电启动(power on boot)电路(以下简称“启动电路”)12、非易失性存储器13以及寄存器14，这些形成在同一芯片内。
所述可重构电路11由分别独立地进行动作控制(编程)的多个可重构电路21(参照图2)构成。因此，可重构电路11根据由各可重构电路21设定的组合逻辑，来切换电路构成。
在所述非易失性存储器13中，根据用所述可重构电路11而实现的功能，预先写入用来设定各可重构单元21的组合逻辑的电路动作设定数据。该电路动作设定数据，在装置(半导体装置10)接通电源时，随着由启动电路12实施的初始启动动作，而装载到寄存器14后，从该寄存器14提供给可重构电路11。
因此，可重构电路11根据经寄存器14输入的非易失性存储器13内的电路动作设定数据，切换对应于该电路实现的功能的电路构成。由此，可重构电路11相对来自外部输入(输入信号IN)，进行对应于此时刻的电路构成的输出(输出信号OUT)。
在此，根据图2，对构成可重构电路11的各单元(可重构单元21)的一构成示例进行说明。
如该图所示，可重构单元21备有：实现组合逻辑的能编程组合电路22和作为保持电路的D触发器(以下称“DFF”)23。并且，这时可重构单元21由组合电路22和DFF23构筑为时序电路。
组合电路22构成为由多个逻辑门构成的逻辑模块，作为这些逻辑门，采用了倒相电路、与电路、或电路等各种逻辑门。该组合电路22根据由所述寄存器14输出的电路动作设定数据来决定组合逻辑(各逻辑门的连接方式)，根据来自后述的DFF23的输出信号Cout，对输出信号Cin进行必要的运算处理。而且，组合电路22以其运算结果作为输出数据输出到DFF23。
DFF23根据时钟信号CLK锁存所述组合电路22的输出数据，并将该锁存的数据作为输出信号Cuot输出。该输出信号Cout反馈输入到组合电路22中。此外，该DFF23利用输入到复位端子(DR)的复位信号RS进行初始化。
因此，在所述构成的半导体装置10中，可重构电路11的电路构成由预先写入非易失性存储器13内的电路动作设定数据来决定。故通过剥离分析无法分析出可重构电路11的动作。另外，写入非易失性存储器的数据内容也不能用剥离分析分析出来。由此，可防止可重构电路11的电路动作，即半导体装置10的电路动作被分析，实现难以进行逆向工程的构成。
下面，参照图3说明所述半导体装置10中的寄存器14的内部构成。
图3(a)示出了作为寄存器14的构成元件的倒相电路的部分配线图案。该倒相电路例如形成为：由形成于p型基板上的n沟道型MOS晶体管(以下简称“nMOS晶体管”)和p沟道型MOS晶体管(以下简称“pMOS晶体管”)构成的CMOS倒相器。
所述倒相电路，例如为3层铝配线结构，pMOS晶体管的栅极端子和nMOS晶体管栅极端子分别通过多晶硅栅极31a、31b连接到第1层配线32a上，该第1层配线32a与第2层配线33a连接。此外，pMOS晶体管的漏极端子和nMOS晶体管的漏极端子连接到第1层配线32b上，该第1层配线32b与第2层配线33b连接。
pMOS晶体管的源极端子连接到第1层配线32c上，该第1层配线32c通过第2层配线33c连接到第3层配线34a上。该第3层配线34a使用来供给电源VDD的电源配线。nMOS晶体管的源极端子与第1层配线32d连接，该第1层配线32d通过第2层配线33d连接到第3层配线34b上。该第3层配线34b为+供给电源GND的电源配线。
这样构成的倒相电路根据电源VDD、GND的供给，将由第2层配线33a输入的输入信号A反转后的输出信号B从第2层配线33b输出。
这里，在本实施方式中，如图3(b)所示，相对构成所述3层配线构成的图3(a)的配线图案，形成有第3层配线34c，以便至少掩藏传输输入信号A的第2层配线33a和传输输出信号B的第2层配线33b。具体而言：形成为该第3层配线34c是用和分别供给电源VDD，GND的第3层配线34a、34b同层的最上层配线形成，由作为电源配线的所述第3层配线34a、34b将下层配线全部掩藏。
在这样构成的图3(b)的配线图案中，传输倒相电路输入信号A和输出信号B的信号配线(第2层配线33a、33b)用比其还上层的第3层配线34c(阻止探针用配线)掩藏。因此，不能通过机械或EB(电子束)探查第2层配线33a、33b，而进行输入信号A、输出信号B的分析。
另外，对于所述图3(b)的配线图案，在为了进行输入信号A、输出信号B的信号分析，而剥离在该上层形成的第3层配线34c时，作为电源配线的第3层配线34a、34b也同时被剥离。其结果是，到倒相电路的电源线路被切断，将该倒相电路环状连接而构成的寄存器14的值消失。因此，不能进行动作中的寄存器14内部的信号分析。
因此，在具有如上所述可重构电路11的半导体装置10(参照图1)中，在将非易失性存储器13的电路设定数据装载于寄存器14后，确实可以防止通过利用信号分析来读取所述寄存器值，从而分析可重构电路11的动作。此时，同样对于可重构电路11，通过形成为以上层配线掩藏下层配线，也可以确实地防止可重构电路11本身的动作被进行信号分析。故可实现更难进行逆向工程的半导体装置10的构成。
接着，参照图4，对将所述构成的半导体装置10具体化为例如搭载于识别安装在移动电话机等便携式机器中的电池组件的认证系统的ID产生装置内的形态进行说明。
图4是表示认证系统40的一构成示例的整体构成图。在该认证系统40中，在作为移动电话机的主体机器的便携式机器41上，装载有作为外部机器的电池组件42，该电池组件42相对所述便携式机器41是能装卸的。
在便携式机器41中具有：微处理器43，其具有作为识别装载于同便携式机器41上的电池组件42是否是合格品的认证装置的功能；和作为第1ID产生装置发挥功能的专用LSI(以下称为第1LSI)44。另外，在电池组件42中备有：图中未示出的电池和作为第2ID产生装置发挥功能的专用LSI(以下称为第2LSI)45。这些便携式机器41和电池组件42，通过图中未示处的供电端子进行电连接。
在装载于所述便携式机器41的微处理器43内，备有认证处理部51和通信部52。认证处理部51根据所定的通信协议，通过通信部52，与搭载于便携式机器41的第1LSI44及搭载于电池组件42的第2LSI45进行数据通信，由此进行电池组件42是否是合格品的识别处理(认证)。
所述第1LSI44是包括：用于与所述微处理器43进行通信的通信部53和生成便携式机器41侧的识别信号(第1识别信号)的密码处理部54的半导体装置。该半导体装置由具有所述可重构电路11的半导体装置10(参照图1～图3)构成。即，在半导体装置10的非易失性存储器13中，写入使所述可重构电路11作为所述密码处理部54及所述通信部53发挥功能的电路动作设定数据，由此，使半导体装置11作为第1LSI44动作。
在这样构成的第1LSI44中，所述密码处理部54由所述认证处理部51接收成为识别信号的生成对象的数据，根据预定的密码算法，对该接收数据实施密码处理，从而生成第1识别信号。
所述第2LSI45是包括：用于与所述微处理器43进行通信的通信部55和生成电池组件42侧的识别信号(第2识别信号)的密码处理部56的半导体装置。该半导体装置由具有所述可重构电路11的半导体装置10(参照图1～图3)构成。即，在半导体装置10的非易失性存储器13中，写入使所述可重构电路11作为所述密码处理部56及所述通信部55发挥功能的电路动作设定数据，由此，使半导体装置11作为第2LSI45动作。
在这样构成的第2LSI45中，所述密码处理部56，与所述第1ILSI44的密码处理部54相同，由所述认证处理部51接收成为识别信号的生成对象的数据，根据预定的密码算法，对该接收数据实施密码处理，从而生成第2识别信号。
此外，所述第1LSI44所具有的密码处理部54和所述第2LSI45所具有的密码处理部56是分别以同样的密码算法进行密码处理的机构，相对于由所述认证处理部51接收的同一数据，生成相同的识别信号。
在这种认证系统40中，在认证处理部51中比较：在第1LSI44的密码处理部54所生成的第1识别信号和在第2LSI45的密码处理部56所生成的第2识别信号，当识别信号彼此一致时，则判断为电池组件42是合格品。
在本实施方式中，在这种认证系统40内，通过由以所述可重构电路11构成的半导体装置10构成产生该认证所必需的识别信号的第1及第2LSI44、45，从而可提高识别信号产生相关的密码算法的机密性。即，由于可以防止由对第1及第2LSI44、45进行剥离分析或信号分析的第三者取得识别信号，从而可实现机密性极高的系统。
如上所述，根据本实施方式，可达到以下效果。
(1)半导体装置10具备由各自进行动作控制的多个可重构单元21构成的可重构电路11。该可重构电路11的电路动作，由预先写入非易失性存储器13内的电路动作设定数据决定。利用该构成，由于不能通过可重构电路11的剥离分析来分析该电路11的电路的动作，故可实现难以进行逆向工程的半导体装置。
(2)在寄存器14或可重构电路11内形成的信号配线中、至少对于传输对分析重要的信号的信号配线(本例中为第2层配线33a、33b)，在其上层形成掩藏该信号配线的阻止探针用配线(本例中为第3层配线34c)。利用该构成，通过机械探针或使用电子束的信号分析，也无法分析动作中的寄存器14的值。其结果是，即使通过剥离分析暂时进行了可重构电路11的结构分析，也由于数据装载后的寄存器值不明，从而可以可靠地阻止电路动作被分析。从而可实现更难进行逆向工程的半导体装置。
(3)在本实施方式中，用与形成电源配线(本例中为第3层配线34a、34b)的配线层同层的配线(本例中为最上层配线)来形成掩藏传输对分析重要的信号的第2层配线33a、33b的第3层配线34c。在该构成中，在为了对第2层配线33a、33b进行信号分析，而剥离第3层配线34c时，由于第3层配线34a、34b也同时被剥离，故电源线被切断。因此，可以使半导体装置10的逆向工程更困难。
(4)例如，在对安装于便携式机器41的电池组件42进行认证的认证系统40中，通过将本实施方式的半导体装置10适用于产生识别信号的ID产生装置(第1及第2LSI44、45)中，可极大地提高组装于该装置的密码信息的机密性。其结果是，由于可以用非公开的比较简单的算法实现产生识别信号的ID产生装置的密码算法，故可以以低成本实现机密性高的系统。
另外，本发明不仅限于所述实施方式，还可作以下变更而进行实施。
在本实施方式中，虽然说明了在具有3层配线结构的寄存器14的构成中形成探针阻止用配线(第3层配线34c)的示例。但在具有不止3层的多层配线结构的半导体装置中，形成该探针阻止用配线当然也是可以的。
在本实施方式中，虽然探针阻止用配线(第3层配线34c)形成为完全掩藏了形成于其下层的配线层的配线图案(参照图3(b))，但形成为至少掩藏对分析重要的信号配线(第3层配线34c)就足够了。
构成可重构电路11的各可重构单元21的构成并未限于图2所示的情况。
在本实施方式中，将具有可重构电路11的半导体装置10具体化为ID产生装置(第1及第2LSI44，45)，但并不限于该应用例。
以下叙述可以所述实施方式把握的技术思想。
在方案2所述的半导体装置中，所述寄存器是通过将倒相器环状连接而构成的，所述探针阻止用配线形成为：通过在分别传输所述倒相电路的输入信号和输出信号的各信号配线的上层上掩藏该等信号配线。

Claims (5)

1.一种半导体装置，其特征在于，包括：
根据所输入的电路动作设定数据来切换电路构成的可重构电路；
预先写入所述电路动作设定数据的非易失性存储器；和
当接通电源时，向可重构电路供给由所述非易失性存储器装载的所述电路动作设定数据的寄存器。
2.如权利要求1所述的半导体装置，其特征在于，
在所述寄存器内形成的信号配线中、至少在传输对分析该寄存器值重要的信号的信号配线的上层上，形成掩藏该信号配线的阻止探针用配线。
3.一种半导体装置，其中具有多层配线结构，其特征在于，
在形成信号配线的配线层上，至少在传输对分析电路动作重要的信号的信号配线的上层上，形成掩藏该信号配线的阻止探针用配线。
4.如权利要求2或3所述的半导体装置，其特征在于，
采用与形成电源配线的配线层同层的配线来形成所述阻止探针用配线。
5.一种ID产生装置，其由权利要求1或2所述的半导体装置构成，其特征在于，
所述可重构电路中具备：根据所定的密码处理而使对装设于主体机器中的外部机器的认证必要的识别信号产生的功能。
CNA2004100638593A 2003-08-26 2004-07-13 半导体装置及id产生装置 Pending CN1591864A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003301526 2003-08-26
JP2003301526A JP2005072355A (ja) 2003-08-26 2003-08-26 半導体装置及びｉｄ発生装置

Publications (1)

Publication Number Publication Date
CN1591864A true CN1591864A (zh) 2005-03-09

Family

ID=34213901

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100638593A Pending CN1591864A (zh) 2003-08-26 2004-07-13 半导体装置及id产生装置

Country Status (5)

Country Link
US (1) US20050047227A1 (zh)
JP (1) JP2005072355A (zh)
KR (1) KR20050021281A (zh)
CN (1) CN1591864A (zh)
TW (1) TWI255106B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314084A (zh) * 2016-06-03 2019-02-05 爱迪德技术有限公司 受保护的芯片

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005073053A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd Ｉｄ確認装置、ｉｄ発生装置及び認証システム
JP2006060109A (ja) * 2004-08-23 2006-03-02 Matsushita Electric Ind Co Ltd 半導体装置の識別コード作成方法および半導体装置の識別方法並びに半導体装置
JP5064003B2 (ja) * 2005-12-20 2012-10-31 パナソニック株式会社 認証システム、及び認証装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217007B2 (ja) * 1997-02-24 2001-10-09 埼玉日本電気株式会社 セキュリティ機能付き携帯電話装置
RU2103829C1 (ru) * 1997-04-02 1998-01-27 Государственное унитарное предприятие "Специализированный центр программных систем "Спектр" Способ шифрования информации, представленной двоичным кодом
JPH1153317A (ja) * 1997-08-07 1999-02-26 Nec Corp パスワード入力装置
US6567915B1 (en) * 1998-10-23 2003-05-20 Microsoft Corporation Integrated circuit card with identity authentication table and authorization tables defining access rights based on Boolean expressions of authenticated identities
US6385407B1 (en) * 1998-12-28 2002-05-07 Hitachi Maxell, Ltd. Accommodating enclosure and management system
US7139912B2 (en) * 2000-06-09 2006-11-21 Sony Corporation Device authentication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314084A (zh) * 2016-06-03 2019-02-05 爱迪德技术有限公司 受保护的芯片
CN109314084B (zh) * 2016-06-03 2022-05-24 爱迪德技术有限公司 受保护的芯片

Also Published As

Publication number Publication date
TWI255106B (en) 2006-05-11
JP2005072355A (ja) 2005-03-17
US20050047227A1 (en) 2005-03-03
TW200509584A (en) 2005-03-01
KR20050021281A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
US11764212B2 (en) Functional blocks implemented by integrated circuit
US11784794B2 (en) Active interposer for localized programmable integrated circuit reconfiguration
EP1715409B1 (en) Random number generating method and semiconductor integrated circuit device
EP2897322B1 (en) Semiconductor integrated circuit, authentication system, and authentication method
Yamamoto et al. Uniqueness enhancement of PUF responses based on the locations of random outputting RS latches
Al-Meer et al. Physical unclonable functions (PUF) for IoT devices
CN1648967A (zh) 加密装置、加密方法及其存储介质
Wang et al. Current mirror array: A novel circuit topology for combining physical unclonable function and machine learning
US20130138710A1 (en) Individual-specific information generation apparatus and individual-specific information generation method
TW573403B (en) ID generating apparatus and ID verifying apparatus
US11418196B2 (en) Method and apparatus for dynamic routing using heterogeneous and disjoint networks
CN1665180A (zh) 数据处理电路及其控制方法
US7703062B2 (en) Semiconductor integrated circuit and method of designing layout of the same
CN106961264B (zh) 具有内部控制信号的低功率集成时钟门控单元
CN1591864A (zh) 半导体装置及id产生装置
CN1122239C (zh) 通过辅助总线来保证安全的集成电路器件
CN1794585A (zh) Mos型半导体集成电路装置
CN116432250A (zh) 具有物理不可克隆功能的集成电路
KR20090007359A (ko) 전자 키들을 생성하는 방법 및 시스템
SANTHI et al. Quantum-Dot Cellular Automata based Public Key Cryptography
CN1207560A (zh) 半导体存储器
CN1131324A (zh) 半导体存储装置及其制造方法
US12093394B2 (en) System and method for secure deconstruction sensor in a heterogeneous integration circuitry
Chen et al. Enhancing Stability in CRPs: A Novel Parallel Scan-Chain PUF Design Considering Aging Effects
Shah et al. Reliable key generation for authentication and encryption using RO PUF on FPGA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication