CN1577473A - 移位寄存器及采用它的显示装置 - Google Patents

Abstract

移位寄存器，按上述每个块来设置控制电路CNi(i＝1～n)，利用对上述移位寄存器的任意一个的外部的输出以及上述双稳态多谐振荡器Fi的输出，来控制下段电平移动器LSi+1。这样，可以只在该块输出移动输出所需的最小限期间，使该块的电平移动器动作，从而可削减电耗，并且输出SL1～SLn可不互相重合。

Description

移位寄存器及采用它的显示装置

技术领域

本发明涉及适用于液晶显示装置的驱动电路等，响应较低电压的输入信号来动作的移位寄存器、以及采用它的上述液晶显示装置等显示装置。

背景技术

液晶显示装置的扫描信号线驱动电路及数据信号线驱动电路中，为作成对各扫描信号线提供的扫描信号，或取从视频信号对各数据信号取样时的定时，广泛使用移位寄存器。另一方面，电子电路的电耗与频率、负荷电容、电压的平方成比例来增大。因此，包含生成给显示面板的视频信号的电路等外部电路在内，为降低上述电耗，驱动电压有越发被设定到较低的倾向。

然而，由于在各像素电路和扫描信号线驱动电路及数据信号线驱动电路等之类的，为确保大显示面积而由多晶硅薄膜晶体管形成的电路中，即使在基片之间或同一基片内，阈值电压的差异也可达数[V]，因而驱动电压中包含有用于吸收该阈值电压的偏差影响的裕度，所以难以充分降低该驱动电压。另一方面，在上述视频信号的生成电路之类的采用了单晶硅晶体管的电路中，驱动电压大多被设定到比如5[V]及3.3[V]或更低的值。

因此，从上述视频信号生成电路之类的外部电路对显示面板施加低于移位寄存器的驱动电压的启动脉冲及时钟。在该场合下，在移位寄存器中，设有使上述启动脉冲及时钟升压的电平移动器。

对于该电平移动器的导入，如比如日本国公开专利公报「特开2001-135093号公报(公开日2001年5月18日)」所示，考虑了以下构成：即，启动脉冲在由电平移动器升压后，输入到构成移位寄存器的双稳态多谐振荡器的初段，时钟在由电平移动器升压后，介于缓冲器共通地提供给全段的双稳态多谐振荡器。在该场合下，上述缓冲器进行驱动时的负荷，成为几乎相当于面板移动方向一边时钟线路的负荷与同此相联的晶体管的断路电容等的负荷的合计，达到非常大的值。基于该原因，发送到移位寄存器各段的双稳态多谐振荡器的时钟将产生较大的延迟，因而这种构成不能用于高频电路，一般多用于低频扫描信号线驱动电路等。此外在该构成中，由于负荷非常大，因而电耗也大。因此在数据信号线驱动电路之类的高频电路中，按移位寄存器的每个双稳态多谐振荡器来设置电平移动器。

图18是表示这种构成的典型传统技术即移位寄存器1的电结构的框图。该移位寄存器1在日本国公开专利公报「特开2000-339984号公报(公开日2000年12月8日)[对应于美国公开公报「US2003/0174115A1(公开日2003年09月18日)」]」及特开2001-307495号公报(公开日2001年11月2日)等中有披露。该移位寄存器1大致构成为具有移位寄存器部2及电平移动器部3，在构成移位寄存器部2的多个n段双稳态多谐振荡器f1，f2，…，fn-1，fn的输入侧，设有分别个别对应的电平移动器1s1，1s2，…1sn-1，1sn，在最终段的双稳态多谐振荡器fn的输出侧，还设有电平移动器1sn+1，在初段双稳态多谐振荡器f1侧的电平移动器1s1的前段，还设有电平移动器1s0。

上述电平移动器1s0从来自上述视频信号生成电路的上述5[V]振幅的启动脉冲SP及其反转信号SPB，来作成移位寄存器部2的驱动电压即升压到了比如15[V]的启动脉冲SPO，并在上述电平移动器部3中，输入到上述移位寄存器部2的初段双稳态多谐振荡器f1所对应的电平移动器1s1的启动端子ENA。在电平移动器1s1中，来自上述视频信号生成电路的上述5[V]振幅的时钟信号CK及其反转信号CKB，分别被输入到时钟输入端子CK、CKB，在上述启动信号ENA成为激活高电平的期间，从该输出端子OUT输出时钟信号CK。

上述电平移动器1s1的输出信号11被作为向移位寄存器1的外部的输出来输出，同时由反转器invs1来反转，然后输入到上述初段双稳态多谐振荡器f1的低激活设定输入端子SB。该双稳态多谐振荡器f1中，来自2段之后的电平移动器1s3的输出信号13被输入到复位输入端子R并被复位，来自该输出端子Q的输出信号q1输入到下段电平移动器1s2的启动端子ENA。

以后同样，电平移动器1s2～1sn的输出信号12～1n被作为向移位寄存器1的外部的输出来输出，同时由反转器invs2～invsn来反转，然后输入到对应段双稳态多谐振荡器f2～fn的设定输入端子SB，各双稳态多谐振荡器f2～fn-1由来自2段之后的电平移动器1s4～isn+1的输出信号14～1n+1来复位，来自该输出端子Q的输出信号q2～qn-1输入到下段电平移动器1s3～1sn的启动端子ENA。

然而上述时钟信号CK、CKB在奇数段的电平移动器1s1，1s3，…中，分别被输入到时钟输入端子CK、CKB，而在偶数段的电平移动器1s2，1s4，…中，则分别被输入到时钟输入端子CKB、CK。这样，各电平移动器1s2～1sn+1按时钟信号CK、CKB的每个1/2周期来依次进行移动动作。

各电平移动器1s1～1sn的输出信号11～1n在延迟电路d1～dn中，如后所述被定时调整为取样脉冲之间不重合，然后介于缓冲器b1～bn，作为取样脉冲s11～s1n来输出。利用该取样脉冲s11～s1n，由上述扫描信号线驱动电路及数据信号线驱动电路，来依次选择信号线。

图19是用于说明上述构成的移位寄存器1的动作的波形图。由相互逆相(相位错开180°)的时钟信号CK、CKB，该时钟信号CK、CKB的1/2周期的启动脉冲SP如上所述，由各双稳态多谐振荡器f1～fn，被按时钟信号CK、CKB的每个1/2周期来依次移动，成为上述输出信号11～1n。这样如上所述，各双稳态多谐振荡器f1～fn-1由来自2段之后的电平移动器1s3～1sn+1的输出信号13～1n+1来复位，最终段的双稳态多谐振荡器fn由来自1段之后的电平移动器1sn+1的输出信号1n+1来复位。最终段的电平移动器1sn+1由自己的输出信号1n+1并介于前段的双稳态多谐振荡器fn，在短时间内被复位。

上述构成的移位寄存器1中，在各双稳态多谐振荡器f1～fn中采用设定复位双稳态多谐振荡器(SR-FF)，在下段的电平移动器1s2～1sn+1的动作控制中使用该正相输出信号q1～qn，因而电平移动器1s2～1sn+1只在该输出信号q1～qn的激活期间动作。因此如上述图19所示，在电平移动器1s2～1sn的激活期间的前半时钟CK、CKB的1/2周期期间，该电平移动器1s2～1sn对应驱动的双稳态多谐振荡器f2～fn的移动动作不起作用(前段的双稳态多谐振荡器f1～fn-1中，如果在时钟信号CK、CKB下一次被切换的定时之前，将上述输出信号q1～qn-1切换到激活，则可实现所期待的动作)，成为无效的动作时间。

另一方面，在电平移动器1s1～1sn+1动作的期间，在该电平移动器1s1～1sn+1中流动持续电流，发生电耗。这里，在电平移动器是电压驱动型的场合下，由于被施加时钟信号的输入转换元件只在上述时钟信号激活的期间导通，因而可实现低电耗，但必须使该时钟信号的振幅高于该输入转换元件的阈值电压，所以不能实现上述的低电压化。因此即使在使输入转换元件导通/截止的输入信号的振幅低于该输入转换元件的阈值电压的场合下，电平移动器也有必要是一种可没有任何障碍地使输入信号电平移动的电流驱动型，存在着在动作中被施加时钟信号的输入转换元件持续导通，电耗增大的问题。其结果是，液晶显示装置等搭载了该移位寄存器1的设备的电耗将增大，小型便携终端及便携电话等中，电池等的功率将大量消耗，缩短它们的使用时间。

在日本国公开专利公报「特开2001-356728号公报(公开日2001年12月26日)[对应于美国公开公报「US2001/0043496A1(公开日2001年11月22日)」]」的图21中，记载了一种时钟信号被输入到选通电路，电平移动了的信号由该电路输入到双稳态多谐振荡器，从双稳态多谐振荡器取出输出脉冲的构成。在该构成中，在双稳态多谐振荡器的输出脉冲的脉冲长是时钟信号的1个脉冲(1周期的一半)的场合下，选通电路的动作期间成为时钟信号的1个脉冲，而在输出脉冲的脉冲长是时钟信号的2个以上脉冲的场合下，选通电路的动作期间与选通电路的动作期间同样成为时钟信号的2个以上脉冲的期间。因而输出脉冲的脉冲长增大后，选通电路中的电耗便增大。

发明内容

本发明的目的在于实现一种低电耗移位寄存器及采用了它的显示装置。

本发明的移位寄存器为达到上述目的，包含多段双稳态多谐振荡器，其为使所输入的信号与时钟信号同步来依次转送，以大于上述时钟信号的振幅的驱动电压来驱动；

各电平移动器，其使上述时钟信号电平移动，并施加到上述各双稳态多谐振荡器；

各动作控制单元，其控制上述各电平移动器的动作期间，

上述各个电平移动器，以上述各动作控制单元、上述各电平移动器的输出信号或其反转信号成为输入信号的上述各双稳态多谐振荡器来形成段，

至少上述各段的双稳态多谐振荡器的输出信号或其反转信号被输入到自身段之外的上述动作控制单元，由此来进行上述所输入的信号的依次转送，

在上述各段，上述动作控制单元将上述电平移动器的动作期间，控制成小于上述时钟信号的周期。

根据上述构成，以动作控制单元、由该动作控制单元控制动作期间的电平移动器、该电平移动器的输出信号或其反转信号被输入的双稳态多谐振荡器来形成段，至少各段的双稳态多谐振荡器的输出信号或其反转信号被输入到自身段之外的动作控制单元，由此来进行所输入信号的基于双稳态多谐振荡器的依次转送。此时，可将各段的电平移动器的输出信号或其反转信号以及双稳态多谐振荡器的输出信号或其反转信号作为在各段间依次输出的脉冲信号，向移位寄存器的外部输出。

由于在将各段的电平移动器的输出信号或其反转信号作为向移位寄存器的外部输出的脉冲信号来使用的场合下，电平移动器的动作期间最低限只达到该脉冲信号的脉冲长即可，因而在该脉冲长小于时钟信号的周期的场合下，电平移动器的动作期间可以小于时钟信号的周期。即，在将电平移动器的输出信号或其反转信号作为上述脉冲信号的场合下，电平移动器的动作期间将短于在传统技术中最短的时钟信号的周期长度。因此，在欲生成与时钟信号的脉冲长相等的脉冲长(时钟信号的二分之一周期)的脉冲信号的场合下，如果动作控制单元控制成使电平移动器的动作期间等于时钟信号的脉冲长，则在电平移动器中可削减电耗。

在将各段双稳态多谐振荡器的输出信号或其反转信号用作该脉冲信号的场合下，双稳态多谐振荡器的输出信号一旦上升，则可另外任意设定该输出信号的下降定时，不必使电平移动器持续动作，因而可使电平移动器的动作期间小于上述时钟信号的周期。即，在将双稳态多谐振荡器的输出信号或其反转信号用作其脉冲长大于时钟信号的脉冲长的上述脉冲信号的场合下，与动作期间大于时钟信号的周期的传统技术不同，电平移动器的动作期间可与脉冲长无关来小于时钟信号的周期。因此在欲生成其脉冲长比如等于时钟信号的脉冲长的2倍(时钟信号的周期)的取样脉冲的场合下，动作控制单元如能控制为不论取样脉冲的脉冲长如何，均使电平移动器的动作期间小于包含双稳态多谐振荡器输出信号的上升定时的时钟信号周期的长度，则可在电平移动器中削减电耗。

为达到上述目的，本发明的显示装置包含扫描信号线驱动电路及数据信号线驱动电路，其由扫描信号线驱动电路及数据信号线驱动电路，在由相互交叉的多个扫描信号线及数据信号线划分而形成的各像素区，介于上述扫描信号线及数据信号线来写入视频信号，由此来进行图像显示，上述扫描信号线驱动电路及数据信号线驱动电路的至少一方具有上述移位寄存器。

根据上述构成，在这种由相互交叉的多个扫描信号线及数据信号线划分而形成各像素区，由上述扫描信号线驱动电路及数据信号线驱动电路来分别依次选择上述扫描信号线及数据信号线，由此来进行显示的矩阵显示装置中，在上述扫描信号线驱动电路及数据信号线驱动电路的至少一方中搭载上述的任意移位寄存器。

因此，可实现一种可按移位寄存器的电耗削减量来削减整体电耗的显示装置。

由以下所示的记载，可充分理解本发明的其它目的、特征及优点。通过参照了附图的下列说明，可理解本发明的长处。

附图说明

图1是表示本发明一种实施方式的移位寄存器的电结构的框图。

图2是表示图1所示的移位寄存器的控制电路构成的附图。

图3是用于说明图2所示的控制电路的动作的波形图。

图4是用于说明图1所示的移位寄存器动作的波形图。

图5是表示图1所示的移位寄存器中双稳态多谐振荡器的一种构成例的框图。

图6是用于说明图5所示的双稳态多谐振荡器动作的波形图。

图7是表示图1所示的移位寄存器中电平移动器的一种构成例的框图。

图8是用于详细说明上述控制电路的动作的定时图。

图9是表示图1所示的移位寄存器的其它示例的框图。

图10是作为本发明的移位寄存器一个最佳使用例的图像显示装置的框图。

图11是图10所示的图像显示装置中像素的等效电路图。

图12是表示本发明其它实施方式的移位寄存器的电结构的框图。

图13是图12所示的移位寄存器中双稳态多谐振荡器块的框图。

图14是表示图12所示的移位寄存器的控制电路构成的附图。

图15是用于说明图12所示的移位寄存器动作的波形图。

图16是表示图1所示的移位寄存器的其它示例的框图。

图17是表示多个M(M＝3)相的时钟信号示例的波形图。

图18是表示典型的传统技术的移位寄存器的电结构的框图。

图19是用于说明图18所示的移位寄存器动作的波形图。

图20是表示图18所示的移位寄存器中的延迟电路一种构成例的框图。

图21是用于说明图20所示的延迟电路的动作的定时图。

图22是表示图18所示的移位寄存器中缓冲器的一种构成例的框图。

图23是用于说明图22所示的缓冲器的动作的波形图。

图24是表示本发明的其它实施方式中移位寄存器的电结构的框图。

图25是表示图24的移位寄存器中各移位寄存器块的一种构成例的框图。

图26是表示图25的移位寄存器块的控制电路构成的电路框图。

图27是用于说明图25所示的移位寄存器块的动作的定时图。

图28是用于说明图24所示的移位寄存器的动作的波形图。

图29是表示图25的移位寄存器块的变形例的构成的框图。

图30是用于说明图29所示的移位寄存器块的动作的定时图。

图31是用于说明具有图29所示的移位寄存器寄存器块的移位寄存器的动作的波形图。

图32是表示本发明其它实施方式的移位寄存器的电结构的框图。

图33是用于说明图32所示的移位寄存器的动作的第1波型图。

图34是用于说明图32所示的移位寄存器的动作的第2波型图。

具体实施方式

[实施方式1]

基于图1～图11及图20～图23，对本发明的一种实施方式作以下说明。

图1是表示本发明一种实施方式的移位寄存器11的电结构的框图。该移位寄存器11大致构成为具有移位寄存器部12及电平移动器部13，在构成移位寄存器部12的多个n段双稳态多谐振荡器F1，F2，…Fn-1，Fn的输入侧，设有分别个别对应的电平移动器LS1，LS2，…，LSn-1，LSn，在最终段的双稳态多谐振荡器Fn的输出侧，设有电平移动器Sn+1，在初段的双稳态多谐振荡器F1侧，设有电平移动器LS0。

上述电平移动器LS0，从来自上述视频信号生成电路的上述5[V]振幅的启动脉冲SP及其反转信号SPB，来作成移位寄存器部2的驱动电压即升压到了比如15[V]的启动脉冲SPO，并在上述电平移动器部13中，输入到移位寄存器部12的初段双稳态多谐振荡器f1所对应的电平移动器Ls1的启动端子ENA。在电平移动器Ls1中，来自上述视频信号生成电路的上述5[V]振幅的时钟信号CK及其反转信号CKB，分别被输入到时钟输入端子CK、CKB，在上述启动信号ENA成为激活高电平的期间，从该输出端子OUT使时钟CK电平移动并输出。

上述电平移动器Ls1的输出信号L1被作为向移位寄存器11的外部输出的信号来输出，同时由反转器INVS1来反转，然后输入到上述初段双稳态多谐振荡器F1的低激活设定输入端子SB。因此，该双稳态多谐振荡器F1的反转输出信号QB1与电平移动器LS1的输出信号L1的反转信号的通路定时同步，成为激活的低电平。该双稳态多谐振荡器F1中，来自2段之后的电平移动器Ls3的输出信号L3被输入到复位输入端子R并被复位，来自该反转输出端子QB的上述反转输出信号QB1被输入到本发明的控制电路CN1。

上述双稳态多谐振荡器F1的反转输出信号QB1及上述电平移动器LS1的输出信号L1被输入到上述控制电路CN1，电平移动器LS1的输出信号L1被从激活的高电平转换成非激活的低电平，同时其输出信号OC1成为激活的高电平，上述双稳态多谐振荡器F1的反转输出信号QB1被从激活的低电平转换成非激活的高电平，同时使上述输出信号OC1成为非激活的低电平。上述输出信号OC1被输入到下段的电平移动器LS2的启动端子ENA。因此，电平移动器LS2在上述输出信号OC1处于激活的高电平的期间动作，使时钟信号CKB电平移动，并作为输出信号L2从输出端子OUT输出，同时使其介于反转器INVS2来输入到双稳态多谐振荡器F2。这样，控制电路(动作控制单元)CN1控制下段的电平移动器LS2的动作期间。控制电路CN2～CNn也分别控制下段的电平移动器的动作期间。

以后同样，电平移动器LS2～LSn的输出信号L2～Ln被作为向移位寄存器11的外部输出的信号来输出，同时由反转器INVS2～INVSn来反转，然后输入到对应段双稳态多谐振荡器F2～Fn的设定输入端子SB，各双稳态多谐振荡器F2～Fn-1由来自2段之后的电平移动器LS4～LSn+1的输出信号L4～Ln+1复位，来自该反转输出端子QB的反转输出信号QB2～QBn-1介于控制电路CN2～CNn-1，被输入到下段的双稳态多谐振荡器F3～Fn的启动端子ENA。

然而上述时钟信号CK、CKB在奇数段的电平移动器LS1，LS3，…中，分别被输入到时钟输入端子CK、CKB，而在偶数段的电平移动器LS2，LS4，…中，则分别被输入到时钟输入端子CKB、CK。这样，各双稳态多谐振荡器F1～Fn按时钟信号CK、CKB的每个1/2周期来依次进行移动动作。

各电平移动器LS1～LSn的输出信号L1～Ln介于缓冲器B1～Bn，作为取样脉冲SL1～SLn来输出。利用该取样脉冲SL1～SLn，通过上述扫描信号线驱动电路及数据信号线驱动电路，来依次选择信号线。

在本实施方式中，电平移动器LSk(k＝2～n)、控制电平移动器LSk的动作期间的控制电路CNk-1、电平移动器LSk的输出信号Lk的反转信号成为输入信号的双稳态多谐振荡器Fk形成段。这样，通过构成为各段的双稳态多谐振荡器Fk的反转输出信号QBk被输入到自身段之外的控制电路即控制电路CNk+1，来进行基于双稳态多谐振荡器F1～Fn的启动脉冲SP或其反转信号SPB的依次转送。该k＝2～n的各段中电平移动器LSk的动作期间成为与传统的电平移动器的动作期间的比较对象。为在移动寄存器11内完成与上述同样的转送动作，电平移动器LS0·LS1·LSn+1、双稳态多谐振荡器F1、以及控制电路CNn成为各段的电平移动器、双稳态多谐振荡器、对控制电路附加的电路。图1表示与上述段不同，电平移动器LSi、双稳态多谐振荡器Fi、以及控制电路CNi(i＝1～n)分别构成1个块。这里，1个块包含1个双稳态多谐振荡器Fi，1个块相当于1个段。在本实施例中，将电平移动器LS1～LSn的输出信号L1～Ln的反转信号作为双稳态多谐振荡器F1～Fn的输入信号，但也可以构成为将电平移动器的输出信号用作双稳态多谐振荡器的输入信号。在本实施例中，将双稳态多谐振荡器F1～Fn的反转输出信号QB1～QBn作为控制电路CN1～CNn的输入信号，但也可以构成为将双稳态多谐振荡器的正转输出信号用作控制电路的输入信号。在本实施例中，电平移动器的输出信号LS1～LSn(或者也可以是其反转信号)被输入到控制电路CN1～CNn，但也可以向控制电路至少输入双稳态多谐振荡器的正转输出信号或反转输出信号。

图2是表示上述控制电路CN1～CNn的构成的附图。控制电路CN1～CNn(以下，在有必要明示各构成的顺序的场合下，附加上述1，2，…，n等添加数字来表示，在表示任意顺序的场合下，附加添加数字i来表示，在不必特别明示顺序的场合下，省略上述添加数字。在区别段时，采用添加数字k。)具有相互同一的构成，如该图2所示，由NOR电路来构成。在该控制电路CNi中，在一方输入端子上输入来自对应段的电平移动器LSi的输出信号Li，在另一方输入端子上输入来自对应段的双稳态多谐振荡器Fi的反转输出信号QBi，输出信号OCi被输入到下段的电平移动器LSi+1的启动端子ENA。

上述NOR电路在至少一方的输入是高电平的场合下，输出低电平。另一方面，双稳态多谐振荡器Fi的反转输出信号QBi使电平移动器LSi的输出信号Li处于低激活状态。因此如图3所示，上述双稳态多谐振荡器Fi的反转输出信号QBi及电平移动器LSi的输出信号Li均处于低电平后，该NOR电路输出高激活的输出信号OCi，该输出信号OCi被输入到下段的电平移动器LSi+1，输出Li+1被输出。

图4是用于说明上述构成的移位寄存器11的动作的波形图。由相互逆相(相位错开180°)的时钟信号CK、CKB，该时钟信号CK、CKB的1/2周期的启动脉冲SP被按这每个1/2周期来依次移动，成为上述输出信号L1～Ln，这一点与上述图19相同。这样如上所述，各双稳态多谐振荡器F1～Fn-1由来自2段之后的电平移动器LS3～LSn+1的输出信号L3～Ln+1来复位，最终段的双稳态多谐振荡器Fn由来自1段之后的电平移动器LSn+1的输出信号Ln+1来复位。此外最终段的电平移动器LSn+1由自己的输出信号Ln+1，介于前段的双稳态多谐振荡器Fn，在短时间内被复位。

然而要注意的是，在该移位寄存器11中，由来自上述控制电路CN1～CNn的输出信号OC1～OCn，下段的电平移动器LS2～LSn+1的动作被限制到应输出该段的输出信号L2～Ln+1的期间。即，激活的信号(低电平)被输入到双稳态多谐振荡器Fi的设定输入端子SBi后，该双稳态多谐振荡器Fi的反转输出信号QBi与输入信号SBi的通路定时同步成为激活(低电平)状态。然而在本实施方式中，在该段的输出信号Li成为非激活(低电平)，而且成为下段的电平移动器LSi+1的动作定时之前，上述控制电路CNi使上述输出信号OCi成为非激活(低电平)，禁止上述电平移动器LSi+1的动作。

与上述图19相比可看出，在本实施方式中，图4中斜线所示的期间(相当于时钟信号CK、CKB的脉冲长＝二分之一周期的期间)成为重新停止上述电平移动器LS2～LSn的动作的期间。这样可削减电耗。

电平移动器LS中，在时钟信号CK、CKB激活(奇数段电平移动器LS1，LS3，…中，CK为高电平，CKB为低电平)的期间，启动信号ENA可以上升，因此如果上述启动信号ENA的延迟小于时钟信号CK、CKB的1/2周期，便可正常动作。

这样在上述各段中，控制电路CNk-1(k＝2～n)按照使电平移动器LSk的动作期间小于包含电平移动器LSk的输出信号上升定时的时钟信号CK·CKB的周期的原则来进行控制。这里，所谓输出信号的上升定时，意味着脉冲的开始定时，包含向高电平侧上升的输出信号及向低电平侧上升的输出信号这两方。由于将各段的电平移动器LSk的输出信号(或者也可以是其反转信号)作为向移位寄存器11的外部输出的脉冲信号(取样信号及扫描信号)来使用，因而电平移动器LSk的动作期间最低限可以只达到该脉冲信号的脉冲长，在该脉冲长小于时钟信号CK·CKB的周期的场合下，电平移动器LSk的动作期间可以小于时钟信号CK·CKB的周期。即，在将电平移动器LSk的输出信号(或其反转信号)作为上述脉冲信号的场合下，电平移动器LSk的动作期间将短于传统技术中最短的时钟信号CK·CKB的周期长度。因此比如图4所示，在欲生成与时钟信号CK·CKB的脉冲长相等的脉冲长(时钟信号CK·CKB的二分之一周期)的脉冲信号的场合下，如果控制电路CNk-1按照使电平移动器LSk的动作期间等于包含时钟信号CK·CKB的脉冲长的原则来进行控制，则在电平移动器LSk中可削减电耗。

电平移动器LSn+1不是属于输出至移位寄存器11的外部的输出信号的段或块的电平移动器，但从图4的输出信号OCn的波形可看出，与没有控制电路CNn的场合相比，该电平移动器LSn+1的动作期间只缩短时钟信号CK·CKB的脉冲长(时钟信号CK·CKB的二分之一周期)。虽然电平移动器LS1不属于段而属于块，但由于该动作期间也只是SP的激活期间，因而可大致缩短时钟信号CK·CKB的脉冲长(时钟信号CK·CKB的二分之一周期)。

通过上述过程，可实现低电耗移位寄存器。

图5是表示上述双稳态多谐振荡器F的一种构成例的框图。在高电平驱动电压Vdd的电源线路与低电平驱动电压Vssd的电源线路之间，P型MOS晶体管P1及N型MOS晶体管N2、N3被互相串联连接，向晶体管P1、N3的栅极提供低激活的上述设定信号SB，向晶体管N2的栅极提供高激活的复位信号R。此外被互相连接的上述晶体管P1、N2的漏极电位由反转器INV1来反转，成为上述反转输出信号QB，并由另1段反转器INV2来正转，成为正转输出信号Q。

另一方面，在电源线之间，也相互串联连接有P型MOS晶体管P4、P5及N型MOS晶体管N6、N7，上述晶体管P5、N6的漏极与上述反转器INV1的输入连接，基于该反转器INV1的反转输出信号QB反馈到两个晶体管P5、N6的栅极。此外上述晶体管P4的栅极被提供复位信号R，上述晶体管N7的栅极被提供设定信号SB。

因此，在双稳态多谐振荡器F中，如图6所示，在复位信号R处于非激活(低电平)期间，设定信号SB变为激活(低电平)后，上述晶体管P1便导通，使反转器INV1的输入变为高电平。这样，正转输出信号Q变为高电平，反转输出信号QB变为低电平。在该状态下，晶体管P4、P5由复位信号R及反转器INV1的反转输出信号QB而导通，反转器INV1的输入被保持到上述高电平。此外即使晶体管N2、N6由复位信号R及反转器INV1的反转输出信号QB而截止，而且设定信号SB变为非激活(高电平)，反转器INV1的输入也被保持到高电平，正转输出信号Q被保持到高电平，而反转输出信号QB仍然被保持到低电平。

此后，复位信号R成为激活(高电平)后，晶体管P4截止，晶体管N2导通。这里，由于设定信号SB仍为非激活(高电平)状态，因而晶体管P1截止，晶体管N3导通。因此，反转器INV1的输入被驱动到低电平，正转输出信号Q变为低电平，反转输出信号QB变为高电平。因此，可实现一种由上述低激活的设定信号SB来设定低激活的反转输出信号QB，由高激活的复位信号R来复位上述反转输出信号QB的设定复位双稳态多谐振荡器。

图7是表示上述电平移动器LS的一种构成例的电路图。该电平移动器LS的构成大致具有：使时钟信号CK、CKB电平移动的升压·降压部21；在无需提供上述时钟信号CK、CKB的停止期间，截止对上述升压·降压部21的电力供应的电力供应控制部22；在停止期间中，截止上述升压·降压部21及传送时钟信号CK、CKB的信号线的输入控制部23、24；在上述停止期间中，截止上述升压·降压部21的输入转换元件(P11、P12)的输入信号控制部25、26；在停止期间中，使升压·降压部21的输出维持到规定值的输出稳定部27。

上述升压·降压部21是输入段的差动输入对，其构成具有：成为上述输入转换元件的其源极被互相连接的P型MOS晶体管P11、P12；向两晶体管P11、P12的源极提供规定电流的定电源流Ic；构成电流镜电路，与上述晶体管P11、P12的漏极分别连接并成为能动负荷的N型MOS晶体管N13、N14；放大差动输入对的输出的CMOS结构晶体管P15、N16。该图7的构成表示一种使晶体管P12侧的输入CK从输出OUT正转输出的上述奇数号电平移动器LS1，LS3，…的示例。在偶数号电平移动器LS2，LS4，…场合下，作为使时钟信号CK、CKB的输入相互交替的结构来构成。

在上述晶体管P11的栅极，介于构成上述输入控制部24的N型MOS晶体管N31来输入时钟信号CKB，在晶体管P12的栅极，介于构成上述输入控制部23的N型MOS晶体管N33来输入时钟信号CK。上述晶体管P11的栅极介于构成上述输入信号控制部26的P型MOS晶体管P32，被上拉到高电平Vdd的驱动电压的电源线，同样，上述晶体管P12的栅极介于构成上述输入信号控制部25的P型MOS晶体管P34，被上拉到高电平Vdd的驱动电压的电源线。这样，向上述晶体管N31、N33；P32、P34的栅极共通地提供启动信号ENA。

因此，启动信号ENA成为激活的高电平后，介于上述晶体管N31、N33给晶体管P11、P12的时钟信号CKB、CK的输入被许可，同时晶体管P32、P34截止。与此相对，启动信号ENA成为非激活的低电平后，上述晶体管N31、N33截止，时钟信号CKB、CK的输入被阻止，同时晶体管P32、P34导通，晶体管P11、P12的栅极被上拉至高电平Vdd，输入段的该晶体管P11、P12可靠地断路。

另一方面，上述晶体管N13、N14的栅极被互相连接，同时被连接到晶体管P11、N13的漏极。与此相对，互相连接的晶体管P12、N14的漏极成为输出端，被连接到上述晶体管P15、N16的栅极。晶体管N13、N14的源极介于构成上述电力提供控制部22的N型MOS晶体管N21，与低电平Vssd的驱动电压的电源线连接。上述启动信号ENA被提供给上述MOS晶体管N21的栅极。

因此，启动信号ENA成为激活的高电平后，介于上述晶体管N21对上述升压·降压部21提供电源，启动信号ENA成为非激活的低电平后，对上述升压·降压部21的电源提供被停止。

上述输出稳定部27是使停止期间中该电平移动器的输出信号OUT稳定到低电平Vssd的驱动电压电平的电路，由向栅极提供上述启动信号ENA，并使上述晶体管P15、N16的栅极上拉连接到上述高电平Vdd的驱动电压电源线的P型MOS晶体管P41来构成。

上述构成的电平移动器LS中，在上述启动信号ENA表示动作的场合下(高电平)，晶体管N21、N31、N33导通，晶体管P32、P34、P41截止。在该状态下，来自定电流源Ic的电流在通过了晶体管P11、N13或晶体管P12、N14后，介于晶体管N21来流动。时钟信号CK、CKB施加到两晶体管P12、P11的栅极。其结果是，在两晶体管P11、P12的栅极，流动着其量分别对应于栅极-源极间电压的比率的电流。另一方面，晶体管N13、N14作为能动负荷来动作，因而晶体管P12、N14的连接点的电压成为与上述时钟信号CK、CKB的电压电平差对应的电压。该电压在由晶体管P15、N16放大功率后，作为输出信号OUT来输出。

上述升压·降压部21，与由时钟信号CK、CKB来切换输入段的晶体管P12、P11的导通/截止的构成即电压驱动型不同，是输入段的晶体管P12、P11在动作中持续导通的电流驱动型，通过如上所述按两晶体管P12、P11的栅极-源极间电压的比率来使来自定电流源Ic的电流分流，即使在上述时钟信号CK、CKB的振幅低于输入段的晶体管P12、P11的阈值的场合下，也可没有任何障碍地对时钟信号CK、CKB进行电平移动。

其结果是，各电平移动器LS2～LSn+1中，在由来自控制电路CN1～CNn的输出信号OC1～ONn向各启动端子ENA施加激活的高电平后，即使时钟信号CK、CKB的振幅低于驱动电压的高低电平侧之差(Vcc＝Vdd-Vssd，比如15V)的场合下(比如与上述视频信号的生成电路相差5V)，也可输出振幅被升压·降压至上述差Vcc的输出信号OUT。

反之，在上述启动信号ENA表示动作停止的非激活的低电平场合下，从定电流源Ic介于晶体管P11、N13或晶体管P12、N14来流动的电流，由晶体管N21而截止。因此可削减由该电流而引起的电耗。

在该状态下，各输入控制部23、24的晶体管N33、N31截止。因此，传送时钟信号CK、CKB的信号线与输入段各晶体管P12、P11的栅极被分离。在停止中，由于各输入信号控制部25、26的晶体管P34、P32导通，因而上述两晶体管P11、P12的栅电压均被上拉到高电平的驱动电压Vdd，两晶体管P11、P12截止。这样，与截止晶体管N21的场合同样，可以按定电流源Ic所输出的电流量来降低电耗。

然而在该状态下，由于不向两晶体管P11、P12提供电流，因而两晶体管P11、P12不能作为差动输入对来动作，不再能决定输出端即晶体管P12、N14的漏极之间的连接点的电位。为此，在上述启动信号ENA表示动作停止的场合下，输出稳定部27的晶体管P41导通。其结果是，上述输出端即晶体管P15、N16的栅电位被上拉到高电平的驱动电压Vdd，晶体管N16导通，输出信号OUT成为低电平。

这样，在启动信号ENA即前段控制电路CNi-1的输出信号OCi-1表示动作停止的期间，不论时钟信号CK、CKB如何，电平移动器LSi的输出信号OUTi即输出信号Li均被保持到低电平。其结果是，可防止如同在电平移动器LS的停止中输出信号OUT不稳定这种场合的双稳态多谐振荡器F误动作、或上述输出信号Li误动作，因而可实现稳定的动作。

图8是用于详细说明上述控制电路CN的动作的定时图。在时刻t11，上述时钟信号CK、CKB被切换，在时刻t12，输出信号OCi-2成为激活后，下段的电平移动器LSi-1，从自上述输出信号OCi-2的通路定时延迟了在该电平移动器LSi-1的内部发生的延迟时间W的时刻t13开始，来使输出信号Li-1激活。该电平移动器LSi-1的输出信号Li-1设定双稳态多谐振荡器Fi-1，其输出QBi-1也成为激活，并输入到控制电路CNi-1。

然而，上述控制电路CNi-1，在输出信号Li-1由于是激活的高电平而不被设定，如果时钟信号CK、CKB在时刻t14被切换，则在比其延迟的时刻t15上述输出信号Li-1成为非激活，使输出信号OCi-1激活，并使下段的电平移动器LSi起动。该输出信号OCi-1的通路定时根据以下情况而延迟，即上述输出信号Li-1的断路定时从要进行电平移动的时钟信号CK、CKB的断路定时延迟了在电平移动器LSi-1的延迟时间。

因此，在电平移动器LSi中，从来自上述控制电路CNi-1的输出信号OCi-1成为激活的时刻t15，输出信号Li的激活输出成为可能，但该输出信号Li的通路定时被减去在该电平移动器LSi的内部产生的上述延迟时间W，从时刻t16开始通路。

虽然其余的电平移动器及双稳态多谐振荡器也重复同样的过程来输出，但如果再次注意一下图8的电平移动器LSi的输出信号Li，可看出该输出信号Li中，对前后的电平移动器LSi-1、LSi+1的输出信号Li-1、Li+1，输出只与图8的斜线部分不重合的脉冲。这样，由于可生成不互相重合的移位寄存器的输出脉冲，因而在用作取样用的信号的场合下，可防止视频信号因脉冲重合而发生大的变动，而将错误的视频信号写入到数据信号线，或者在用作扫描信号的场合下，可进行旨在更新数据信号线上的视频信号的处理等。

这里，在上述图18所示的移位寄存器1中，为了如上所述使脉冲不重合，在从电平移动器1s1～1sn的输出OUT至缓冲器b1～bn之间，分别设置延迟电路d1～dn。图20是表示上述延迟电路d的一种构成例的框图。延迟电路d构成为，具有3段反转器g1～g3、NOR电路g4。来自上述电平移动器1s的输出信号1由反转器g1反转后，被输入到NOR电路g4一方的输入A，同时还介于2段反转器g2、g3，被输入到NOR电路g4另一方的输入B。NOR电路g4的动作如上所述，在至少一方的输入成为高电平后，输出低电平。

因此如图21所示，输入到该延迟电路d的电平移动器1s的输出信号1在时刻t21成为激活的高电平后，从反转器g2、g3中的延迟时间W经过之后的时刻t22，这2个输入A、B均成为低电平，NOR电路g4输出激活的高电平，在时刻t23，上述输出信号1被切换到非激活的低电平后，一方的输入A成为高电平，使输出成为非激活的低电平。因此来自上述电平移动器1s的输出信号1的脉冲幅度按图21中以斜线来表示的延迟时间W来收窄。

另一方面，上述缓冲器b如比如图22所示，由2段反转器g11、g12来组成，因而来自各缓冲器b1～bn的输出信号s11～s1n如图23所示，成为一种互相按上述延迟时间W来相隔的脉冲，如上所述脉冲不重合。

因此，通过设置使上述电平移动器LS的动作时间处于必要最小限度的上述控制电路CN，可不必再设置设定上述延迟时间W，以使输出信号L的脉冲不重合的延迟电路d，可简化驱动电路，实现狭裕度化。

不过在本发明中，虽然不必再设置上述延迟电路d，但设有上述控制电路CN。因此对两者作以比较可看出，比如上述图18所示，在延迟电路d由2个反转器及NOR电路来构成的场合下，晶体管数便成为：2个CMOS反转器×2段+4个NOR电路＝8个。而上述控制电路CN如图2所示，由NOR电路来构成，晶体管数成为4个。不过由于在控制电路CN中，对双稳态多谐振荡器F的输出进行反馈，因而配线幅度将产生影响。然而一般以发生延迟为目的的延迟电路中，有必要增大所构成的反转器(在图20中参照符号g2，g3)的尺寸，需要大的区域。因此即使考虑该配线幅度，也可实现上述的狭裕度化。

此外也可以取代成为输入到控制电路CN并向移位寄存器的外部输出的信号的电平移动器的输出信号，而采用给该移位寄存器的外部的输出电路以后的电路的任意一个输出，来使向该移位寄存器的外部输出的信号延迟。比如，在取样用信号及扫描信号的场合下，如果采用前段的最终输出的断路定时，来决定向移位寄存器的外部输出的信号的激活开始时间，则给前段的外部的输出中，给该段的外部的输出成为非激活状态，因而可以可靠地使给前段及下段的外部的输出不重合，同时在给移位寄存器的外部的输出电路以后不必再设置延迟电路，所以可实现基于简化驱动电路的狭裕度化。上述构成只改变了控制电路CN的输入，因而可易于实现。

图9是表示给上述控制电路CN的输入的其它示例的移位寄存器11a电结构的框图。该移位寄存器11a与图1的移位寄存器11相似，对应的部分附加同一参照符号，省略其说明。在该移位寄存器11a中，给上述控制电路CNi及输入到双稳态多谐振荡器Fi的设定输入端子SB的INVSi的输入，采用缓冲器Bi的输出SLi。在欲进一步增大脉冲间隔的场合下，可增加缓冲器B的段数来进行调整。

对于如上所述来构成的移位寄存器11，可广泛采用输入信号的振幅低于驱动电压的移位寄存器，作为一个优先使用示例，对用于图像显示装置的场合作以说明。图10是该图像显示装置31的框图。该图像显示装置31大致构成为，在显示面板32上搭载生成视频信号DAT的控制电路33。上述显示面板32构成为，具备具有矩阵状配置的像素PIX的显示部34、驱动上述各像素PIX的扫描信号线驱动电路35及数据信号线驱动电路36。上述扫描信号线驱动电路35由移位寄存器35a来组成，上述数据信号线驱动电路36由移位寄存器36a及取样电路36b来组成，这些移位寄存器35a、36a的至少一方采用上述移位寄存器11。

为削减制造时的工序及配线电容，上述显示部34及两个驱动电路35、36在同一基片上形成一个单体。为集成更多的像素PIX以扩大显示面积，上述显示部34及驱动电路35、36由在玻璃基片上形成的多晶硅薄膜晶体管等来构成。此外上述多晶硅薄膜晶体管以600℃以下的处理温度来制造，从而即使采用畸变点为600℃以下的普通玻璃基片，也不会发生由畸变点以上的处理而引起的翘曲及挠曲。

上述显示部34中，在由相互交叉的m个扫描信号线GL1～GLm及k个数据信号线SD1～SDk划分而形成的上述各像素PIX区，上述扫描信号线驱动电路35及数据信号线驱动电路36介于上述扫描信号线GL1～GLm及数据信号线SD1～SDk来依次写入来自上述控制电路33的视频信号DAT，由此来进行图像显示。各像素PIX按比如图11所示来构成。图11中，与上述扫描信号线GL及数据信号线SD一起，在像素PIX中，附加表示地址的上述k以下的任意整数i及上述m以下的任意整数j。

各像素PIX构成为，具有其栅极与扫描信号线GL连接，源极与数据信号线SD连接的场效应晶体管(转换元件)SW、该场效应晶体管SW的漏极与一方电极连接的像素电容Cp。上述像素电容Cp的另一方电极与对全部像素PIX共通的共通电极线连接。上述像素电容Cp由液晶电容CL及必要时附加的辅助电容Cs来构成。

这样，在选择了扫描信号线GL后，场效应晶体管SW导通，数据信号线SD上所施加的电压被施加到像素电容Cp。另一方面，在上述扫描信号线GL的选择期间结束，场效应晶体管SW截止的期间，像素电容Cp持续保持该截止时的电压。这里，液晶的透过率或反射率由施加到液晶电容CL的电压而变化。因此，通过选择扫描信号线GL，并向数据信号线SD施加与视频信号DAT对应的电压，可使像素PIX的显示状态结合视频信号DAT来变化。

这里，在从上述控制电路33至数据信号线驱动电路36为止的期间，给各像素PIX的视频信号DAT被以时分割来传送，数据信号线驱动电路36，以基于成为定时信号的在规定周期能率比为50％(也可以是50％以下)的时钟信号SCK及其反转信号SCKB与启动脉冲SSP及其反转信号SSPB的定时，从上述视频信号DAT抽出给各像素PIX的视频数据。具体地说，上述移位寄存器36a与来自控制电路33的时钟信号SCK、SCKB的通路定时同步来依次移动启动脉冲SSP、SSPB，由此来生成其定时随上述时钟信号SCK、SCKB的每半个周期而异的输出信号S1～Sn，取样电路36b以该各输出信号S1～Sn所示的定时来对上述视频信号DAT取样，并向各数据信号线SD1～SDk输出。

同样，扫描信号线驱动电路35中，上述移位寄存器35a与来自控制电路33的时钟信号GCK、GCKB同步来依次移动启动脉冲GSP、GSPB，由此向各扫描信号线GL1～GLm输出其定时随各规定的间隔而异的扫描信号。

按上述来构成的图像显示装置31中，显示面板32上形成的显示部34及驱动电路35、36，如上所述由多晶硅薄膜晶体管等来形成，其驱动电压Vcc被设定到比如上述的15[V]，而另外在集成电路芯片上形成的上述控制电路33则由单晶硅晶体管来形成，其驱动电压被设定到比如5[V]或其以下的低于上述驱动电压Vcc的值。

这样，尽管显示部34及驱动电路35、36与控制电路33在相互各异的基片上形成，但在两者之间传送的信号数比上述显示部34与驱动电路35、36之间的信号数大幅减少，达到上述视频信号DAT和各启动脉冲SSP、SSPB；GSP、GSPB及各时钟信号SCK、SCKB；GCK、GCKB的程度。由于控制电路33由单晶硅晶体管来形成，因而易于确保充分的驱动能力。因此即使在相互各异的基片上形成，制造时的工序及配线电容或电耗的增加，也可被抑制到不成为问题的程度。

这样可实现一种使在显示面板32上单体形成的驱动电路35、36由多晶硅等来形成，而且驱动电压有必要高于外部电路的电平移动器13只在必要的最小限期间内能动化，以削减电耗，同时可实现窄裕度化的图像显示装置31。

由于上述驱动电路35、36与上述显示部34在同一基片上形成，因而这些驱动电路35、36与各像素PIX之间的配线在该基片上配置，不必设置到基片外。因此即使扫描信号线GL及数据信号线SD的数量增加，设置到基片外的信号线数也不变化，不必追加配线。这样，可削减制造时的工序，可防止各信号线所不希望的电容增大，还可防止集成度的下降。

此外，上述驱动电路35、36构成为具有由多晶硅薄膜晶体管组成的转换元件。这里，上述多晶硅薄膜晶体管与单晶硅薄膜晶体管相比，晶体管性能大为劣化，而且阈值高，因而驱动电压也高。因此蕴含着必须采用电流驱动型电平移动器，持续流动的电流占据电耗的大部分的大问题。电流持续流动这一点还会引起晶体管的劣化。

因此通过采用搭载了本发明的移位寄存器11的上述驱动电路35、36，可大幅削减成为问题的持续流动的电流，因而可大大解决多晶硅薄膜晶体管所蕴含的问题。

由于多晶硅薄膜晶体管中，硅晶粒的粒径有离差，因而即使在同一玻璃基片上形成的晶体管之间也有特性离差。在该场合下，取样脉冲之间的间隔会有离差，当取用必要的取样脉冲间隔后，延迟电路的反转器数及其尺寸将大大增多。

然而由于本发明的移位寄存器11中的上述控制电路CN对多晶硅薄膜晶体管性能恶化即电路延迟这一现象进行反向利用，来确保取样脉冲间隔，因而在利用多晶硅来构成的上述驱动电路35、36的场合下，可最大限度地发挥本发明的效果。

此外上述驱动电路35、36及各像素PIX包含在600℃以下的处理温度制造的转换元件。因此可在廉价的玻璃基片上构成晶体管，具有可廉价大量地制造面板，提高商品价值的长处。然而由于在600℃以下形成的晶体管不是单晶硅，而是上述多晶硅，因而将成为特性恶化的晶体管。此外由于在玻璃中硅片各异，含有较多的杂质，因而晶体管的性能会由该影响而恶化。因此在普通的驱动电路中不能解决电耗问题。

另一方面，如果可在玻璃基片上形成具有移位寄存器可动作的性能的晶体管，与在由玻璃基片组成的显示面板上贴附各种驱动电路相比，在同一玻璃基片上形成了像素用晶体管及驱动电路用晶体管这一做法具有以下长处：即，可降低接触不良及面板模块的尺寸、由于可采用与像素的晶体管相同的处理工序来形成驱动电路自身因而成本降低。但是会发生硅片各异、玻璃尺寸过大(单边从数十cm至数百cm)、在处理中晶体管性能恶化及产生离差。其结果是，由于玻璃基片的尺寸过大，因而晶体管应驱动的负荷也大大增加。因此信号的延迟便增大，有必要增大晶体管的尺寸，为处于容许延迟范围内，还有必要提高晶体管的能力。因而其结果是，有必要提高电流驱动型电平移动器的能力，从而产生非常大的持续电流。

为此，基于大幅削减持续电流的必要性，通过采用本发明的驱动电路35、36，可最大限度地发挥削减持续电流的效果。

[实施方式2]

基于图12～图17，对本发明的其它实施方式作以下说明。

图12是表示本发明其它实施方式的移位寄存器41的电结构的框图。该移位寄存器41与上述的移位寄存器11类似，对应部分附加同一参照符号，省略其说明。应注意的是，在该移位寄存器41中，上述多段双稳态多谐振荡器F1～Fn被作为双稳态多谐振荡器块G1、G2、…Gh，分割成多个组。在该图12的示例中，如图13所示，1个双稳态多谐振荡器块G1中具有4个双稳态多谐振荡器F1～F4，因而成为n/4h。另一方面，也可以考虑在上述图1的移位寄存器11中，各双稳态多谐振荡器块具有1段双稳态多谐振荡器。

上述双稳态多谐振荡器块G1构成为，除了上述双稳态多谐振荡器F1～F4之外，还具有2个电平移动器LS1a、LS1b、2个控制电路CN1a、CN1b、按各双稳态多谐振荡器F1～F4设置的反转器INVS1～INVS4、模拟开关K1～K4、转换元件S1～S4。

上述电平移动器LS1a、LS1b如上所述设有2个，从而即使上述时钟信号CK及CKB的任意一个激活，也可输出输出信号L1～L4，受奇数号双稳态多谐振荡器F1、F3的输出信号的影响来动作的电平移动器LS1a的输出OUT由上述双稳态多谐振荡器F1、F3的输出QB，被模拟开关K1、K3来切换，成为上述输出信号L1、L3。受偶数号双稳态多谐振荡器F2、F4的输出信号的影响来动作的电平移动器LS1b的输出OUT由上述双稳态多谐振荡器F2、F4的输出QB，被模拟开关K2、K4切换，成为上述输出信号L2、L4。在各输出信号L1～L4未激活时，由各双稳态多谐振荡器F1～F4的输出Q，转换元件S1～S4导通，各输出信号L1～L4成为低电平Vss的驱动电压电平。

如此构成的双稳态多谐振荡器块G1中采用的控制电路CN1a、CN1b如比如图14所示，可由2个NOR电路来构成。其余的双稳态多谐振荡器块G2～Gh也与该双稳态多谐振荡器块G1同样来构成。

图15是用于说明上述构成的移位寄存器41的动作的波形图。双稳态多谐振荡器F1、F3的输出信号Q被输入到控制电路CN1a，为向输出信号L1、L3输出脉冲，控制电路CN1a检测该双稳态多谐振荡器F1、F3动作的期间。利用该检测出的信号、移位寄存器的输入信号(或启动脉冲)或双稳态多谐振荡器块的输入信号SIN及输出信号L2，只在电平移动必要期间，输出控制电路CN1a的输出信号，而在不需要电平移动的期间，如同图中的斜线部所示，使电平移动器LS1a的动作停止。

同样，双稳态多谐振荡器F2、F4的输出信号Q被输入到控制电路CN1b，为向输出信号L2、L4输出脉冲，检测该双稳态多谐振荡器F2、F4动作的期间。利用该检测出的信号、移位寄存器的输出信号(或启动脉冲)L1及L3，只在电平移动所必需的期间作为控制电路CN1b的输出信号来输出，而在不需要电平移动的期间，则使电平移动器LS1b的动作停止。其结果是，在图15中的斜线部期间，可停止电平移动器LS1a、LS1b，因而可削减电耗。

然而在该场合下，电平移动器LS的起动时间不是上述SCK1个时钟，而是在该电平移动器LS所担当的取样脉冲等的脉冲时间起动。

在本实施方式中，控制电路CN1a与电平移动器LS1a及双稳态多谐振荡器F2形成1个段，控制电路CN1a与电平移动器LS1a及双稳态多谐振荡器F4形成1个段，控制电路CN1b与电平移动器LS1b及双稳态多谐振荡器F3形成1个段，控制电路CN1b与电平移动器LS1b及下一个双稳态多谐振荡器块的双稳态多谐振荡器即F1形成1个段。从图15的控制电路CN1a·CN1b的输出信号波形可看出，在各段，控制电路CN1a控制电平移动器LS1a的动作期间包含电平移动器LS1a的输出信号上升定时并小于时钟信号CK·CKB的周期，控制电路CN1b控制电平移动器LS1b的动作期间包含电平移动器LS1b的输出信号上升定时并小于时钟信号CK·CKB的周期。

从何处开始取出给控制电路CN的控制输出为好这一点，随电路构成而异。比如，可以如同移动寄存器11等那样利用前1个线路的输出。此外在通过利用数段前的信号来使双稳态多谐振荡器复位，来扩大了Q信号脉冲幅度的场合下，也可以利用数段的输出，只在SCK1个时钟时间起动电平移动器。在有的场合下如图13所示利用多个输出，在有的场合下则利用自段的输出来进行控制。即概略地说，包含自段，利用其它输出，来将电平移动器的起动时间大致设为SCK1个时钟。此外是否将输入到各个块的脉冲传送到下段的块这一点，由各块的双稳态多谐振荡器的输出及各块的输出状态来决定。

上述移位寄存器11、11a、31中，与上述特开2001-307495号公报同样，将通过由电平移动器LS使时钟信号CK、CKB升压及/或降压而得到的输出L作为移位寄存器的输出SL，但也可以与上述日本国公开专利公报「特开2000-339984号公报(公开日2000年12月8日)」同样，将双稳态多谐振荡器的输出Q作为移位寄存器的输出SL。在该场合下，只需取代电平移动器LS的输出信号L，将双稳态多谐振荡器F的输出信号Q变更为向移位寄存器的外部输出的信号，并变更针对双稳态多谐振荡器F的复位R的配线即可，因而易于实现。

此外如上述移位寄存器11、11a、41那样，在将通过由电平移动器LS使时钟信号CK、CKB升压及/或降压而得到的输出L作为给移位寄存器的外部的输出SL的场合下，下述构成尤其为好。即，首先由上述电平移动器LS而升压或降压了的时钟信号CK、CKB成为移位寄存器11、11a、31的输出信号L，该输出信号L具有与时钟信号CK、CKB相同的脉冲幅度，或具有即使发生波动也被削减至不互相重合的程度的脉冲幅度。这样，可调节成被升压或降压了的输出信号Li与邻接的被升压或降压了的输出信号Li-1、Li+1不重合。

在将M设为2以上的整数时，取代时钟信号CK、CKB，利用相位互相错开了1/M周期的M种时钟信号源脉冲，将各时钟信号源脉冲依次每隔(M-1)个来输入到上述多段双稳态多谐振荡器。具体地说，图16的移位寄存器11b中，将图17所示的时钟信号源脉冲SCK1～SCK4及其反转信号依次输入到各双稳态多谐振荡器。这样，可将时钟脉冲降低到1/M，在将这种移位寄存器用于上述驱动电路35、36等的场合下，在从控制电路33输入时钟信号时，可将频率抑制到较低，并可以按与SCK1～SCK4连接的转换元件的减少量来降低线路负荷，因而该控制电路33的电耗也可进一步降低。

此外将上述M种时钟信号设定到激活期间不互相重合的相位。为此可将上述M种各时钟信号的能率比设定到100×(1/M)％以下。这样在给移位寄存器的外部的输出电路以后不必再设置延迟电路等，可实现基于电路简化的狭裕度化。通过调节上述能率比，不必变更移位寄存器的电路构成，便可容易而且任意地改变脉冲幅度。通过使相位按各时钟信号源脉冲周期的1/M来错开，可以作为由M种时钟信号源脉冲的组合所组成的信号动作周期之一，来定义时钟信号源脉冲周期1/M的2倍的周期。它等于时钟信号CK、CKB的周期。如图17所示，在各时钟信号源脉冲的激活期间(同图中高电平侧脉冲的脉冲长)等于各时钟信号源脉冲周期的1/M的场合下，M种时钟信号源脉冲组合成为与上述时钟信号CK、CKB等效的信号。

[实施方式3]

基于图24～图34，对本发明的其它实施方式作以下说明。

图24是表示本实施方式中移位寄存器51的电结构的框图。移位寄存器51具有移位寄存器块SR0～SRn+2、电平移动器LS′。移位寄存器块SR0、SR1、…、SRn+2被依次级联连接。各移位寄存器块具有时钟输入端子CK、CKB、输入端子CIN、输出端子Q、复位端子R。在将移位寄存器块SR0设为0号的移位寄存器块SRn+1方向奇数号的移位寄存器块中，时钟信号CK被输入到时钟输入端子CKB，时钟信号CK的反转信号即时钟信号CKB被输入到时钟输入端子CK。偶数号移位寄存器块中，时钟信号CK被输入到时钟输入端子CK，时钟信号CKB被输入到时钟信号CKB。

电平移动器LS′从由移位寄存器51的外部输入的启动脉冲信号SSP、SSPB，来生成移动了电平以使移位寄存器块SR0可动作的脉冲信号，并输入到移位寄存器块SR0的输入端子CIN。移位寄存器块SR0从该信号来生成脉冲信号即输出信号Q0，并从输出端子Q输出。该输出信号Q0被输入到移位寄存器块SR1的输入端子CIN。以后同样，脉冲信号被依次转送到移位寄存器块SRn+2，输出信号Q1～Qn+2被依次输出。移位寄存器块SR0～SRn的复位端子R与2段后的移位寄存器块的输出端子Q连接，移位寄存器块SR0～SRn的输出信号Q0～Qn的脉冲信号由2段后的移位寄存器块的输出信号的输入而下降，即被复位。移位寄存器块SRn+1、SRn+2的复位端子与移位寄存器块SRn+2的输出端子Q连接，移位寄存器块SRn+1、SRn+2的输出信号由移位寄存器块SRn+2的输出信号而复位。

移位寄存器块SR1～SRn的输出信号Q1～Qn成为向移位寄存器51的外部输出的信号。这些信号由与图18同样的延迟电路d1～dn及缓冲器b1～bn来处理，成为取样脉冲及扫描信号等的输出信号SL1～SLn。

接下来，图25表示上述各移位寄存器块的构成。该移位寄存器块的构成与移位寄存器块SR0～SRn+2均相同，以移位寄存器块SRj(j＝0～n+2)作代表性表示。

移位寄存器块SRj具有控制电路CNj、电平移动器LSj、双稳态多谐振荡器Fj、反转器INVS1j、INVS2j。

电平移动器LSj及双稳态多谐振荡器Fj具有与图1的电平移动器LSi及双稳态多谐振荡器Fi同样的构成。

控制电路CNj具有2个输入端子IN1、IN2。一方输入端子IN2成为移位寄存器块SRj的输入端子CIN(图中为CINj)，另一方的输入端子IN1与双稳态多谐振荡器Fj的反转输出端子QB连接。控制电路CNj的输出端子OUT介于反转器INVS1j与电平移动器LSj的启动端子ENA连接，控制电路CNj的输出信号CNOj的反转信号输入到电平移动器LSj的启动端子ENA。电平移动器的时钟输入端子CK、CKB成为移位寄存器块SRj的时钟输入端子CK、CKB。电平移动器的输出端子OUT介于反转器INVS2j与双稳态多谐振荡器Fj的反转设定输入端子SB连接，电平移动器LSj的输出信号SOj的反转信号输入到双稳态多谐振荡器Fj的反转设定输入端子SB。双稳态多谐振荡器Fj的正转输出端子Q成为移位寄存器块SRj的输出端子Q(图中为Qj)，双稳态多谐振荡器Fj的复位端子R成为移位寄存器块SRj的复位端子R(图中为Rj)。

此外图26表示上述控制电路CNj的构成。控制电路CNj由以上述输入端子IN1、IN2作为输入端子，以上述输出端子OUT作为输出端子的双输入NAND电路来构成。

在本实施方式中，各移位寄存器块SR0～SRn中的控制电路CNj、电平移动器LSj、双稳态多谐振荡器Fj形成1个段。以下对于j＝1～n，在特别强调形成组这一事实时，取代j而采用k。

接下来，利用图27及图28所示的定时图，对上述构成的移位寄存器块SRj的动作作以说明。图28表示启动脉冲信号SSP、时钟信号CK、移位寄存器块SRj的启动信号ENAj(以下适当地对端子名称附加编号来代用信号名)及输出信号Qj的波形，图27表示1～n的j中成为奇数的移位寄存器块SRj中各信号的波形。

首先如图28所示，与时钟信号CK同一脉冲幅度的脉冲信号即启动脉冲信号SSP及其反转信号SSPB(未图示)被输入到电平移动器LS′。电平移动器LS′中，启动脉冲信号SSP被电平移动，直至达到双稳态多谐振荡器Fj的驱动电压为止，以保持若干延迟原状的相位关系来输出。这样，被电平移动了的启动脉冲信号SSP如图25所示，被作为输入信号CIN0输入到移位寄存器块SR0。由于双稳态多谐振荡器F0的反转输出信号QB预先成为非激活的高电平，因而电平移动器LS0的启动信号ENA0如图28所示上升至高电平。与此相伴，由于电平移动器LS0的输出信号LSO0上升至高电平，因而双稳态多谐振荡器F0的反转输出信号QB成为激活即低电平。该启动信号ENA0在成为激活的高电平之后，以在各电路产生的信号的延迟时间所决定的定时下降至非激活的低电平。决定该启动信号ENA0的成为非激活的定时的上述延迟时间主要基于在双稳态多谐振荡器F0内的延迟时间和在控制电路CNO内的延迟时间。

因此，启动信号ENA0如图28所示成为窄幅脉冲。双稳态多谐振荡器F0的输出信号Q0如图28所示与启动信号ENA0的上升大致同步来上升，达到激活即高电平，直至由2段后的移位寄存器块SR2的输出信号Q2来复位为止。

接下来，输出信号Q0成为移位寄存器块SR1的输入信号CIN1，进行图27的信号处理。在图27中假设j＝1。图27表示奇数号移位寄存器块的动作，输入到时钟端子CK的时钟信号是CKB。同图的「CK」波形意味着时钟信号CKB。在考虑偶数号移位寄存器块的处理时，可将同图的「CK」波形作为时钟信号CK。

当输入信号CIN1为高电平时，由于双稳态多谐振荡器F1的反转输出信号QB预先成为非激活的高电平，因而输出信号CNO1成为低电平。低电平信号从反转器INVS11中通过，成为高电平，并输入到电平移动器LS1的启动端子ENA。在启动信号ENA1为高电平的期间，电平移动器LS1成为可进行电平移动器动作的状态。在可进行电平移动器动作的状态，时钟信号CK被电平移动，作为输出信号LSO1来输出。

由于在高电平信号被输入到了启动端子ENA的最初时点，时钟信号CK为低电平，因而电平移动器LS1的输出信号LSO1为低电平。由于在时钟信号CK的1个脉冲长度之后(时钟信号CK的二分之一周期后)，时钟信号CK成为高电平，因而输出信号LSO1成为高电平。高电平输出信号LSO1通过反转器INVS2j而成为低电平，并输入到双稳态多谐振荡器F1的反转设定输入端子SB。这样，双稳态多谐振荡器F1被设定，双稳态多谐振荡器F1的输出信号Q1成为高电平，反转输出信号QB1成为低电平。由于反转输出信号QB1被输入到控制电路CN1的输入端子IN1，因而在从反转输出信号QB1成为低电平的定时开始经过了控制电路CN1中的延迟时间的定时，电平移动器控制电路CN1的输出信号CNO1成为高电平。当输出信号CNO1从反转器INVS11中通过，而且低电平信号被输入到电平移动器LS1的启动端子ENA后，电平移动器LS1成为非动作状态。

电平移动器LS1成为非动作状态后，其输出信号LSO1成为低电平，但双稳态多谐振荡器F1的输出信号Q1及反转输出信号QB1维持激活电平(输出信号Q1为高电平，反转输出信号QB1为低电平)，直至高电平信号被输入到复位端子R为止。此后，这些输出信号Q1及反转输出信号QB1在2段后的移位寄存器块SR3所具有的双稳态多谐振荡器F3的输出信号Q3成为高电平的定时，成为非激活(输出信号Q为低电平，反转输出信号QB为高电平)。图27中，将输出信号Q3作为复位信号R1来表示。

从图27的启动信号ENA1可看出，如斜线所示，电平移动器LS1的动作期间成为时钟信号CK的大约1个脉冲长(时钟信号CK的大约二分之一周期)。决定该启动信号ENA1的成为非激活的定时的上述延迟时间主要基于在双稳态多谐振荡器F1内的延迟时间和在控制电路CN1内的延迟时间。

以后同样，如图28所示，从分别具有上述段的移位寄存器块SR1至移位寄存器块SRn为止，边缩短电平移动器LSk(k＝1～n)的动作期间，边依次输出输出信号Qk。移位寄存器块SRn+1、SRn+2中，输出信号Qn+1、Qn+2由移位寄存器块SRn+2的输出信号Qn+2而被复位。

如图28所示，电平移动器LSk(k＝1～n)的动作期间比以往短斜线所示的期间。在本实施方式中从移位寄存器51获得输出信号Qk(k＝1～n)是最终目的，所以为得到输出信号Qk而使电平移动器LSk成为最小限的动作时间。因此，如果在各移位寄存器块SRk开始了输出信号Qk的脉冲，则其脉冲结束时间可以任意决定而不需要更多的电平移动器LSk的动作，利用此点，尽快把启动信号ENAk作为非激活除去斜线期间。从图27可以看出，如果开始了移位寄存器LSk的输出信号LSOk的脉冲，则双稳态多谐振荡器Fk的输出信号Qk的脉冲开始，所以如果输出信号LSOk的脉冲开始，则可以把启动信号ENAk作为非激活。

移位寄存器LSk、双稳态多谐振荡器Fk以及控制电路CNk存在信号处理的延迟时间。移位寄存器LSk把输入的时钟信号CK·CKB稍许延迟作为输出信号LSOk输出，在移位寄存器LSk输出了输出信号LSOk之后，从输出信号LSOk的脉冲开始时稍许延迟来开始输出信号Qk以及反转输出信号QBk的脉冲，之后再稍许延迟来输出控制电路CNk的输出信号CNOk，启动信号ENAk成为低电平。虽然反转器INVS1k·INVS2k也存在延迟，但这是为了符合逻辑或是电压的缓冲而用，可以考虑没有这些的移位寄存器，从而在此的延迟并非是本质性的。因此，作为延迟时间，双稳态多谐振荡器Fk和控制电路CNk的延迟时间是支配性的。

双稳态多谐振荡器Fk的输出信号Qk的脉冲如果成为了可确保的状态，就不需要移位寄存器LSk的更多的动作，基于这种基本考虑，在输出信号Qk以及反转输出信号QBk的脉冲开始经过了稍许时间的时间点，把启动信号ENAk作为非激活，则可以在输出信号Qk的脉冲开始后确切地停止移位寄存器LSk的动作。因此，只要在控制电路CNk得到延迟时间即可。

而且，如果得到了输出信号LSOk的脉冲开始就不需要移位寄存器LSk的更多的动作，基于这种动作时间最小限度的考虑，在输出信号LSOk的脉冲开始经过了稍许时间的时间点，把启动信号ENAk作为非激活，则可以在输出信号Qk的脉冲开始后或者同时确切地停止移位寄存器LSk的动作。因此，只要在双稳态多谐振荡器Fk和控制电路CNk中的至少一方得到延迟时间即可。然而，在本实施方式中，贡献了双稳态多谐振荡器Fk和控制电路CNk双方的延迟时间。

另外，输出信号Qk由于成为接着的移位寄存器块SRk+1的输入信号CINk+1，而所述延迟量招致接着的启动信号ENAk+1为激活的定时的延迟，启动信号ENAk的脉冲幅度成为约1脉冲长(时钟信号CK的约2分之1周期)。

本实施例的本质在于电平移动时钟信号的上升边缘。为此，即使主动使移位寄存器块SRk的输入信号CIN延迟，也可以电平移动时钟信号的上升边缘，使移位寄存器正常动作。利用这一点，在对电平移动时钟信号的上升边缘不存在问题的程度上，使移位寄存器块SRk的输入信号CIN延迟，还可以使移位寄存器LSk的动作时间变得更短。因此，可以进一步把电耗削减移位寄存器LSk的动作时间变短的量。为了使移位寄存器块SRk的输入信号CIN延迟，在符合逻辑的基础上可以插入多个反转器，也可以把移位寄存器块SRk-1的输出作为移位寄存器块SRk的输入信号CIN，而且可以把移位寄存器块SRk-1的输出经过了延迟电路dk-1或缓冲器bk-1等之后的、延迟了的信号作为移位寄存器块SRk的输入信号CIN。

根据本实施方式的移位寄存器51，可以一边使给移位寄存器51外部的输出信号Qk的脉冲长达到时钟信号脉冲长的2倍，一边使移位寄存器块SRk的电平移动器LSk的动作期间成为时钟信号CK的大约1个脉冲长(时钟信号CK的大约二分之一周期)。通过适宜选择复位信号Rk中使用的信号，不论电平移动器LSk的动作期间如何，输出信号Qk的脉冲长均可延长。

从图27可看出，在上述各段，控制电路CNk(k＝1～n)可以控制成使电平移动器LSk的动作期间小于包含电平移动器LSk的输出信号LSOk的上升定时的时钟信号CK·CKB的周期。这里，所谓输出信号的上升定时意味着脉冲的开始定时，包含向高电平侧上升的输出信号及向低电平侧上升的输出信号这两方。由于将各段的双稳态多谐振荡器Fk的输出信号Qk(或者也可以是其反转信号QBk)作为向移位寄存器51的外部输出的脉冲信号来使用，因而如果双稳态多谐振荡器Fk的输出信号Qk一旦上升，则可另外任意设定该输出信号Qk的下降定时，不必使电平移动器LSk持续动作，因而可使电平移动器LSk的动作期间小于上述时钟信号CK·CKB的周期。即，在将双稳态多谐振荡器Fk的输出信号Qk或其反转信号QB用作其脉冲长大于时钟信号CK·CKB的脉冲长的上述脉冲信号的场合下，与动作期间大于时钟信号CK·CKB的周期的传统技术不同，电平移动器LSk的动作期间可不受限于脉冲长度来小于时钟信号CK·CKR的周期，在电平移动器LSk中可削减电耗。

电平移动器LS0、LSn+1不是属于输出给移位寄存器51的外部的输出信号的段或块的电平移动器，但从图28的启动信号ENA0、ENAn+1的波形可看出，该电平移动器LS0、LSn+1的动作期间也小于没有控制电路CN0、CNn+1的场合。电平移动器LSn+1的动作期间只缩短时钟信号CK·CKB的脉冲长(时钟信号CK·CKB的二分之一周期)。

通过上述过程，可实现低电耗的移位寄存器。

接下来，图29表示移位寄存器块SRj的电平移动器及双稳态多谐振荡器采用了日本公开专利公报[特开2001-356728号公报(2001年12月26日公开)]中记载的选通电路及双稳态多谐振荡器块的场合下的构成。但双稳态多谐振荡器的构成作了适当变更。

选通电路GCj具有晶体管P51、N50、N51、N52。双稳态多谐振荡器Fj具有晶体管P52、P53、P54、N53、N54及反转器INVSRj。晶体管P51～P54是P沟道型MOS晶体管，晶体管N50～N54是N沟道型MOS晶体管。

晶体管P51及N51被串联连接于电源VDD与时钟输入端子CK之间。晶体管N50被连接于晶体管P51同N51的连接点与电源VSS之间。晶体管P51、N50的栅极与控制电路CNj的输出端子OUT连接。晶体管P51的栅极为低激活，与启动端子ENAB连接。该启动端子ENAB相当于将图25的INVS1j与电平移动器LSj的启动端子ENA合并。晶体管P52与N52被串联连接于电源VDD与时钟输入端子CKB之间，该连接点成为选通电路GCj的输出端子。晶体管N52的栅极与晶体管N51的栅极连接，这些栅极与晶体管N51的漏极连接。晶体管P52的栅极为低激活，反转器INVSRj的输出被输入，反转器INVSRj的输入端子成为双稳态多谐振荡器Fj的复位端子。晶体管P53及N53被串联连接于电源VDD与电源VSS之间。晶体管P54及N54被串联连接于电源VDD与电源VSS之间。晶体管P53的栅极与晶体管N53的栅极互相连接，该连接点被连接到晶体管P54与N54的连接点。晶体管P54的栅极与晶体管N54的栅极互相连接，该连接点被连接到晶体管P53与N53的连接点，同时成为双稳态多谐振荡器Fj的反转输出端子QB。晶体管P54与N54的连接点成为双稳态多谐振荡器Fj的正转输出端子Q。

接下来，利用图30及图31所示的定时图，对上述构成的移位寄存器块SRj的动作作以说明。图31表示启动脉冲信号SSP、时钟信号CK、移位寄存器块SRj的启动信号ENABj(以下适宜地对端子名附加编号，代用信号名)及输出信号Qj的波形，图30表示1～n的j中成为奇数的移位寄存器块SRj中各信号的波形。

首先如图31所示，时钟信号CK与相同脉冲幅度的脉冲信号即启动脉冲信号SSP及共反转信号SSPB(未图示)被输入到电平移动器LS′。在电平移动器LS′中，启动脉冲信号SSP被进行电平移动，直至达到双稳态多谐振荡器Fj的驱动电压为止，以保持若干延迟原状的相位关系来输出。这样，电平移动后的启动脉冲信号SSP如图29所示，被作为输入信号CIN0输入到移位寄存器块SR0后，由于双稳态多谐振荡器F0的反转输出信号QB预先成为非激活的高电平，因而选通电路GC0的启动信号ENAB0成为低电平。这样，选通电路GC0动作，反转输出信号QB成为激活的低电平。该启动信号ENAB0在成为激活的低电平之后，以在各电路产生的延迟时间所决定的定时上升至非激活的高电平。决定该启动信号ENAB0的成为非激活的定时的上述延迟时间主要基于在控制电路CNO内的延迟时间。

接下来，输出信号Q0成为移位寄存器块SR1的输入信号CIN1，进行图30的信号处理。图30中假设j＝1。图30表示奇数号移位寄存器块的动作，输入到时钟端子CK的时钟信号是CKB。同图的「CK」波形意味着时钟信号CKB。在考虑偶数号移位寄存器块的处理时，可将同图的「CK」波形作为时钟信号CK。

当输入信号CIN1为高电平时，由于双稳态多谐振荡器F1的反转输出信号QB预先成为非激活的高电平，因而控制电路CN1的输出信号成为低电平。低电平信号输入到选通电路GC1的启动端子ENAB。选通电路GC1在启动信号ENAB1为低电平的期间成为可动作的状态。在可动作的状态，时钟信号CK被电平移动，并向双稳态多谐振荡器F1输出。

由于在低电平信号被输入到了启动端子ENAB的最初时点，时钟信号CK为低电平，时钟信号CKB为高电平，因而双稳态多谐振荡器F1的反转输出信号QB保持高电平不变。由于在时钟信号CK的1个脉冲长度之后(时钟信号CK的二分之一周期后)，时钟信号CK成为高电平，时钟信号CKB成为低电平，因而双稳态多谐振荡器F1的输出信号Q1成为高电平，反转输出信号QB1成为低电平。由于反转输出信号QB1被输入到控制电路CN1的输入端子IN1，因而在从反转输出信号QB1成为低电平的定时开始经过了控制电路CN1中的延迟时间的定时，控制电路CN1的输出信号成为高电平。

高电平信号输入到选通电路GC1的启动端子ENAB后，选通电路GC1成为非动作状态。

选通电路GC1成为非动作状态后，其输出信号成为低电平，但双稳态多谐振荡器F1的输出信号Q1及反转输出信号QB1维持激活电平(输出信号Q1为高电平，反转输出信号QB1为低电平)，直至高电平信号被输入到复位端子R为止。此后，这些输出信号Q1及反转输出信号QB1，在2段后的移位寄存器块SR3所具有的双稳态多谐振荡器F3的输出信号Q3成为高电平的定时成为非激活(输出信号Q为低电平，反转输出信号QB为高电平)。图30中，将输出信号Q3作为复位信号R1来表示。

在输入到选通电路GC1的时钟信号CK、CKB的振幅小于电源电压的振幅的场合下，选通电路GC1中产生持续流动的电流。从图30的启动信号ENAB1可看出，如斜线所示，选通电路GC1的动作期间成为时钟信号CK的大约1个脉冲长(时钟信号CK的大约二分之一周期)。决定该启动信号ENAB1的成为非激活的定时的上述延迟时间主要基于在控制电路CN1内的延迟时间。

在传统构成的场合，在输入信号CIN1成为高电平的期间，产生持续流动的电流，而在本示例场合下，则可削减在选通电路GC1中持续流动的电流。

以后同样，如图31所示，从分别具有上述段的移位寄存器块SR1至移位寄存器块SRn为止，边缩短选通电路GCk(k＝1～n)的动作期间边依次输出输出信号Qk。移位寄存器块SRn+1、SRn+2中，输出信号Qn+1、Qn+2由移位寄存器块SRn+2的输出信号Qn+2而被复位。

如图31所示，选通电路GCk(k＝1～n)的动作期间比以往短斜线所示的期间。在本实施方式中从移位寄存器51获得输出信号Qk(k＝1～n)是最终目的，所以为得到输出信号Qk而使选通电路GCk成为最小限的动作时间。因此，如果在各移位寄存器块SRk开始了输出信号Qk的脉冲，则其脉冲结束时间可以任意决定而不需要更多的选通电路GCk的动作，利用此点，尽快把启动信号ENABk作为非激活除去斜线期间。从图30可以看出，如果双稳态多谐振荡器Fk的输出信号Qk以及反转输出信号QBk的脉冲开始，更正确地讲是为了有后述的延迟而开始了反转输出信号QBk的脉冲，则可以把启动信号ENABk作为非激活。

选通电路GCk、双稳态多谐振荡器Fk以及控制电路CNk存在信号处理的延迟时间。选通电路GCk把电平移动了输入的时钟信号CK、CKB的信号稍许延迟输出，在从选通电路GCk输出了信号之后，输出信号Qk被稍许延迟输出并且反转输出信号QBk被不延迟输出，从反转输出信号QBk的输出定时稍许延迟，控制电路CNk的输出信号即启动信号ENABk成为高电平。因此，从选通电路GCk输出了信号之后，作为到启动信号ENABk成为高电平为止的延迟时间，控制电路CNk的延迟时间是支配性的。

双稳态多谐振荡器Fk的输出信号Qk的脉冲如果成为了可确保的状态，就不需要选通电路GCk的更多的动作，基于这种基本考虑，在反转输出信号QBk的脉冲开始经过了稍许时间的时间点，把启动信号ENABk作为非激活，则可以在成为了得到输出信号Qk的脉冲开始的状态后确切地停止选通电路GCk的动作。因此，只要在控制电路CNk得到延迟时间即可。

而且，由于没有从选通电路GCk输出信号到双稳态多谐振荡器Fk输出反转输出信号QBk为止的延迟，所以只要在控制电路CNk得到延迟时间即可，这一条件也适合于使选通电路GCk的动作时间最小限的想法。

另外，输出信号Qk由于成为接着的移位寄存器块SRk+1的输入信号CINk+1，而所述延迟量招致接着的启动信号ENABk+1为激活的定时的延迟，启动信号ENABk的脉冲幅度成为约1脉冲长(时钟信号CK的约2分之1周期)。

本实施例的本质在于选通电路GCk的动作期间中输入所希望的时钟信号的上升边缘。为此，即使主动使移位寄存器块SRk的输入信号CIN延迟，也可以在选通电路GCk的动作期间中把所希望的时钟信号的上升边缘输入到选通电路GCk，这样就可以使移位寄存器正常动作。利用这一点，在把所希望的时钟信号的上升边缘输入到选通电路GCk时，到选通电路GCk动作的程度为止，使移位寄存器块SRk的输入信号CIN延迟，还可以使选通电路GCk的动作时间变得更短。因此，可以把电耗削选通电路GCk的动作时间变短的量。为了使移位寄存器块SRk的输入信号CIN延迟，在符合逻辑的基础上可以插入多个反转器，也可以把移位寄存器块SRk-1的输出作为移位寄存器块SRk的输入信号CIN，而且可以把移位寄存器块SRk-1的输出经过了延迟电路dk-1或缓冲器bk-1等之后的、延迟了的信号作为移位寄存器块SRk的输入信号CIN。

由上述过程，可得到与图27及图28的场合同样的效果。

接下来，图32表示将双稳态多谐振荡器的输出信号作为向移位寄存器的外部输出的信号的其它构成例。

图32所示的移位寄存器61与上述图1所示的移位寄存器11类似，对应的部分附加同一参照符号，省略其说明。

移位寄存器61具有移位寄存器部62及电平移动器部63。移位寄存器部62构成为，对图1的移位寄存器11的移位寄存器部12追加双稳态多谐振荡器Fn+1，同时将双稳态多谐振荡器Fi(i＝1～n)的输出信号Qi作为向移位寄存器61的外部输出的信号。此外不存在双稳态多谐振荡器Fn+1的输出信号Qn+1的连接目标。与此相伴，输出信号Qi被输入到缓冲器Bi，成为输出信号SLi。电平移动器部63构成为对图1的移位寄存器11的电平移动器部13追加电平移动器LSn+2。与此相伴，2段后的电平移动器LSi+2的输出信号被输入到双稳态多谐振荡器Fi的复位端子，在双稳态多谐振荡器Fn+1的复位端子R上，与双稳态多谐振荡器Fn的复位端子R同样，输入电平移动器LSn+2的输出信号Oend。

图33的定时图表示移位寄存器61中电平移动器LSi的输出信号LSi及控制电路CNi的输出信号OCi的波形。图34的定时图表示移位寄存器61中电平移动器LSi的输出信号LSi及双稳态多谐振荡器Qi的输出信号Qi的波形。

从图33可看出，控制电路CNi(i＝1～n)将电平移动器LSi的动作期间控制成小于包含电平移动器LSi的输出信号LSOi的上升定时的时钟信号CK·CKB的周期。因此如图34所示，即使在得到其脉冲长为时钟信号CK·CKB的脉冲长的2倍(时钟信号CK、CKB的1个周期)的输出信号Qi的场合下，也可如图33中的斜线所示，电平移动器LSi的动作期间，即属于各段的电平移动器LSk(k＝2～n)的动作期间成为时钟信号CK的大约1个脉冲长(时钟信号CK的大约二分之一周期)。这样便可削减电平移动器LSk中持续流动的电流。

电平移动器LSn+1、LSn+2不是属于输出给移位寄存器61的外部的输出信号的段或块的电平移动器，但从图33的输出信号OCn、OCn+1的波形可看出，在该电平移动器LSn+1、LSn+2的动作期间，与没有控制电路CNn、CNn+1的场合相比，也只缩短时钟信号CK·CKB的脉冲长(时钟信号CK·CKB的二分之一周期)。

如本实施方式所示，通过利用双稳态多谐振荡器的输出信号Q(或者也可以是其反转输出信号QB)，来生成2倍于时钟信号CK、CKB的脉冲长的信号，在将该信号用于取样脉冲的场合下，可确保对源总线的充电时间，并可缩小对相邻像素的寄生电容的影响。因而在这种信号的用途中，缩短移位寄存器的动作期间的效果是较大的。

如上所述，在本发明的移位寄存器中，各电平移动器具有在动作中施加时钟信号的输入转换元件持续导通的电流驱动型升压部及降压部。

上述构成具有以下效果：即，各电平移动器具有电流驱动型升压部与降压部的至少一方，该电流驱动型电平移动器与由输入信号电平来使输入转换元件导通/截止的电压驱动型的电平移动器不同，即使在输入信号的振幅低于输入转换元件的阈值电压的场合下，也可没有任何障碍地使输入信号电平移动，然而也具有在动作中施加时钟信号的输入转换元件持续导通，电耗增大的短处。

因此如上所述，将使电平移动器动作的期间设为最小限期间的本发明具有特别的效果，可实现一种即使在输入信号的振幅低于输入转换元件的阈值电压的场合下，也可进行电平移动，而且电耗较小的移位寄存器。

此外本发明的移位寄存器中，上述电平移动器具有在停止时，保持预定值的输出电压的输出稳定单元。

根据上述构成，一般在电平移动器停止的期间，当该电平移动器的输出电压变得不稳定后，连接该电平移动器的双稳态多谐振荡器的动作有可能变得不稳定，因而设有将该电平移动器的输出电压保持到规定值的输出稳定单元。

因此，可实现一种可防止由上述不稳定的输出电压而引起的双稳态多谐振荡器的误动作，更稳定动作的移位寄存器。

本发明的移位寄存器中，上述动作控制单元，使同段的上述电平移动器的输出信号的上升比该电平移动器的动作期间的开始延迟。

根据上述构成，一般在用于图像显示装置等的场合下，向移位寄存器的外部输出的信号被作为取样用信号及扫描信号来使用，但如果在取样用信号中前段及下段的取样信号重合，则视频信号将发生大的变动，从而将错误的视频信号写入到数据信号线。而且如果前段及下段的扫描信号重合，则不再能进行旨在使数据信号线上的视频信号更新的处理等。

为此，可利用控制电平移动器的动作期间的上述动作控制单元，来使该电平移动器的输出信号的激活开始时间延迟。

因此，不必为了使从互相邻接的段向移位寄存器的外部输出的信号的激活期间不重合，而在针对移位寄存器的外部的输出电路以后设置延迟电路等，在将该移位寄存器用于显示装置的驱动电路的场合下，可在使取样脉冲之间不重合的同时，实现基于上述驱动电路的简化的狭裕度化。

在采用针对移位寄存器的外部的输出电路以后的电路的任意输出的场合下，可由所采用的电路的输出来任意设定延迟时间，可自由设定上述激活开始时间。比如，在取样用信号及扫描信号的场合下，如果利用前段的最终输出的断路定时，来决定自段移位寄存器的输出信号的激活开始时间，则前段的输出中，自段移位寄存器的输出一定处于非激活状态，因而可以可靠地使前段与下段的移位寄存器的输出信号自体不重合。

本发明的移位寄存器在将M设为2以上的整数时，利用相位互相错开了1/M周期的M种时钟信号，将各时钟依次每隔(M-1)个来输入到上述多段双稳态多谐振荡器。

根据上述构成，通过利用相位互相错开了1/M周期的M种时钟信号，可使时钟频率降低到1/M。

因此，在将该移位寄存器用于显示装置的驱动电路的场合下，在从外部电路输入时钟信号时，可将频率抑制到较低，因而外部电路的电耗也可进一步降低。

在本发明的移位寄存器中，上述M种时钟信号被设定到激活期间不互相重合的相位。

根据上述构成，为使互相邻接的移位寄存器的输出信号的激活期间不重合，而将上述M种各时钟信号的能率比设定到100×(1/M)％以下，由此可不必在移位寄存器的输出以后设置延迟电路等。

因此在将该移位寄存器用于显示装置的驱动电路的场合下，可在使取样脉冲之间不重合的同时，实现基于电路的简化的狭裕度化。此外通过调节上述能率比，还可任意改变脉冲幅度。

本发明的移位寄存器至少将上述各段的上述电平移动器的输出信号或其反转信号向外部输出。

根据上述构成，由电平移动器而升压及/或降压的时钟信号成为向移位寄存器的外部输出的信号，该输出具有与时钟信号相同的脉冲幅度，或者具有被削减至即使输出中产生波动也不互相重合的程度的脉冲幅度。

因此，被升压及/或降压了的互相邻接的向移位寄存器的外部输出的信号可被调整为不重合。

本发明的移位寄存器至少将上述各段的上述双稳态多谐振荡器的输出信号或其反转信号向外部输出。

根据上述构成，通过利用上述电平移动器的输出信号及其它双稳态多谐振荡器的输出信号、针对移位寄存器的外部的输出电路以后的电路的信号等任意信号，来决定上述双稳态多谐振荡器的输出信号的下降，可以将向移位寄存器的外部输出的信号的脉冲幅度调节到所希望的期间。

本发明的显示装置中，上述扫描信号线驱动电路及数据信号线驱动电路的至少一方，与上述像素在同一基片上形成。

根据上述构成，扫描信号线驱动电路与各像素之间的配线、或者数据信号线驱动电路与各像素之间的配线在该基片上配置，不必设置到基片外。

因此，即使扫描信号线的数量或数据信号线的数量增加，处于基片之外的信号线的数量也不变化，不必进行装设。这样，可削减制造时的工序，可防止各信号线中所不希望的电容的增大，同时可防止集成度的下降。

本发明的显示装置中，上述扫描信号线驱动电路、数据信号线驱动电路以及各像素，包含由多晶硅薄膜晶体管组成的转换元件。

根据上述构成，由于多晶硅薄膜晶体管与单晶硅薄膜晶体管相比，晶体管性能大为劣化，阈值较高，因而驱动电压增高。因此蕴含着必须设置电流驱动型电平移动器，持续流动的电流占据电耗的大部分的大问题。电流持续流动这一点还会引起晶体管的劣化。

因此在采用了搭载有本发明的移位寄存器的驱动电路的场合下，可大幅削减成为问题的持续流动的电流，因而可大大解决多晶硅薄膜晶体管所蕴含的问题。

由于多晶硅薄膜晶体管中，硅晶粒的粒径有离差，因而即使在同一玻璃基片上形成的晶体管之间，也具有特性离差。在该场合下，取样脉冲之间的间隔将具有离差，为取用必要的取样脉冲间隔，延迟电路的反转器数及其尺寸将大为增大。

然而在本发明中，由于对多晶硅薄膜晶体管性能恶化即电路延迟这一现象进行反向利用，来确保取样脉冲间隔，因而在利用多晶硅来构成的驱动电路的场合下，可最大限度地发挥本发明的效果。

本发明的显示装置中，上述扫描信号线驱动电路、数据信号线驱动电路以及各像素，包含以600℃以下的处理温度来制造的转换元件。

根据上述构成，在600℃以下的处理温度进行制造这一点具有以下长处：即，可在廉价的玻璃基片上构成晶体管，可廉价大量地制造面板，商品价值提高。然而由于在600℃以下形成的晶体管不是单晶硅，而是多晶硅，因而将成为特性恶化的晶体管。此外由于在玻璃中硅片各异，含有较多的杂质，因而晶体管的性能会由该影响而恶化。因此在普通的驱动电路中不能解决电耗问题。

另一方面，如果可在玻璃基片上形成具有移位寄存器可动作的性能的晶体管，与在显示面板上实装各种驱动电路相比，在同一玻璃基片上形成这一做法具有以下长处：即，可降低接触不良及面板模块的尺寸、由于可采用与像素的晶体管相同的处理工序来形成驱动电路自体因而成本降低。但是会发生硅片各异、玻璃尺寸过大(单边从数十cm至数百cm)、在处理中晶体管性能恶化及产生离差。其结果是，由于玻璃基片的尺寸过大，因而晶体管应驱动的负荷也大大增加。因此信号的延迟便增大，有必要增大晶体管的尺寸，为处于容许延迟范围内，还有必要提高晶体管的能力。因而其结果是，有必要提高电流驱动型电平移动器的能力，从而产生非常大的持续电流。

为此，基于大幅削减持续电流的必要性，通过采用本发明的驱动电路，可最大限度地发挥削减持续电流的效果。

此外也考虑一种使所输入的信号与时钟信号同步，依次转送到多段双稳态多谐振荡器的移位寄存器，其包含将上述多段双稳态多谐振荡器分割成了多个的块，上述分割了的各块中，设有使由其振幅小于上述双稳态多谐振荡器的驱动电压的电压组成的时钟信号电平移动，并施加到上述各双稳态多谐振荡器的电平移动器、利用上述电平移动器的输出及上述双稳态多谐振荡器的输出，来控制下段的块的电平移动器的动作控制单元。

根据上述构成，在比如作为双稳态多谐振荡器，使用与时钟信号对应来设定的设定复位双稳态多谐振荡器的场合下，在从该块的设定复位双稳态多谐振荡器被设定至被复位为止的期间，而且在该块对移动输出进行输出的期间之外，该块的电平移动器不必处于动作状态。为此按各块来设置动作控制单元，并利用上述移位寄存器的任意一个的输出以及上述双稳态多谐振荡器的输出，来控制下段的电平移动器。

因此，可以只在该块对移动输出进行输出所需的最小限期间，使该块的电平移动器动作，从而可削减电耗。

毋庸赘言，各块所包含的双稳态多谐振荡器也可以是1个，并按各双稳态多谐振荡器来设置电平移动器，也可以按多个双稳态多谐振荡器的每一个来设置电平移动器。是否将输入到各块的脉冲传送到下段的块这一点，由各块的双稳态多谐振荡器的输出及各块的输出状态来决定。

发明的详细说明项中的具体实施方式或实施例不过用于说明本发明的技术内容，不应只限定于这种具体示例来做狭义解释，在本发明的精神及后文中记载的专利要求范围内，可进行各种变更来实施。

Claims (12)

1.一种移位寄存器，设有

多段双稳态多谐振荡器，其为使所输入的信号与时钟信号同步来依次转送，以大于上述时钟信号的振幅的驱动电压来驱动；

各电平移动器，其使上述时钟信号电平移动，并施加到上述各双稳态多谐振荡器，

该移位寄存器的特征在于：

包含控制上述各电平移动器的动作期间的各动作控制单元，上述各个电平移动器，以上述各动作控制单元、上述各电平移动器的输出信号或其反转信号成为输入信号的上述各双稳态多谐振荡器来形成段，

至少上述各段的双稳态多谐振荡器的输出信号或其反转信号被输入到自身段之外的上述动作控制单元，由此来进行上述所输入的信号的依次转送，

在上述各段，上述动作控制单元将上述电平移动器的动作期间，控制成小于上述时钟信号的周期。

2.权利要求1中记载的移位寄存器，其特征在于：

上述各电平移动器具有在其动作中使被施加了时钟信号的输入转换元件持续导通的电流驱动型升压部及/或降压部。

3.权利要求1中记载的移位寄存器，其特征在于：

上述电平移动器具有在其停止时，保持预定值的输出电压的输出稳定单元。

4.权利要求1中记载的移位寄存器，其特征在于：

上述动作控制单元，使同段的上述电平移动器的输出信号的上升比该电平移动器的动作期间的开始迟延。

5.权利要求1中记载的移位寄存器，其特征在于：

在将M设为2以上的整数时，取代上述时钟信号，利用相位互相错开了1/M周期的M种时钟信号源脉冲，将上述各时钟信号源脉冲依次每隔(M-1)个来输入到上述多段双稳态多谐振荡器。

6.权利要求5中记载的移位寄存器，其特征在于：

上述M种时钟信号源脉冲，被设定到激活期间不互相重合的相位。

7.权利要求1中记载的移位寄存器，其特征在于：

至少将上述各段的上述电平移动器的输出信号或其反转信号向外部输出。

8.权利要求1中记载的移位寄存器，其特征在于：

至少将上述各段的上述双稳态多谐振荡器的输出信号或其反转信号向外部输出。

9.一种显示装置，其特征在于：

包含

扫描信号线驱动电路及数据信号线驱动电路，其由扫描信号线驱动电路及数据信号线驱动电路，在由相互交叉的多个扫描信号线及数据信号线划分而形成的各像素区，经上述扫描信号线及数据信号线写入视频信号，由此来进行图像显示；

移位寄存器，其中上述扫描信号线驱动电路及数据信号线驱动电路的至少一方，使所输入的信号与时钟信号同步，来依次转送到多段双稳态多谐振荡器，

而且，上述移位寄存器包含

多段双稳态多谐振荡器，其为使所输入的信号与时钟信号同步来依次转送，而以大于上述时钟信号的振幅的驱动电压来驱动；

各电平移动器，其使上述时钟信号电平移动，并施加到上述各双稳态多谐振荡器；

各动作控制单元，其控制上述各电平移动器的动作期间，

上述各个电平移动器，以上述各动作控制单元、上述各电平移动器的输出信号或其反转信号成为输入信号的上述各双稳态多谐振荡器来形成段，

至少上述各段的双稳态多谐振荡器的输出信号或其反转信号被输入到自身段之外的上述动作控制单元，由此来进行上述所输入的信号的依次转送，

在上述各段，上述动作控制单元将上述电平移动器的动作期间，控制成小于上述时钟信号的周期。

10.权利要求9中记载的显示装置，其特征在于：

上述扫描信号线驱动电路及数据信号线驱动电路的至少一方，与上述像素在同一基片上形成。

11.权利要求9中记载的显示装置，其特征在于：

上述扫描信号线驱动电路、数据信号线驱动电路以及各像素，包含由多晶硅薄膜晶体管组成的转换元件。

12.权利要求11中记载的显示装置，其特征在于：

上述扫描信号线驱动电路、数据信号线驱动电路以及各像素，包含以600℃以下的处理温度来制造的转换元件。

Images