CN1568521A - 可调节的存储器自定时电路 - Google Patents

可调节的存储器自定时电路 Download PDF

Info

Publication number
CN1568521A
CN1568521A CN02820090.XA CN02820090A CN1568521A CN 1568521 A CN1568521 A CN 1568521A CN 02820090 A CN02820090 A CN 02820090A CN 1568521 A CN1568521 A CN 1568521A
Authority
CN
China
Prior art keywords
timing
circuit
user
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02820090.XA
Other languages
English (en)
Inventor
詹姆斯·埃德温·德马里斯
迈克尔·D·埃比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1568521A publication Critical patent/CN1568521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

一种静态随机存取存储器(RAM)，它具有检测启动电路。数量可以由用户确定的定时单元则响应于字线启动信号来产生定时位线输出。所述定时位线输出将触发检测定时控制电路。而所述检测定时控制电路则产生检测启动信号，以启动检测放大器来读取那些与检测放大器进行通信的存储单元的逻辑状态。用户可以通过改变定时单元数目来优化操作。

Description

可调节的存储器自定时电路
发明领域
本发明一般地涉及静态随机存取存储器(RAM)，更具体的说，本发明涉及对这种设备的检测定时(sense timing)进行调整。
背景技术
随机存取存储器(RAM)包含了多个独立存储单元。每一个存储单元都能保持一个数字比特，也就是0或1。写入存储器对应于将比特放入特定存储单元。读取存储器对应于找出特定存储单元中存在哪些比特。为了省电并支持高系统速度，这种读取和写入应该占用尽可能少的时间。
图1显示了依照现有技术，例如美国专利5,132,931所述的典型RAM的各种功能元件，其中所述专利合并在此作为参考。存储单元10保存数字比特。这些单元组成了一个行和列的阵列。为了便于论述，我们通常只论及读取这种存储单元10的内容。就我们的目的而言，写入存储器与此相似，并且是通过激活写入启动线来控制的。存储单元10则一般分组为多个单元的水并行和垂直列。
存储单元10经常是依照行来访问的。通过激活来自字线驱动器11的用于特定行的字线启动信号103，可以对处于该行的存储单元10进行访问。存储单元10的内容(1或0)可以在互补(相反)输出bit101和bitb102上得到。激活存储单元10则导致在输出bit101或bitb102中的其中之一的电压下降，而这取决于该单元保存的是0还是1。用于在给定列上的存储单元10的bit101和bitb102的输出沿着各自位线传播到列传送单元12。列传送单元12将单独的比特信号传送到并行位总线dio104和diob105，该总线由检测放大器(sensing amplifier)13进行监控。在由检测启动信号106启动的时候，所述检测放大器13检测比特总线dio104与diob105之间的电压差，该电压差表示的是激活的存储单元10的内容。如果电压差超出阈值电压，那么检测放大器13的数据输出线108将会提供代表“1”的适当标准电压电平逻辑信号。如果电压差低于阈值电压，那么数据输出线108提供的则是代表“0”的适当标准电压电平逻辑信号。
在来自已激活存储单元10的输出电压中的下降是以相对较慢地发生的。为使检测放大器13能够执行所述阈值比较，应该对检测启动信号106进行最佳定时。如果检测启动信号106过快，那么阈值比较会在比特电压可靠表示已激活存储单元10中的内容之前发生。如果检测启动信号106过慢，那么操作速度将会下降并且还会消耗功率。
通常，检测定时控制电路14产生检测启动信号106。检测启动信号106的定时是通过监控定时单元15的列来确定的。此外还将激活存储单元10的字线启动信号103提供给定时单元15的列。通过将该定时单元15的列定位在存储单元10的列的远端，可以确保自动主计及(account for)任何信号传播延迟。来自定时单元15的bit和bitb输出则提供到定时控制电路14，其对不断变化的电压进行监控，以便确定何时产生检测启动信号106。在该列中定时单元15的数目则确定了以多快的速度来产生检测启动信号106。较高的定时单元15的数目意味着较快的检测启动信号106，以及较低的定时单元15的数目则意味着较慢的检测启动信号106。
先前，设计工程师使用了计算机模拟来预测应该使用的定时单元15的数目。然后在测试过程中可能有必要通过改变定时单元15的数目来优化性能。但是改变定时单元15的数目则需要改变芯片掩模。
发明概述
本发明的典型实施例可以在测试过程中改变静态RAM中的定时单元数目而不改变芯片掩模。用于静态随机存取存储器(RAM)的检测启动电路包含了若干定时单元，其数量可以由用户来加以确定。定时单元由字线启动输入启动，以便产生定时位线输出。检测定时控制电路则由定时位线输出触发并产生检测启动信号。所述检测启动信号则允许检测放大器读取与感测放大器进行通信的存储单元的逻辑状态。
在另一个实施例中，外部控制电路产生控制输出，以便允许用户确定定时单元数目。举例来说，可以使用熔丝来控制定时单元的数目。在一个具体实施例中，外部控制电路产生三个控制输出，因此用户可以确定的定时单元数目是一个可达8个定时单元之多的范围。在另一个实施例中，外部控制电路产生四个控制输出，因此用户可以确定的定时单元数目是一个可达16个定时单元之多的范围。
附图简述
通过结合附图来参考以下详细说明，可以更易于理解本发明，其中：
图1显示的是依照现有技术的典型静态RAM的各种功能元件。
图2显示的是依照一个典型实施例的静态RAM中的各种功能元件。
图3显示的是图2所示设定中使用的外部控制电路特定布置的更全面的细节。
图4显示的是根据本发明一个实施例的特定定时单元的实例。
具体实施例的详细说明
本发明的不同实施例针对的是那些允许用户设定定时单元数目的技术，该定时单元是用来确定用于读取寻址存储单元的检测启动信号的。很有利的是，不需要对芯片掩模进行改变。开启更多定时单元将会加速检测启动信号，反之亦然。对控制检测启动信号的单元数目进行的优化可以对功率损耗和操作速度产生影响。通过缩短寻址存储单元有效的时间，可以减少功率损耗并且提高了存储器速度。这就意味着增加定时单元数目是合乎需要的。另一方面，在寻址存储单元的输出稳定和精确之前，检测启动信号是不应该出现的。
图2显示的是根据一个典型实施例的静态RAM中的不同功能元件。这种常规结构和操作与图1相似，但是其中外加了一个新的功能块，即外部控制器20。图3显示了这种外部控制器20的特定布置的更全面的细节。如图2和3所示，外部控制器20获得外部控制信号输入并且输出三条控制线：cntl 0、cntl 1和cntl 2。Cnt 0控制的是一个定时单元，cntl 1控制的是两个定时单元，cntl 2控制的是四个定时单元。最后一个定时单元则始终都是开启的。在存在三条控制线的情况下，可以对多达8个定时单元15的范围加以控制。而在存在四条控制线的情况下，则可以对多达16个定时单元15的范围进行控制。举例来说，如果有两个定时单元始终是开启的，那么这三条控制线将会允许用户选择一个8单元范围，也就是从2到9的若干定时单元。在有两个定时单元始终开启并存在四条控制线的情况下，用户可以选择一个16单元范围，也就是从2到17的若干定时单元。如果有四个定时单元始终是开启的，那么用户可以再次选择一个16单元的范围，也就是从4到19的若干定时单元。
在设计时间，可以通过控制cntl 0、cntl 1和cntl 2的状态来把一个默认设置固定到若干定时单元15，并且定时控制电路将会包括使用测试值来覆盖这些默认值的逻辑电路。在测试过程中，通过提供外部控制信号，可以改变定时单元15的默认数目，以根据需要来启动或禁用或多或少的定时单元，由此对性能进行优化。举例来说，其中一种特定方案可以是依赖于熔丝，如果该熔丝烧断，则改变所述默认设置。
图4显示了依照本发明一个实施例的特定定时存储单元15的一个实例。在这里，控制输入cntl 201可以在设计时间确定，也可以由外部控制电路20进行控制。当cntl 201处于高电平时，NMOS晶体管N2将会启动。然后，在通过高电平来启用字线输入wl203，以便读取定时单元的存储内容的时候，NMOS晶体管N1将会开启，由此允许位线202经由N2来进行放电。如果cntl 201处于低电平，由于在这里并不存在可供位线202经由截止晶体管N2放电的路径，因此将会禁用定时单元15。PMOS晶体管P1则被断开，因此，当定时单元15上的其他晶体管对定时位线202进行放电的时候，所述PMOS晶体管P1将不对位线202进行充电。
尽管在这里公开了本发明的不同的示范性实施例，但对本领域技术人员来说，很明显，在不脱离本发明真实范围的情况下，可以执行各种实现本发明某些优点的变化和修改。

Claims (15)

1.一种用于包含了多个存储单元的静态随机存取存储器(RAM)的检测启动电路，所述电路包括：
数目可以由用户确定的定时单元，其响应于字线启动输入而产生定时位线输出；以及
检测定时控制电路，其由定时位线的输出所触发来产生检测启动信号，以便启动检测放大器来读取那些与所述检测放大器进行通信的存储单元的逻辑状态。
2.根据权利要求1的电路，还包括：
外部控制电路，其用于产生至少一个控制输出，以允许用户确定定时单元的数目。
3.根据权利要求2的电路，其中外部控制电路使用了熔丝。
4.根据权利要求2的电路，其中外部控制电路产生三个控制输出，以便在1与8个定时单元之间进行选择。
5.根据权利要求2的电路，其中外部控制电路产生四个控制输出，以便在1与16个定时单元之间进行选择。
6.一种用于包含了多个存储单元的静态随机存取存储器(RAM)的检测启动电路，所述电路包括：
数目可以由用户确定的定时单元，其响应于字线启动输入而产生定时位线输出；以及
由定时位线输出触发的装置，其用于产生检测启动信号来启动检测放大器，以读取那些与检测放大器进行通信的存储单元的逻辑状态。
7.根据权利要求6的电路，还包括：
用于产生至少一个控制输出，以使允许用户确定定时单元数目的装置。
8.根据权利要求7的方法，其中用于产生至少一个控制输出的装置使用了熔丝。
9.根据权利要求7的方法，其中用于产生至少一个控制输出的电路产生了三个控制输出，以使用户可以确定的定时单元数目是一个多达八个的范围。
10.根据权利要求7的方法，其中用于产生至少一个控制输出的电路产生了四个控制输出，以使用户可以确定的定时单元数目是一个多达十六个的范围。
11.一种随机存取存储器(RAM)，包括：
多个分组成行和列的存储单元；
与存储单元通信的检测放大器，其用于产生代表由字线输入激活的存储单元内容的逻辑电平输出；
数量可以由用户确定的定时单元，其响应于字线启动输入来产生定时位线输出；以及
检测定时控制电路，其由定时位线输出所触发来产生检测启动信号，以使检测放大器读取所激活存储单元的逻辑状态。
12.根据权利要求11的RAM，还包括：
外部控制电路，其用于产生至少一个控制输出，以允许用户确定定时单元的数目。
13.根据权利要求12的RAM，其中外部控制电路使用了熔丝。
14.根据权利要求12的RAM，其中外部控制电路产生三个输出，因此用户可以确定的定时单元数目是一个多达八个的范围。
15.根据权利要求12的RAM，其中外部控制电路产生四个输出，因此用户可以确定的定时单元数目是一个多达十六个的范围。
CN02820090.XA 2001-10-09 2002-10-09 可调节的存储器自定时电路 Pending CN1568521A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US32787801P 2001-10-09 2001-10-09
US60/327,878 2001-10-09
US10/001,702 2001-10-31
US10/001,702 US6618309B2 (en) 2001-10-09 2001-10-31 Adjustable memory self-timing circuit

Publications (1)

Publication Number Publication Date
CN1568521A true CN1568521A (zh) 2005-01-19

Family

ID=26669385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02820090.XA Pending CN1568521A (zh) 2001-10-09 2002-10-09 可调节的存储器自定时电路

Country Status (6)

Country Link
US (1) US6618309B2 (zh)
EP (1) EP1435097A2 (zh)
JP (1) JP2005506645A (zh)
CN (1) CN1568521A (zh)
AU (1) AU2002342021A1 (zh)
WO (1) WO2003032322A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142466B1 (en) * 2005-10-14 2006-11-28 Texas Instruments Incorporated Determining optimal time instances to sense the output of a memory array which can generate data outputs with variable delay
US7339842B1 (en) * 2006-08-16 2008-03-04 Arm Limited Timing control for sense amplifiers in a memory circuit
US7760565B2 (en) * 2007-07-24 2010-07-20 International Business Machines Corporation Wordline-to-bitline output timing ring oscillator circuit for evaluating storage array performance
JP5240056B2 (ja) 2009-05-12 2013-07-17 富士通セミコンダクター株式会社 半導体メモリおよびシステム
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
US8976614B2 (en) * 2011-02-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking scheme for memory
US9142274B2 (en) * 2012-01-30 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Tracking for write operations of memory devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132931A (en) * 1990-08-28 1992-07-21 Analog Devices, Inc. Sense enable timing circuit for a random access memory
US5245584A (en) * 1990-12-20 1993-09-14 Vlsi Technology, Inc. Method and apparatus for compensating for bit line delays in semiconductor memories
US5963074A (en) 1997-06-18 1999-10-05 Credence Systems Corporation Programmable delay circuit having calibratable delays
US5999482A (en) * 1997-10-24 1999-12-07 Artisan Components, Inc. High speed memory self-timing circuitry and methods for implementing the same
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
IT1301879B1 (it) * 1998-07-30 2000-07-07 St Microelectronics Srl Circuiteria a generatore di impulsi per temporizzare un dispositivodi memoria a basso consumo
US6388931B1 (en) * 1999-02-25 2002-05-14 Micron Technology, Inc. Dummy wordline for controlling the timing of the firing of sense amplifiers in a memory device in relation to the firing of wordlines in the memory device
US6172925B1 (en) 1999-06-14 2001-01-09 Transmeta Corporation Memory array bitline timing circuit

Also Published As

Publication number Publication date
WO2003032322A2 (en) 2003-04-17
WO2003032322A3 (en) 2004-03-04
JP2005506645A (ja) 2005-03-03
US20030067799A1 (en) 2003-04-10
AU2002342021A1 (en) 2003-04-22
EP1435097A2 (en) 2004-07-07
US6618309B2 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
US5241506A (en) Semiconductor memory circuit apparatus
JP4932856B2 (ja) 集積回路の動作パラメータを調整するための装置及び方法
US7372768B2 (en) Memory with address management
US7489570B2 (en) Semiconductor memory device with hierarchical bit line structure
US20020000873A1 (en) Semiconductor device having hierarchical power supply line structure improved in operating speed
WO1998006100A1 (en) Bitline precharge halt access mode for low power operation of a memory device
EP0793236B1 (en) Semiconductor memory device having address transition detection circuit for controlling sense and latch operations
KR100242720B1 (ko) 반도체 메모리 장치의 칼럼선택 제어회로
CN1568521A (zh) 可调节的存储器自定时电路
KR102468291B1 (ko) 반도체 장치
CN1637940B (zh) 用于高速数据存取的半导体存储装置
JP5481823B2 (ja) メモリモジュール、および、メモリ用補助モジュール
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
US6724672B2 (en) Integrated memory having a precharge circuit for precharging a bit line
CN101609439A (zh) 具有分时总线的电子系统与共用电子系统的总线的方法
US5594681A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
CN1551232B (zh) 用于增强高速数据存取中刷新操作的半导体存储装置
CN101427319A (zh) 带有钟控读出放大器的存储器
US5553032A (en) Dynamic random access memory wherein timing of completion of data reading is advanced
US5504877A (en) Adaptive DRAM timing set according to sum of capacitance valves retrieved from table based on memory bank size
KR0164797B1 (ko) 라이트 리커버리 제어회로 및 그 제어방법
KR20030067195A (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법
US6111813A (en) Apparatus and method for tracking dynamic sense amplifier enable signals with memory array accessing signals in a synchronous RAM
KR20010069001A (ko) 소비 전력을 줄이는 반도체 메모리 장치
KR100190099B1 (ko) 데이터 라인 등화 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication