CN1566961A - 半导体加速感测器 - Google Patents

Abstract

本发明公开了一种半导体加速感测器。该半导体加速感测器主要包括：非单晶硅基底；具有可动端与固定端的梁状结构；至少一个压电电阻，其设置于梁状结构上；支承构件，其设置于非单晶硅基底上，用来固定梁状结构的固定端，使得梁状结构与非单晶硅基底之间相隔一定距离；以及，薄膜晶体管控制电路，其电连接于该压电电阻与该梁状结构。

Description

半导体加速感测器

技术领域

本发明涉及一种加速感测器，尤其是一种制作成本较低、并可避免漏电流的产生、以期符合市场需求的半导体加速感测器(semiconductoracceleration sensor)，。

背景技术

加速感测器已广泛的应用于地震仪、车用安全汽囊、遥控设备(robotics)等领域中。一般而言，测量加速的原理与方法有许多，针对不同领域的应用或特别需求而有不同的设计方法与考量。目前，加速感测器的设计方法主要包括压阻式(piezoresistive)、压电式(piezoelectric)、电容式(capacitive)以及半导体感测器等。

由于各种加速感测器尺寸方面的大幅缩小以及工艺、组装和操作上的限制，出现了一种新的微加工技术(micromachining technology)，可应用于制造各种微感测元件(microsensor)及微致动器(microactuator)，并与微电子电路整合后可构成微系统(microsystem)，通称为微机电系统(microelectro-mechanical system，MEMS)。MEMS具有微小化、可大规模生产(batchproduction)以降低成本的优点，且可与信号处理电路同时制作于硅晶片上以形成单片(monolithic)元件，这对于感测器尤为重要，因为感测器微弱的输出信号可就近放大处理，以避免外界的电磁干扰，且可利用信号处理电路先进行模拟数字转换(analog-to-digital，A/D)后，再输送到中央处理单元，因此可提高信号可靠度，减少连线数与中央控制系统的负担。由于尺寸方面的大幅缩小以及工艺、组装和操作上的限制，利用MEMS所制作的加速感测器的灵敏度及制作成本都优于传统工艺，近几年来的发展相当快。而在各种驱动方式中，由于压阻式具有高输出电压与高灵敏度等优点，而压电式具有高灵敏度、低电磁干扰、低功率散逸、具有机电能互换的能力、能量密度高、动作反应快以及对环境敏感度低等优点，因此在微机电的领域中，以这两种形式所制作的微型感测器和微型致动器很受重视。

请参考图1，图1为已知压阻式半导体加速感测器10的剖面示意图。如图1所示，其主要包括已蚀刻的半导体基底(etched semiconductorsubstrate)12，例如单晶硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，且已蚀刻的半导体基底12包括梁状部分(beam section)14、用来支撑梁状部分14的固定(anchor)部分16，设置于梁状部分14的边缘的重量(weight)部分18，以及至少一个设置于梁状部分14内的压电电阻(piezoresistor)20，用作半导体加速感测器10的感测元件。此外，半导体加速感测器10还包括设置于半导体基底12内的控制电路22，其与梁状部分14与电压电阻20电连接，控制电路22主要包括互补式金氧半导体(CMOS)、放大电路或逻辑电路(皆未显示于图1中)等，其功用在于接收、处理并传送压电电阻20所输出的信号。

一般，已蚀刻的半导体基底12是利用蚀刻液(etchant)，例如氢氧化钾(potassium hydroxide，KOH)对半导体基底的背面进行各项异性蚀刻，以形成工艺所需的梁状部分14与重量部分18的面积与厚度，此外，重量部分18也可根据工艺需求另外设置于梁状部分18的边缘上。而形成压电电阻20的方法主要是利用扩散法或离子布植工艺，将硼(boron，B)植入梁状部分14内，由于梁状部分为单晶硅晶格结构，因此可形成p-n接面(junction)，此p-n接面即为压阻元件，可以用来感测压力变化。

当垂直方向的加速力(acceleration force)施加于已知的压阻式半导体加速感测器10时，此时由于梁状部分14的重量部分18较重，因此会产生弯曲模式的振动(flexural vibration)，而设置于梁状部分14内的压电电阻20也因此产生形变，同时造成压电电阻20的电阻值改变，接着再利用控制电路22进行信号处理，例如将信号放大、进行温度补偿(temperature compensation)等，并将接收到的电阻值变化量转化为差动信号(differential signal)输出，以测量出与待测加速力成正比的电阻变化量，其数值会对应于待测加速力的大小。

此外，当压电电阻20的材料更换为压电薄膜(piezoelectric thin film)，例如氧化锌(ZnO)时，此半导体加速感测器即为压电式半导体加速感测器。该压电式半导体加速感测器主要是利用压电效应来驱动，当垂直的加速力施加于该压电薄膜时，该压电薄膜的两端会随伴产生与加速力大小成比例的电荷量，通过测量此电荷变化量，即可得知待测加速力的大小。

然而已知的不论是压阻式或压电式半导体加速感测器10均为单晶硅一体成型的结构，虽然使用单晶硅所构成的感测器灵敏度较高，然而其原材料与制造成本也较高。此外，由于已知利用掺杂法或离子植入工艺所形成的压电电阻与单晶硅的梁状部分之间有接合处，因此产生漏电流的机率较高，容易影响感测器的正常操作。

发明内容

本发明的主要目的在于提供一种制作成本较低的半导体加速感测器，并可减少上述漏电流问题的产生。

根据本发明的优选实施例，提供一种半导体加速感测器(semiconductoracceleration sensor)，包括：非单晶硅基底；梁状结构，其具有可动端(movablesection)与固定端；至少一个设置于该梁状结构上的压电电阻(piezoresistor)；设置于该非单晶硅基底上的支承构件(supporter)，用来固定该梁状结构的固定端，使得该梁状结构与该非单晶硅基底之间相隔一距离；以及，薄膜晶体管管(thin film transistor，TFT)控制电路，其设置于该非单晶硅基底上并与该压电电阻和该梁状结构电连接。

由于本发明的半导体加速感测器制作于非单晶硅基底，例如玻璃基底或其他绝缘基底上，因此可大幅降低原材料的成本。此外，本发明利用多晶硅材料作为压电电阻，可有效避免已知的漏电流问题的产生，从而提高感测器的灵敏度与准确度。

附图说明

图1为已知半导体加速感测器的剖面示意图。

图2为根据本发明的半导体加速感测器的剖面示意图。

具体实施方式

请参考图2，图2为本发明半导体加速感测器30的剖面示意图。如图2所示，本发明的半导体加速感测器30主要包括：非单晶硅基底32；电性绝缘的悬臂梁(cantilever)结构34，其包括具有可动端与固定端的梁状部分36与设置于非单晶硅基底32上、并和梁状部分36的固定端相连的支承构件38，重量部分40设置于悬臂梁结构34的边缘上；至少一个设置于悬臂梁结构34的梁状部分36上的压电电阻42；以及控制电路，例如薄膜晶体管(thin film transistor，TFT)控制电路44，其设置于非单晶硅基底32表面并电连接于悬臂梁结构34与压电电阻42，其用以接收、处理并传送压电电阻42输出的信号。其中，当使用压电电阻42作为感测元件时，本发明提供一种压阻式半导体加速感测器，将压电电阻42置换为压电薄膜(未显示于图2中)以作为感测元件时，本发明是提供一种压电式半导体加速感测器。

在本发明的优选实施例中，非单晶硅基底32由玻璃(glass)构成，由于玻璃的熔点较低，为避免后续形成的TFT控制电路44因温度过高而对非单晶硅基底32造成影响，本发明的TFT控制电路44需要是低温多晶硅(lowtemperature polysilicon，LTPS)TFT控制电路。然而本发明并不局限于此，本发明的非单晶硅基底32也可由石英构成，由于石英的熔点较高，因此本发明的TFT控制电路44也可为高温多晶硅TFT控制电路。此外，本发明的悬臂梁结构34的梁状部分36、支承构件38以及重量部分40可一体成型，也可以分开制作，视工艺需求的设计而定，形成悬臂梁结构34与重量部分40的材料可以为电性绝缘材料，例如二氧化硅。此外，形成压电电阻42的材料包括掺杂(doped)多晶硅，形成压电电阻42的方法包括电子枪蒸镀(e-beam evaporation)或无线电频溅镀(RF sputtering)等，形成该压电薄膜的材料包括氧化锌(ZnO)、钛酸钡陶瓷(BaTiO₃)或钛酸铅铬陶瓷(PbZrTiO₃，PZT)，而形成该压电薄膜的方法包括电子枪蒸镀、无线电频溅镀、溶凝胶法(sol-gel)或有机金属沉积法(metallo-organic decomposition，MOD)等，其中MOD法可制作出厚度较厚、表面性质及压电特性较好的压电薄膜。

同样地，本发明的压阻式半导体加速感测器30是一种利用压电电阻42的电阻值变化量来测量待测加速力的感测器，而压电式半导体加速感测器则为一种利用压电效应驱动的共振力感测器(resonant force sensor)结构，其主要利用压电薄膜作为转换器(transducer)，以作为梁状部分36的振动驱动与感测的部分，并可利用改变压电薄膜面积的配置来实现感测器电器特性的优化，以减少电气干涉(electrical crosstalk)的影响。而本发明的半导体加速感测器30的操作方式与已知感测器相同，在此不另赘述。

值得注意的是，在本发明的优选实施例中，控制电路44设置于玻璃基底32上，然而本发明应用并不局限于此，本发明的控制电路44亦可以设于印刷电路板(printed circuit board，PCB，未显示于图2中)上，再利用柔性印刷电路板(FPC board，未显示于图2中)电连接控制电路44、悬臂梁结构34以及压电电阻42。此外，控制电路44，例如包括多个集成电路晶片(integrated circuit chip，IC chip)，也可以直接设置于柔性印刷电路板上，再利用该柔性印刷电路板电连接控制电路44、悬臂梁结构34以及压电电阻42。此外，本发明的非单晶硅基底32表面还可包括TFT显示区域(display area，未显示于图2中)，用来显示本发明的半导体加速感测器30测到的压力变化值，以方便使用者观察与测量。

和已知的半导体加速感测器相比，本发明的压阻式或压电式半导体加速感测器制作于玻璃基底或其他绝缘基底上，因此可以大幅降低原材料的成本。此外，本发明以多晶硅材料或其他压电材料作为压电电阻，并利用镀覆方式形成于梁状部分上，因此可得到较好的压电系数，且其弯曲的幅度也较大，不但可避免产生已知的接面漏电流问题，更可有效地提高感测器的灵敏度与准确度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所作的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (23)

1.一种半导体加速感测器，包括：

非单晶硅基底；

电性绝缘的梁状结构，其具有可动端与固定端；

至少一个压电电阻，其设置于该梁状结构上；

电性绝缘的支承构件，其设置于该非单晶硅基底上，用来固定该梁状结构的该固定端，使得该梁状结构与该非单晶硅基底之间相隔一定距离；以及

薄膜晶体管控制电路，其设置于该非单晶硅基底上并电连接于该压电电阻与该梁状结构。

2.如权利要求1所述的半导体加速感测器，其中，该非单晶硅基底是玻璃基底。

3.如权利要求2所述的半导体加速感测器，其中，该薄膜晶体管控制电路是低温多晶硅薄膜晶体管控制电路。

4.如权利要求1所述的半导体加速感测器，其中，该非单晶硅基底是石英基底。

5.如权利要求4所述的半导体加速感测器，其中，该薄膜晶体管控制电路是高温多晶硅薄膜晶体管控制电路。

6.如权利要求1所述的半导体加速感测器，其中，该梁状结构与该支承构件一体成型。

7.如权利要求6所述的半导体加速感测器，其中，该梁状结构与该支承结构都包括二氧化硅。

8.如权利要求1所述的半导体加速感测器，其中，该压电电阻包括掺杂多晶硅。

9.如权利要求1所述的半导体加速感测器，其中，该压电电阻压电薄膜。

10.如权利要求9所述的半导体加速感测器，其中，该压电薄膜硅包括氧化锌、钛酸钡陶瓷或钛酸铅铬陶瓷。

11.如权利要求1所述的半导体加速感测器，其中，该非单晶硅基底表面还包括TFT显示区域，用以显示该半导体加速感测器测到的压力变化值。

12.一种半导体加速感测器，包括：

绝缘基底；

绝缘悬臂梁状结构，其设置于该绝缘基底表面上，具有可动端，且该可动端与该绝缘基底之间相隔一定距离；

至少一个压电电阻，其设置于该悬臂梁状结构上；以及

控制电路，其电连接于该压电电阻与该绝缘悬臂梁状结构。

13.如权利要求12所述的半导体加速感测器，其中，该绝缘悬臂梁状结构包括二氧化硅。

14.如权利要求12所述的半导体加速感测器，其中，该压电电阻包括掺杂多晶硅。

15.如权利要求12所述的半导体加速感测器，其中，该压电电阻是压电薄膜。

16.如权利要求12所述的半导体加速感测器，其中，该压电薄膜硅包括氧化锌、钛酸钡陶瓷或钛酸铅铬陶瓷。

17.如权利要求12所述的半导体加速感测器，其中，该绝缘基底是玻璃基底。

18.如权利要求17所述的半导体加速感测器，其中，该控制电路设置于该玻璃基底上，且该控制电路包括低温多晶硅薄膜晶体管控制电路。

19.如权利要求18所述的半导体加速感测器，其中，该绝缘基底是石英基底。

20.如权利要求19所述的半导体加速感测器，其中，该控制电路设置于该石英基底上，且该控制电路包括高温多晶硅薄膜晶体管控制电路。

21.如权利要求12所述的半导体加速感测器，其中，该控制电路设置于印刷电路板上，且该控制电路利用柔性印刷电路板与该悬臂梁结构和该压电电阻电连接。

22.如权利要求12所述的半导体加速感测器，其中，该控制电路设置于柔性印刷电路板上，且该控制电路利用该柔性印刷电路板与该悬臂梁结构和该压电电阻电连接。

23.如权利要求12所述的半导体加速感测器，其中，该绝缘基底表面还包括TFT显示区域，用以显示该半导体加速感测器测到的压力变化值。

Images