CN1560901A - 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 - Google Patents
薄膜晶体管阵列基板及薄膜叠层结构的制造方法 Download PDFInfo
- Publication number
- CN1560901A CN1560901A CNA2004100064743A CN200410006474A CN1560901A CN 1560901 A CN1560901 A CN 1560901A CN A2004100064743 A CNA2004100064743 A CN A2004100064743A CN 200410006474 A CN200410006474 A CN 200410006474A CN 1560901 A CN1560901 A CN 1560901A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- patterned metal
- those
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 87
- 239000010409 thin film Substances 0.000 title claims description 68
- 239000000758 substrate Substances 0.000 title claims description 37
- 238000010276 construction Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 239000010410 layer Substances 0.000 claims description 445
- 229920002120 photoresistant polymer Polymers 0.000 claims description 188
- 238000000034 method Methods 0.000 claims description 138
- 238000000059 patterning Methods 0.000 claims description 101
- 239000011241 protective layer Substances 0.000 claims description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 20
- 238000009826 distribution Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000011161 development Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- WOAFDWZSMDJFRZ-UHFFFAOYSA-N oxotin;strontium Chemical compound [Sr].[Sn]=O WOAFDWZSMDJFRZ-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明是有关于一种薄膜晶体管阵列基板及薄膜叠层结构的制造方法。该薄膜晶体管阵列基板的制造方法，是首先在一基板上依序形成一第一图案化金属层、一介电层、一非晶硅层、一第二图案化金属层及一保护层。接着在保护层上形成一图案化光阻层，至少覆盖第一图案化金属层所构成的源极/汲极及其周边区域上方，图案化光阻层的部分边缘具有多个薄化区，每个薄化区分别横跨于一个源极/汲极的部分边缘上方。之后以图案化光阻层为罩幕进行蚀刻，以暴露薄化区下方的源极/汲极及其周边区域的非晶硅层而分别形成多个阶梯状结构。最后在基板上形成多个画素电极，分别覆盖一个阶梯状结构且电性连接至一个源极/汲极。
Description
技术领域
本发明涉及一种薄膜晶体管阵列基板(TFT array substrate)及薄膜叠层结构的制造方法，且特别是涉及一种可提高制程良率的薄膜晶体管阵列基板及薄膜叠层结构的制造方法。
背景技术
针对多媒体社会的急速进步，多半受惠于半导体组件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入来看，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率加、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT LCD)已逐渐成为市场的主流。
一般彩色薄膜晶体管液晶显示器所使用的显示面板主要是由薄膜晶体管阵列基板、彩色滤光阵列基板(Color filter array substrate)和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列于玻璃基板上的薄膜晶体管、与薄膜晶体管对应配置的画素电极(Pixel Electrode)、扫描配线以及资料配线所组成。上述的薄膜晶体管是包括闸极(Gate)、通道层(Channel)、汲极(Drain)与源极(Source)，而这些薄膜晶体管是用来控制每一个画素中液晶分子的作动。
图1A-图1C是现有习知的一种薄膜晶体管阵列基板的制造流程及结构的局部剖面示意图。
请参阅图1A所示，现有习知的薄膜晶体管阵列基板的制造方法包括下列步骤：首先提供一基板100，之后在基板100上形成一第一金属层，并且利用微影(Photolithography)与蚀刻(Etching)的方式将第一金属层图案化以形成一闸极110。接着，在基底100上依序全面性地沉积(Deposition)一介电层120与一非晶硅层130，以覆盖住闸极110。继之，在该非晶硅层130上形成第二金属层，并且利用微影与蚀刻的方式将第二金属层图案化以形成一源极/汲极140。之后，在基板100的上方全面性地形成一保护层150，并且在源极/汲极140上方的保护层150上形成一图案化光阻层160。
接着请参阅图1B所示，以图案化光阻层160为罩幕，对保护层150进行等向性蚀刻，以移除未被图案化光阻层160覆盖的保护层150、非晶硅层130与介电层120。但是，在蚀刻保护层150、非晶硅层130与介电层120时，蚀刻液的选用常使非晶硅层130的蚀刻速率大于与介电层120的蚀刻速率，所以在蚀刻完非晶硅层130而继续蚀刻介电层120的同时，非晶硅层130会继续受到蚀刻，并且在区域A发生底切现象(Undercut)。
最后请参阅图1C所示，在基板100上方形成一画素电极170，画素电极170是透过保护层150的开口与源极/汲极140电性连接。但是，上述的底切现象常会使画素电极170在区域A上的阶梯覆盖性(Step coverage)不佳，进而发生断裂(Broken)的现象，也因此，影像讯号便无法顺利地写入画素电极170，同时也使得薄膜晶体管阵列基板的制程良率下降。
由此可见，上述现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法仍存在有缺陷，而亟待加以进一步改进。为了解决现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的薄膜晶体管阵列基板及薄膜叠层结构的制造方法，能够改进现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法存在的缺陷，而提供一种新的薄膜晶体管阵列基板及薄膜叠层结构的制造方法，所要解决的技术问题是使其可以适于提高其制程良率，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的制造方法，其包括以下的步骤：在一基板上依序形成一第一图案化金属层、一介电层、一非晶硅层、一第二图案化金属层及一保护层，其中该第一图案化金属层包括多数条扫描配线及与该些扫描配线相连的多数个闸极，该第二图案化金属层包括多数条数据配线及与该些资料配线相连的多数个源极/汲极；在该保护层上形成一图案化光阻层，该图案化光阻层至少覆盖于该些源极/汲极及其周边区域上方，该图案化光阻层的部分边缘具有多数个厚度较小的第一薄化区，每一该些第一薄化区分别横跨于该些源极/汲极其中之一的部分边缘上方；以该图案化光阻层为罩幕，移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层，并移除该些第一薄化区下方的该保护层，以形成对应于该些第一薄化区的多数个阶梯状结构；以及在该基板上形成多数个画素电极，每一该些画素电极分别至少覆盖该些阶梯状结构其中之一，且分别电性连接至该些源极/汲极其中之一。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板的制造方法，其中所述的形成该图案化光阻层的方法包括：在该保护层上形成一光阻层；以及提供一半调式光罩，并以该半调式光罩为罩幕对该光阻层进行正面曝光与显影，其中该半调式光罩具有透光区域、半透光区域及非透光区域，且该些第一薄化区是对应于该半调式光罩的半透光区域。
前述的薄膜晶体管阵列基板的制造方法，其中所述的第一图案化金属层与该第二图案化金属层皆更包括多数个接合垫，该些接合垫是分别连接于该些扫描配线与该些资料配线的末端，且该些接合垫上是形成有多数个贯孔，该些贯孔是呈阵列排列。
前述的薄膜晶体管阵列基板的制造方法，其中所述的形成该图案化光阻层的方法包括：在该保护层上形成一光阻层；以该第一图案化金属层与该第二图案化金属层为罩幕，对该光阻层进行背面曝光，而曝光的能量是使该光阻层部分曝光；提供一光罩，并以该光罩为罩幕对该光阻层进行正面曝光，而曝光的能量是使该光阻层部分曝光，在该些第一薄化区中，该些源极/汲极上方的该光阻层是在正面曝光时进行曝光，而该些第一薄化区的其余部分的该光阻层是在背面曝光时进行曝光；以及对该光阻层进行显影。
前述的薄膜晶体管阵列基板的制造方法，其中所述的该些贯孔间的金属层的宽度是小于进行背面曝光时的曝光分辨率。
前述的薄膜晶体管阵列基板的制造方法，其中所述的第二图案化金属层更包括多数个电容电极，位于部分该些扫描配线上方，而该图案化光阻层的部分边缘更具有多数个厚度较小的第二薄化区，每一该些第二薄化区分别横跨于该些电容电极其中之一的部分边缘上方。
前述的薄膜晶体管阵列基板的制造方法，其中所述的形成该第一图案化金属层的方法包括：在该基板上形成一第一金属层；在该第一金属层上形成一第一图案化光阻层；以及以该第一图案化光阻层为罩幕，移除部分该第一金属层以形成该第一图案化金属层。
前述的薄膜晶体管阵列基板的制造方法，其中所述的形成该第二图案化金属层的方法包括：在该非晶硅层上形成一第二金属层；在该第二金属层上形成一第二图案化光阻层；以及以该第二图案化光阻层为罩幕，移除部分该第二金属层以形成该第二图案化金属层。
前述的薄膜晶体管阵列基板的制造方法，其中在形成该非晶硅层之后以及形成该第二图案化金属层之前，更包括在该非晶硅层与该第二图案化金属层之间形成一欧姆接触层。
前述的薄膜晶体管阵列基板的制造方法，其中所述的该些材料层的移除方法包括等向性蚀刻。
前述的薄膜晶体管阵列基板的制造方法，其中所述的该些材料层的移除方法更包括使用一蚀刻液，且该蚀刻液对该非晶硅层的蚀刻速率大于对该介电层的蚀刻速率。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种薄膜叠层结构的制造方法，其包括以下步骤：在一基板的正面上依序形成一介电层、一非晶硅层、一第一图案化金属层及一保护层；在该保护层上形成一图案化光阻层，该图案化光阻层的部分边缘具有一厚度较小的薄化区，且该薄化区是横跨于该第一图案化金属层的部分边缘上方；以及以该图案化光阻层为罩幕，移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层，并移除该薄化区下方的该保护层，以形成对应于该薄化区之一阶梯状结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜叠层结构的制造方法，其中在形成该介电层之前更包括形成一第二图案化金属层，且移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层后，是暴露部分该第二图案化金属层。
前述的薄膜叠层结构的制造方法，其中所述的形成该图案化光阻层的方法包括：在该保护层上形成一光阻层；以及提供一半调式光罩，并以该半调式光罩为罩幕对该光阻层进行正面曝光与显影，其中该半调式光罩具有透光区域、半透光区域及非透光区域，且该薄化区是对应于该半调式光罩的半透光区域。
前述的薄膜叠层结构的制造方法，其中所述的形成该图案化光阻层的方法包括：在该保护层上形成一光阻层；以该第一图案化金属层为罩幕对该光阻层进行背面曝光，而曝光的能量是使该光阻层部分曝光；提供一光罩，并以该光罩为罩幕对该光阻层进行正面曝光，而曝光的能量是使该光阻层部分曝光，在该薄化区域中，该第一图案化金属层上方的该光阻层是在正面曝光时进行曝光，而该薄化区的其余部分的该光阻层是在背面曝光时进行曝光；以及对该光阻层进行显影。
前述的薄膜叠层结构的制造方法，其中所述的该些材料层的移除方法包括等向性蚀刻。
前述的薄膜叠层结构的制造方法，其中所述的该些材料层的移除方法更包括使用一蚀刻液，且该蚀刻液对该非晶硅层的蚀刻速率大于对该介电层的蚀刻速率。
前述的薄膜叠层结构的制造方法，其中在移除部分该保护层、该非晶硅层与该介电层之后，更包括在该基板上形成一导体层，该导体层是覆盖该阶梯状结构。
前述的薄膜叠层结构的制造方法，其中在形成该非晶硅层之后以及形成该第一图案化金属层之前，更包括在该非晶硅层与该第一图案化金属层之间形成一欧姆接触层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种薄膜晶体管阵列基板的制造方法。该方法是首先在一基板上依序形成一第一图案化金属层、一介电层、一非晶硅层、一第二图案化金属层及一保护层。其中，第一图案化金属层包括多条扫描配线及与扫描配线相连的多个闸极，而第二图案化金属层包括多条数据配线及与资料配线相连的多个源极/汲极。
接着，在保护层上形成一图案化光阻层，图案化光阻层至少覆盖于源极/汲极及其周边区域上方，图案化光阻层的部分边缘具有多个厚度较小的第一薄化区，每一第一薄化区分别横跨于源极/汲极其中之一的部分边缘上方。
之后，以图案化光阻层为罩幕，移除图案化光阻层未覆盖的保护层、非晶硅层与介电层，并移除第一薄化区下方的保护层，以形成对应于第一薄化区的多个阶梯状结构。
最后，在基板上形成多个画素电极，每一画素电极分别至少覆盖阶梯状结构其中之一，且分别电性连接至源极/汲极其中之一。
在本发明的薄膜晶体管阵列基板的制造方法中，形成图案化光阻层的方法例如是先在保护层上形成一光阻层。接着，提供一半调式光罩，并以半调式光罩为罩幕对光阻层进行正面曝光与显影。其中，半调式光罩具有透光区域、半透光区域及非透光区域，且第一薄化区是对应于半调式光罩的半透光区域。
此外，在本发明的薄膜晶体管阵列基板的制造方法中，第一图案化金属层与第二图案化金属层例如皆更包括多个接合垫。接合垫是分别连接于扫描配线与资料配线的末端，且接合垫上是形成有多个贯孔，贯孔是呈阵列排列。
而且，本发明的制造方法亦可以下列步骤形成图案化光阻层。首先，例如在保护层上形成一光阻层。
接着，例如以第一图案化金属层与第二图案化金属层为罩幕，对光阻层进行背面曝光，而曝光的能量是使光阻层部分曝光。
再者，例如提供一光罩为罩幕对光阻层进行正面曝光，而曝光的能量是使光阻层部分曝光。在第一薄化区中，源极/汲极上方的光阻层是在正面曝光时进行曝光，而第一薄化区的其余部分的光阻层是在背面曝光时进行曝光。
最后，对光阻层进行显影。其中，贯孔间的金属层的宽度是小于进行背面曝光时的曝光分辨率。
基于上述目的，本发明还提出一种薄膜叠层结构的制造方法。该方法是首先在一基板的正面上依序形成一介电层、一非晶硅层、一第一图案化金属层及一保护层。
接着，在保护层上形成一图案化光阻层，图案化光阻层的部分边缘具有一厚度较小的薄化区，且薄化区是横跨于第一图案化金属层的部分边缘上方。
之后，以图案化光阻层为罩幕，移除图案化光阻层未覆盖的保护层、非晶硅层与介电层，并移除薄化区下方的保护层，以形成对应于薄化区的一阶梯状结构。
在本发明的薄膜叠层结构的制造方法中，形成图案化光阻层的方法例如是先在保护层上形成一光阻层。
接着，例如以第一图案化金属层为罩幕对光阻层进行背面曝光，而曝光的能量是使光阻层部分曝光。
再者，例如提供一光罩为罩幕对光阻层进行正面曝光，而曝光的能量是使光阻层部分曝光。在薄化区中，第一图案化金属层上方的光阻层是在正面曝光时进行曝光，而薄化区的其余部分的光阻层是在背面曝光时进行曝光。
最后，对光阻层进行显影。
此外，在本发明的薄膜叠层结构的制造方法中，亦可以下列步骤形成图案化光阻层。首先，例如在保护层上形成一光阻层。接着，例如提供一半调式光罩，并以半调式光罩为罩幕对光阻层进行正面曝光与显影。其中，半调式光罩具有透光区域、半透光区域及非透光区域，且薄化区是对应于半调式光罩的半透光区域。
另外，在本发明的薄膜叠层结构的制造方法中，在形成介电层之前例如更包括形成一第二图案化金属层，且移除图案化光阻层未覆盖的保护层、非晶硅层与介电层后，是暴露部分第二图案化金属层。此外，在移除部分保护层、非晶硅层与介电层之后，更包括在基板上形成一导体层，导体层是覆盖阶梯状结构。
借由上述技术方案，本发明至少具有下列优点：本发明的薄膜晶体管阵列基板及薄膜叠层结构的制造方法中，保护层是以具有薄化区的图案化光阻层为罩幕而进行等向性蚀刻，其中薄化区是横跨于图案化金属层(例如源极/汲极)的部分边缘上方。因此，可避免覆盖于此区的导体层断裂，进而可以提高薄膜晶体管阵列基板及薄膜叠层结构的制程良率。
综上所述，本发明薄膜晶体管阵列基板及薄膜叠层结构的制造方法，可以适于提高其制程良率，而具有产业上的利用价值。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜晶体管阵列基板及薄膜叠层结构的制造方法具有增进的多项功效，从而更加适于实用，而具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1A-图1C是现有习知的一种薄膜晶体管阵列基板的制造流程及结构的局部剖面示意图。
图2A-图2D是本发明一实施例的薄膜晶体管阵列基板的制造流程及结构的剖面示意图。
图3是本实施例的图案化光阻层在源极/汲极附近的分布示意图。
图4与图5是本发明的薄膜晶体管阵列基板的制造方法中，具有薄化区的图案化光阻层其形成方法及结构的剖面示意图。
图6是本发明的一种接合垫的上视图。
图7是图案化光阻层在另一样式的源极/汲极附近的分布示意图。
图8是本发明另一实施例的薄膜晶体管阵列基板的剖面示意图。
图9A-图9C是本发明一实施例的薄膜叠层结构的制造流程剖面示意图。
图10与图11是本发明的薄膜叠层结构的制造方法中，具有薄化区的图案化光阻层其形成方法及结构的剖面示意图。
图12是本发明另一实施例的薄膜叠层结构的剖面示意图。
图13是本发明的薄膜叠层结构的制造方法中，其图案化光阻层的分布示意图。
100：基板 110：闸极
120：介电层 130：非晶硅层
140：源极/汲极 150：保护层
160：图案化光阻层 170：画素电极
200、400：基板 210、440：第一图案化金属层
212：扫描配线 214、314：闸极
216：接合垫 218：贯孔
220、420：介电层 230、430：非晶硅层
232、432：欧姆接触层 240、240a、410：第二图案化金属层
242：资料配线 244、344：源极/汲极
250、450：保护层 260、360、460：图案化光阻层
262、362、462：第一薄化区 265、465：光阻层
270：画素电极 272：电极材料层
470：导体层 A：区域
S1、S2、S3、S4：阶梯状结构 M10、M30：光罩
M20、M40：半调式光罩 D：宽度
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及薄膜叠层结构的制造方法其具体结构、制造方法、步骤、特征及其功效，详细说明如后。
图2A-图2D是本发明一实施例的薄膜晶体管阵列基板的制造流程及结构剖面示意图。
首先请参阅图2A所示，在一基板200上依序形成一第一图案化金属层210、一介电层220、一非晶硅层230、一第二图案化金属层240以及一保护层250。其中，基板200例如是一玻璃基板或一透明塑料基板。第一图案化金属层210包括多条扫描配线212以及与扫描配线212相连的多个闸极214。
此外，形成第一图案化金属层210的方法例如是先在基板210上形成一第一金属层，形成该第一金属层的方法例如是物理气相沉积或是化学气相沉积等方式，而且第一金属层的材质可以是钽(Ta)、铬(Cr)、钼(Mo)、钛(Ti)或铝(Al)等导体材质。接着，在该第一金属层上形成一第一光阻层。之后，提供一光罩并以该光罩为罩幕对第一光阻层进行曝光与显影，以形成一第一图案化光阻层。最后，以该第一图案化光阻层为罩幕，移除部分第一金属层以形成第一图案化金属层210。
请继续参阅图2A所示，介电层220与非晶硅层230是全面性地形成于基板200上，覆盖住第一图案化金属层210。其中，形成介电层220的方法例如是电浆加强化学气相沉积法(Plasma-Enhanced Chemical VaporDeposition，PECVD)或是其它沉积方式，介电层220的材质例如是氮化硅(SixNy)、氮氧化硅(SiON)、氧化硅(SiOx)或是其它介电材质。而形成于闸极214上的介电层220是作为一闸极绝缘层之用。
第二图案化金属层240包括多条数据配线242及与资料配线242相连的多个源极/汲极244。其中，源极/汲极244是位于闸极214上方的介电层220上。
另外，第一图案化金属层210与第二图案化金属层240例如皆更包括多个接合垫216，接合垫216是分别连接于扫描配线212与资料配线242的末端。接合垫216是在后续用以与其它组件进行电性连接。
此外，形成第二图案化金属层240的方法例如是先在非晶硅层230上形成一第二金属层，形成此第二金属层的方法例如是物理气相沉积或是化学气相沉积等方式，而且第二金属层的材质可以是钽、铬、钼、钛或铝等导体材质。接着，在该第二金属层上形成一第二光阻层。之后，提供一光罩并以该光罩为罩幕对第二光阻层进行曝光与显影，以形成一第二图案化光阻层。最后，以该第二图案化光阻层为罩幕，移除部分第二金属层以形成第二图案化金属层240。
再者，形成非晶硅层230之后以及形成第二图案化金属层240之前，例如可以形成一欧姆接触层232于非晶硅层230与第二图案化金属层240之间，而欧姆接触层232的材质例如是经掺杂的非晶硅(n+a-Si)。
接着，全面性地形成保护层250于基板200上，以覆盖住非晶硅层230与第二图案化金属层240。本实施例中，形成保护层250的方法例如是以电浆加强化学气相沉积法或是其它沉积方式形成一氮化硅层。
图3是本实施例的图案化光阻层在源极/汲极附近的分布示意图。请共同参阅图2B与图3所示，在保护层250上形成一图案化光阻层260，该图案化光阻层260是至少覆盖于源极/汲极244及其周边区域上方。同时，图案化光阻层260例如覆盖于接合垫216的边缘以及扫描配线212上方。上述图案化光阻层260的分布情况是用以举例说明，并非用以限制本发明，本实施例中的图案化光阻层260亦可以其它的分布型态分布于基板200上的适当位置。图案化光阻层260的部分边缘具有多个厚度较小的第一薄化区262，每一个第一薄化区262分别横跨于一个源极/汲极244的部分边缘上方。
接着请同时参阅图2B图与图2C所示，以图案化光阻层260为罩幕，移除图案化光阻层260未覆盖的保护层250、非晶硅层230与介电层220，并移除第一薄化区262下方的保护层250，以暴露第一薄化区262下方的源极/汲极244及其周边区域的非晶硅层230，而分别在第一薄化区262下方形成多个阶梯状结构S1。另外，由于图案化光阻层260是覆盖于接合垫216的边缘上方，所以此时接合垫216的中央部分亦会暴露于外界。此外，以图案化光阻层260为罩幕而移除各材料层的方法例如是等向性蚀刻，且所使用的蚀刻液对非晶硅层230的蚀刻速率通常大于对介电层220的蚀刻速率。
最后请参阅图2D所示，在基板200上形成多个画素电极270。每一个画素电极270分别覆盖阶一个梯状结构S1，并且电性连接至一个源极/汲极244。此外，画素电极270亦可覆盖于部分扫描配线212上方的介电层220上，并与其下方的扫描配线212以及两者之间的介电层220共同构成一画素储存电容器结构。而且，形成画素电极270的同时，例如亦形成一电极材料层272于接合垫216上，并与接合垫216电性连接。其中，画素电极270与电极材料层272的材质例如是铟锡氧化物(Indium Tin Oxide，ITO)或锶锡氧化物(Strontium Tin Oxide，STO)等透明导电材料。
本发明的薄膜晶体管阵列基板的制造方法中，由于图案化光阻层260具有第一薄化区262的设计，因此可以在源极/汲极244的边缘处形成阶梯状结构S1。如此，即使在源极/汲极244的边缘处的非晶硅层230因蚀刻速率的差异而发生底切现象，仍不会在源极/汲极244的边缘处形成不连续的垂直壁(如图1B的区域A)，因此可以避免画素电极270在此处发生断裂。
图4与图5是本发明的薄膜晶体管阵列基板的制造方法中，具有薄化区的图案化光阻层其形成方法及结构的剖面示意图。
请参阅图4所示，形成图案化光阻层260的方法例如是先在保护层250上形成一光阻层265。
接着，例如以第一图案化金属210与第二图案化金属层240为罩幕，对光阻层265进行背面曝光，而曝光的能量是使光阻层265部分曝光。曝光的能量例如是调整为完全曝光所需的能量的2/3，而曝光能量的确切值应视曝光结果而进行调整至最佳值，详细调整方法在此即不多加叙述。
应注意的是，若欲以图4所示的方法形成图案化光阻层260，则在接合垫216的部分应在形成时即将其中央区域部分设计成镂空。图6是本发明的一种接合垫的上视图。请同时参阅图4与图6所示，接合垫216上例如形成有多个贯孔218，贯孔218是呈阵列排列。此外，贯孔218间的金属层的宽度D是以小于光阻层265在上述背面曝光时的分辨率者为佳。如此，才能在进行背面曝光时，将接合垫216的中央区域上方的光阻层265部分曝光，并使接合垫216的中央区域能在后续制程中暴露出来。当然，图6所示的镂空图案仅为举例说明，并非用以局限其镂空图案的样式。
再者，例如提供一光罩M10为罩幕对光阻层265进行正面曝光，而曝光的能量是使光阻层265部分曝光，其中曝光能量的确切值如背面曝光的曝光能量所述。在第一薄化区262中，源极/汲极244上方的光阻层265是在正面曝光时进行曝光，而第一薄化区262的其余部分的光阻层265是在背面曝光时进行曝光。此外，扫描配线212侧边的非晶硅层230与接合垫216侧边的非晶硅层230，例如亦对应于光罩M10的非透光区域。
最后，对光阻层265进行显影。
请参阅图5所示，形成图案化光阻层260的方法并不局限于如图4所示的方法，亦可采用如下面所述的方法。首先，例如在保护层250上形成一光阻层265。
接着，提供一半调式光罩M20，并以半调式光罩M20为罩幕对光阻层265进行正面曝光与显影。其中，第一薄化区262是对应于半调式光罩M20的半透光区域，而第一薄化区262旁远离源极/汲极244的区域例如是对应于半调式光罩M20的透光区域。此外，光罩M20的半透光区域例如亦对应于接合垫216的侧边附近及扫描配线212。
本发明的薄膜晶体管阵列基板的制造方法中，源极/汲极的样式并不局限于上述实施例中所示，亦可有其它设计变化。
请参阅图7所示，是图案化光阻层在另一样式的源极/汲极附近的分布示意图。源极/汲极344例如包括一第一端子344a与一第二端子344b。第一端子344a是呈T字形，且跨越闸极314的两侧。第二端子344b是为两个条状端子，分别配置于第一端子344a的两侧，同时亦跨越闸极314的两侧。此种设计可消除因源极/汲极344与闸极314间的对位误差，所造成薄膜晶体管效能不佳的缺点。而应用此源极/汲极344的设计于本发明中，其特征仍在于图案化光阻层360至少覆盖于源极/汲极344及其周边区域上方，并且该图案化光阻层360的部分边缘具有多个厚度较小的第一薄化区362，每一个第一薄化区362分别横跨于一个源极/汲极344的部分边缘上方。
请参阅图8所示，是本发明另一实施例的薄膜晶体管阵列基板的剖面示意图。该薄膜晶体管阵列基板的制造方法是与图2A～图2D所示的实施例相似，惟其差异在于形成第二图案化金属层240a时，使其更包括多个电容电极246。电容电极246位于部分扫描配线212上方，且与扫描配线212及两者之间的介电层220共同构成画素储存电容。同时，在形成图案化光阻层(图中未示)时，图案化光阻层的部分边缘更具有多数个厚度较小的第二薄化区，而每个第二薄化区分别横跨于一个电容电极246的部分边缘上方，以在电容电极246的一侧形成阶梯状结构S2。在本实施例中，制造方法的其余步骤是与前一实施例相同。所以，在画素结构270覆盖于阶梯状结构S2上时，亦可避免发生断裂。
承上述，本发明上揭的技术亦可应用于薄膜晶体管阵列基板上的其它位置，而其应用例举例说明如下。
图9A-图9C是本发明一实施例的薄膜叠层结构的制造流程及结构剖面示意图。
首先请参阅图9A所示，在一基板400的正面上依序形成有一介电层420、一非晶硅层430、一第一图案化金属层440及一保护层450。此外，非晶硅层430与第一图案化金属层440之间例如形成有一欧姆接触层432。
接着，在保护层450上形成一图案化光阻层460，图案化光阻层460的部分边缘具有一厚度较小的薄化区462，且薄化区462是横跨于第一图案化金属层440的部分边缘上方。
之后，以图案化光阻层460为罩幕，移除图案化光阻层460未覆盖的保护层450、非晶硅层430与介电层420，并移除薄化区462下方的保护层450。如此，即可形成对应于薄化区462的阶梯状结构S3。
此外，例如更在移除图案化光阻层460未覆盖的保护层450、非晶硅层430与介电层420后，在基板400上形成一导体层470，导体层470是覆盖阶梯状结构S3。由于导体层470是覆盖于阶梯状结构S3上，所以导体层470不会因底切现象而发生断裂。导体层470的材质例如是铟锡氧化物或锶锡氧化物等透明导电材料。
图10与图11是本发明的薄膜叠层结构的制造方法中，具有薄化区的图案化光阻层其形成方法及结构的剖面示意图。
请参阅图10所示，形成图案化光阻层460的方法例如是先在保护层450上形成一光阻层465。
接着，例如以第一图案化金属层440为罩幕对光阻层465进行背面曝光，而曝光的能量是使光阻层465部分曝光。
再者，例如提供一光罩M30为罩幕对光阻层465进行正面曝光，而曝光的能量是使光阻层465部分曝光。同时，在薄化区462中，第一图案化金属层440上方的该光阻层465是在正面曝光时进行曝光，而薄化区462的其余部分的光阻层465是在背面曝光时进行曝光。
其中，每次曝光能量大小的决定方式，是与以图4为例所介绍的曝光方式相同。
最后，对光阻层465进行显影。
请参阅图11所示，形成图案化光阻层460的方法并不局限于如图10所示的方法，亦可采用如下面所述的方法。首先，例如在保护层450上形成一光阻层465。
接着，例如提供一半调式光罩M40，并以半调式光罩M40为罩幕对光阻层465进行正面曝光与显影。其中，半调式光罩M40具有透光区域、半透光区域及非透光区域，且薄化区462是对应于半调式光罩M40的半透光区域，而薄化区462旁远离第一图案化金属层440的区域例如是对应于半调式光罩M40的透光区域。
请参阅图12所示，是本发明的另一实施例的薄膜叠层结构的剖面示意图。该薄膜叠层结构的制造方法中，主要是在形成介电层420之前更包括形成一第二图案化金属层410。而且，移除图案化光阻层460未覆盖的保护层450、非晶硅层430与介电层420后，是暴露部分第二图案化金属层410。在本实施例中，制造方法的其余步骤是与前一实施例相同，因此亦会形成一阶梯状结构S4。所以，在覆盖导体层470于阶梯状结构S4上，以电性连接第二图案化金属层410与第一图案化金属层440后，本方法仍具有避免导体层470因底切现象而发生断裂的优点。
请参阅图13所示，是本发明的薄膜叠层结构的制造方法中，其图案化光阻层的分布示意图。本发明的薄膜叠层结构的制造方法例如可应用于薄膜晶体管阵列基板的修补结构中，当然亦不局限于应用在此处。其中，图案化光阻层460的部分边缘具有一厚度较小的薄化区462，且薄化区462是横跨于第一图案化金属层440的部分边缘上方。
综上所述，本发明薄膜晶体管阵列基板及薄膜叠层结构的制造方法，是在蚀刻保护层前形成具有薄化区的图案化光阻层，其中薄化区是横跨于图案化金属层(例如源极/汲极)的部分边缘上方。接着以图案化光阻层为罩幕进行等向性蚀刻，则薄化区下方的保护层可完全移除，且非晶硅层延伸出图案化金属层的边缘。因此，即使在等向性蚀刻过程中非晶硅层发生底切现象，亦不会造成覆盖于此区的导体层断裂，进而可以提高薄膜晶体管阵列基板及薄膜叠层结构的制程良率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (19)
1、一种薄膜晶体管阵列基板的制造方法，其特征在于其包括以下步骤：
在一基板上依序形成有一第一图案化金属层、一介电层、一非晶硅层、一第二图案化金属层及一保护层，其中该第一图案化金属层包括多数条扫描配线及与该些扫描配线相连的多数个闸极，该第二图案化金属层包括多数条数据配线及与该些资料配线相连的多数个源极/汲极；
在该保护层上形成一图案化光阻层，该图案化光阻层至少覆盖于该些源极/汲极及其周边区域上方，该图案化光阻层的部分边缘具有多数个厚度较小的第一薄化区，每一该些第一薄化区分别横跨于该些源极/汲极其中之一的部分边缘上方；
以该图案化光阻层为罩幕，移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层，并移除该些第一薄化区下方的该保护层，以形成对应于该些第一薄化区的多数个阶梯状结构；以及
在该基板上形成多数个画素电极，每一该些画素电极分别至少覆盖该些阶梯状结构其中之一，且分别电性连接至该些源极/汲极其中之一。
2、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的形成该图案化光阻层的方法包括：
在该保护层上形成一光阻层；以及
提供一半调式光罩，并以该半调式光罩为罩幕对该光阻层进行正面曝光与显影，其中该半调式光罩具有透光区域、半透光区域及非透光区域，且该些第一薄化区是对应于该半调式光罩的半透光区域。
3、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的第一图案化金属层与该第二图案化金属层皆更包括多数个接合垫，该些接合垫是分别连接于该些扫描配线与该些资料配线的末端，且该些接合垫上是形成有多数个贯孔，该些贯孔是呈阵列排列。
4、根据权利要求3所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的形成该图案化光阻层的方法包括：
在该保护层上形成一光阻层；
以该第一图案化金属层与该第二图案化金属层为罩幕，对该光阻层进行背面曝光，而曝光的能量是使该光阻层部分曝光；
提供一光罩，并以该光罩为罩幕对该光阻层进行正面曝光，而曝光的能量是使该光阻层部分曝光，在该些第一薄化区中，该些源极/汲极上方的该光阻层是在正面曝光时进行曝光，而该些第一薄化区的其余部分的该光阻层是在背面曝光时进行曝光；以及
对该光阻层进行显影。
5、根据权利要求4所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的该些贯孔间的金属层的宽度是小于进行背面曝光时的曝光分辨率。
6、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的第二图案化金属层更包括多数个电容电极，位于部分该些扫描配线上方，而该图案化光阻层的部分边缘更具有多数个厚度较小的第二薄化区，每一该些第二薄化区分别横跨于该些电容电极其中之一的部分边缘上方。
7、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的形成该第一图案化金属层的方法包括：
在该基板上形成一第一金属层；
在该第一金属层上形成一第一图案化光阻层；以及
以该第一图案化光阻层为罩幕，移除部分该第一金属层以形成该第一图案化金属层。
8、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的形成该第二图案化金属层的方法包括：
在该非晶硅层上形成一第二金属层；
在该第二金属层上形成一第二图案化光阻层；以及
以该第二图案化光阻层为罩幕，移除部分该第二金属层以形成该第二图案化金属层。
9、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中在形成该非晶硅层之后以及形成该第二图案化金属层之前，更包括在该非晶硅层与该第二图案化金属层之间形成一欧姆接触层。
10、根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的该些材料层的移除方法包括等向性蚀刻。
11、根据权利要求9所述的薄膜晶体管阵列基板的制造方法，其特征在于其中所述的该些材料层的移除方法更包括使用一蚀刻液，且该蚀刻液对该非晶硅层的蚀刻速率大于对该介电层的蚀刻速率。
12、一种薄膜叠层结构的制造方法，其特征在于其包括以下步骤：
在一基板的正面上依序形成一介电层、一非晶硅层、一第一图案化金属层及一保护层；
在该保护层上形成一图案化光阻层，该图案化光阻层的部分边缘具有一厚度较小的薄化区，且该薄化区是横跨于该第一图案化金属层的部分边缘上方；以及
以该图案化光阻层为罩幕，移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层，并移除该薄化区下方的该保护层，以形成对应于该薄化区之一阶梯状结构。
13、根据权利要求12所述的薄膜叠层结构的制造方法，其特征在于其中在形成该介电层之前更包括形成一第二图案化金属层，且移除该图案化光阻层未覆盖的该保护层、该非晶硅层与该介电层后，是暴露部分该第二图案化金属层。
14、根据权利要求12或13所述的薄膜叠层结构的制造方法，其特征在于其中所述的形成该图案化光阻层的方法包括：
在该保护层上形成一光阻层；以及
提供一半调式光罩，并以该半调式光罩为罩幕对该光阻层进行正面曝光与显影，其中该半调式光罩具有透光区域、半透光区域及非透光区域，且该薄化区是对应于该半调式光罩的半透光区域。
15、根据权利要求12或13所述的薄膜叠层结构的制造方法，其特征在于其中所述的形成该图案化光阻层的方法包括：
在该保护层上形成一光阻层；
以该第一图案化金属层为罩幕对该光阻层进行背面曝光，而曝光的能量是使该光阻层部分曝光；
提供一光罩，并以该光罩为罩幕对该光阻层进行正面曝光，而曝光的能量是使该光阻层部分曝光，在该薄化区域中，该第一图案化金属层上方的该光阻层是在正面曝光时进行曝光，而该薄化区的其余部分的该光阻层是在背面曝光时进行曝光；以及
对该光阻层进行显影。
16、根据权利要求12所述的薄膜叠层结构的制造方法，其特征在于其中所述的该些材料层的移除方法包括等向性蚀刻。
17、根据权利要求16所述的薄膜叠层结构的制造方法，其特征在于其中所述的该些材料层的移除方法更包括使用一蚀刻液，且该蚀刻液对该非晶硅层的蚀刻速率大于对该介电层的蚀刻速率。
18、根据权利要求12所述的薄膜叠层结构的制造方法，其特征在于其中在移除部分该保护层、该非晶硅层与该介电层之后，更包括在该基板上形成一导体层，该导体层是覆盖该阶梯状结构。
19、根据权利要求12所述的薄膜叠层结构的制造方法，其特征在于其中在形成该非晶硅层之后以及形成该第一图案化金属层之前，更包括在该非晶硅层与该第一图案化金属层之间形成一欧姆接触层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100064743A CN100347813C (zh) | 2004-03-08 | 2004-03-08 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100064743A CN100347813C (zh) | 2004-03-08 | 2004-03-08 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1560901A true CN1560901A (zh) | 2005-01-05 |
| CN100347813C CN100347813C (zh) | 2007-11-07 |
Family
ID=34439790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100064743A Expired - Fee Related CN100347813C (zh) | 2004-03-08 | 2004-03-08 | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100347813C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1870234B (zh) * | 2006-06-15 | 2011-07-20 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN102213914A (zh) * | 2010-04-12 | 2011-10-12 | 南亚科技股份有限公司 | 半导体光刻工艺 |
| CN103715141A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| WO2014124568A1 (zh) * | 2013-02-17 | 2014-08-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法及显示装置 |
| CN104716145A (zh) * | 2015-03-27 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9907019D0 (en) * | 1999-03-27 | 1999-05-19 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
| CN1187643C (zh) * | 2002-05-28 | 2005-02-02 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
| CN1243276C (zh) * | 2002-05-28 | 2006-02-22 | 友达光电股份有限公司 | 适用于液晶显示装置的有源阵列基板及其制造方法 |
| TW554444B (en) * | 2002-09-03 | 2003-09-21 | Toppoly Optoelectronics Corp | Manufacturing method for liquid crystal display |
-
2004
- 2004-03-08 CN CNB2004100064743A patent/CN100347813C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1870234B (zh) * | 2006-06-15 | 2011-07-20 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN102213914A (zh) * | 2010-04-12 | 2011-10-12 | 南亚科技股份有限公司 | 半导体光刻工艺 |
| CN102213914B (zh) * | 2010-04-12 | 2012-12-12 | 南亚科技股份有限公司 | 半导体光刻工艺 |
| WO2014124568A1 (zh) * | 2013-02-17 | 2014-08-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法及显示装置 |
| CN103715141A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| CN103715141B (zh) * | 2013-12-27 | 2015-02-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法 |
| US9548324B2 (en) | 2013-12-27 | 2017-01-17 | Boe Technology Group Co., Ltd. | Array substrate and method for fabricating the same |
| CN104716145A (zh) * | 2015-03-27 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
| CN104716145B (zh) * | 2015-03-27 | 2018-03-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
| US10256260B2 (en) | 2015-03-27 | 2019-04-09 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method therefor and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100347813C (zh) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1244162C (zh) | 沟道蚀刻薄膜晶体管 | |
| CN1280665C (zh) | 液晶显示装置的阵列衬底及其制造方法 | |
| CN1610110A (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
| CN1222043C (zh) | 平板显示器及其制造方法 | |
| CN1945855A (zh) | 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 | |
| CN1229677C (zh) | 半透射型显示器件的制造方法和半透射型显示器件 | |
| CN1702531A (zh) | 液晶显示器件及其制造方法 | |
| CN1716062A (zh) | 液晶显示器件的阵列基板的制造方法 | |
| CN1728363A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1845341A (zh) | 薄膜晶体管及其制造方法 | |
| CN1866083A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN1495477A (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| CN1142057A (zh) | 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法 | |
| CN1517771A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
| CN101038925A (zh) | 薄膜晶体管面板及其制造方法 | |
| CN1542508A (zh) | 液晶显示装置及其制造方法 | |
| CN1828871A (zh) | 像素结构的制造方法 | |
| CN1740882A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN1734334A (zh) | 液晶显示器件及其制造方法 | |
| CN100347813C (zh) | 薄膜晶体管阵列基板及薄膜叠层结构的制造方法 | |
| CN101075579A (zh) | 导线结构、像素结构、显示面板、光电装置及其形成方法 | |
| CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| CN1627165A (zh) | 下衬底、具有该下衬底的显示装置及制造该下衬底的方法 | |
| CN102646630A (zh) | 一种tft-lcd阵列基板构造及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071107 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |