CN1553567A - 能隙参考电路 - Google Patents
能隙参考电路 Download PDFInfo
- Publication number
- CN1553567A CN1553567A CNA031424260A CN03142426A CN1553567A CN 1553567 A CN1553567 A CN 1553567A CN A031424260 A CNA031424260 A CN A031424260A CN 03142426 A CN03142426 A CN 03142426A CN 1553567 A CN1553567 A CN 1553567A
- Authority
- CN
- China
- Prior art keywords
- transistor
- transistorized
- voltage
- control
- energy gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明有关一种能隙参考电路,该能隙参考电路不仅可以产生不易随温度而变化的能隙参考电压,同时其电路配置的方式亦能够消除现有的能隙参考电路中,因为晶体管的通道调变效应与高温时的漏流效应,所造成的能隙参考电压不佳的情形。
Description
(1)技术领域
本发明有关一种能隙参考电路,尤指一种能隙参考电压较不易随电压源及温度而变化的能隙参考电路。
(2)背景技术
现有的能隙参考电路如图1所示,其是由三个P型金属氧化物半导体场效应晶体管(MOSFET)111、112及113,二个N型金属氧化物半导体场效应晶体管121及122,电阻131及132,以及pnp型双载子接面晶体管(BJT)141、142及143所共同耦接而成。其中P型金属氧化物半导体场效应晶体管111、112及113与N型金属氧化物半导体场效应晶体管121及122的通道区(Channel)宽长比(AspectRatio)皆相同,pnp型双载子接面晶体管141及142的pn接面面积亦为相同,而pnp型双载子接面晶体管143的pn接面面积为pnp型双载子接面晶体管141及142的整数倍、且至少为2倍,故pnp型双载子接面晶体管143亦可以由至少两个pn接面面积等同于pnp型双载子接面晶体管141及142的pnp型双载子接面晶体管,以同极端相耦接(射极端连接射极端、基极端连接基极端以及集极端连接集极端)的方式形成。
由于金属氧化物半导体场效应晶体管112、113、121及122是以电流镜的方式耦接,因此电流i111、i112、i113、i121及i122皆为相同,但双载子接面晶体管143的pn接面面积大于双载子接面晶体管141及142,因此双载子接面晶体管141及142射极端与基极端之间的电压差虽彼此相等,但却皆大于双载子接面晶体管143的射极端与基极端之间的电压差,这个电压差(令其表为ΔVBE143)即成为电阻132两端的电压差,并与电流i122具有
i122=ΔVBE143/R132 (1)的关系(令电阻132的电阻值表为R132)。
由图1可看出,所要求的能隙参考电压Vref与电阻131(令其电阻值表为R131)及双载子接面晶体管141射极端与基极端间的电压差VBE141具有
Vref=VBE141+i111R131 (2)
的关系,由于i111与i122相等,因此若将(1)式代入(2)式,可将(2)式表为
Vref=VBE141+ΔVBE143(R131/R132) (3)
由于VBE141与ΔVBE143皆具有随温度的增加而变化的特性,其变化率分别约为-2mV/℃及+0.2mV/℃,因此经由适当的设计R131与R132的阻值,且令其比值成为10,则可得到一不随温度的增加而变化的能隙参考电压Vref。
然而,上述的能隙参考电路却有如下的两个问题:
(1)晶体管的通道调变效应(Channel Length Modulation)造成Vref会随VDD而变:
由图1中可看出,金属氧化物半导体场效应晶体管122漏极端的电压是由金属氧化物半导体场效应晶体管113源极端与栅极端的电压差所决定,然而,金属氧化物半导体场效应晶体管121漏极端的电压却是由本身源极端与栅极端的电压差以及双载子接面晶体管142射极端与基极端间的电压差所共同决定,这个差异对于金属氧化物半导体场效应晶体管112及113所构成的电流镜来说是一个电流映射不对称的因素,也造成了Vref会随VDD而变化的缺憾。
(2)高温时晶体管的漏流效应(Leakage Effect)造成Vref产生飘移:
在图1中,金属氧化物半导体场效应晶体管121及122的漏极端对于基体(Substrate)来说,分别相当于一反相操作的二极管pn接面,此一pn接面因为漏流效应的关系会有一漏电流(Leakage Cueernt)产生,此一漏电流在低温时效应极低,因此能隙参考电压Vref尚可表现如图2(a)所示的较为理想的状态,然后在高温时,漏电流会造成i121及i122的增加,藉由电流镜映射到电阻131的后果则是i111的增加,造成能隙参考电压Vref产生飘移现象,如图2(b)所示。
(3)发明内容
本发明的主要目的为设计一种能隙参考电路,不仅可以产生不易随温度而变化的能隙参考电压,同时以增加晶体管元件及变更晶体管的电压操作点的方式,消除现有的能隙参考电路中因为晶体管的通道调变效应与高温时的漏流效应,所造成的能隙参考电压不佳的情形。
根据本发明的构想,提出一种能隙参考电路,其包括:一第一晶体管,其一第一端连接于一第一电压;一第一电阻,其一端连接于该第一晶体管的一第二端;一第二晶体管,其一第一端连接于该第一电阻的另一端,其一第二端及控制端共同连接于一第二电压;一第三晶体管,其一第一端连接于该第一电压,其控制端连接于该第一晶体管的控制端;一第四晶体管,其一第一端连接于该第一电压,其控制端连接于该第三晶体管的控制端;一第五晶体管,其一第一端连接于该第三晶体管的一第二端,其控制端连接于该第四晶体管的一第二端;一第六晶体管,其一第一端及控制端共同连接于该第五晶体管的控制端;一第二电阻,其一端连接于该第六晶体管的一第二端;一第七晶体管,其一第一端连接于该第五晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;一第八晶体管,其一第一端连接于该第二电阻的另一端,其一第二端及控制端共同连接于该第二电压;一第九晶体管,其一第一端连接于该第一电压,其一第二端及控制端共同连接于该第四晶体管的控制端;一第十晶体管,其一第一端连接于该第九晶体管的该第二端,其控制端连接于该第五晶体管的该第一端;一第十一晶体管,其一第一端连接于该第十晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;以及一第十二晶体管,其一第一端及一第二端共同连接于该第一晶体管的该第二端,其控制端连接于该第二电压;利用该第一、第三、第四、第五及第六晶体管的耦接,使得流经该第二电阻的电流映射至该第一电阻,并在该第一电阻与该第一晶体管的该第二端连接处输出一能隙参考电压。
根据上述构想,其中该第一电压大于该第二电压。
根据上述构想所述的能隙参考电路还具有一补偿电容,其一端连接于该第十晶体管的控制端,其另一端连接于该第二电压。
根据上述构想所述的能隙参考电路,其中该第一、第三、第四及第九晶体管为相同的P型金属氧化物半导体场效应晶体管(MOSFET),该第一端皆为源极端,该第二端皆为漏极端,控制端皆为栅极端。
根据上述构想,其中该第五、第六、第十及第十二晶体管为相同的N型金属氧化物半导体场效应晶体管(MOSFET),该第一端皆为漏极端,该第二端皆为源极端,控制端皆为栅极端。
根据上述构想,其中该第二、第七及第十一晶体管为相同的pnp型双载子接面晶体管(BJT),该第一端皆为射极端,该第二端皆为集极端,控制端皆为基极端。
根据上述构想,其中该第八晶体管为pnp型双载子接面晶体管,该第一端为射极端,该第二端为集极端,控制端皆为基极端。
根据上述构想,其中该第八晶体管的pn接面面积为该第二、第七及第十一晶体管的pn接面面积的整数倍,且至少为2倍。
根据上述构想,其中该第八晶体管是由至少2个与该第二、第七及第十一晶体管相同的pnp型双载子接面晶体管耦接而成。
根据本发明的另一构想,提出一种能隙参考电路,其包括:一第一晶体管,其一第一端连接于一第一电压;一第一电阻,其一端连接于该第一晶体管的一第二端;一第二晶体管,其一第一端连接于该第一电阻的另一端,其一第二端及控制端共同连接于一第二电压;一第三晶体管,其一第一端连接于该第一电压,其控制端连接于该第一晶体管的控制端;一第四晶体管,其一第一端连接于该第一电压,其控制端连接于该第三晶体管的控制端;一第五晶体管,其一第一端连接于该第三晶体管的一第二端端,其控制端连接于该第四晶体管的一第二端;一第六晶体管,其一第一端及控制端共同连接于该第五晶体管的控制端;一第二电阻,其一端连接于该第六晶体管的一第二端;一第七晶体管,其一第一端连接于该第五晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;一第八晶体管,其一第一端连接于该第二电阻的另一端,其一第二端及控制端共同连接于该第二电压;一第九晶体管,其一第一端连接于该第一电压,其一第二端及控制端共同连接于该第四晶体管的控制端;一第十晶体管,其一第一端连接于该第九晶体管的该第二端,其控制端连接于该第五晶体管的该第一端;以及一第十一晶体管,其一第一端连接于该第十晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;利用该第一、第三、第四、第五及第六晶体管的耦接,使得流经该第二电阻的电流映射至该第一电阻,并在该第一电阻与该第一晶体管的该第二端连接处输出一能隙参考电压。
根据上述构想,其中该第一电压大于该第二电压。
根据上述构想所述的能隙参考电路还具有一第十二晶体管,其一第一端及一第二端共同连接于该第一晶体管的该第二端,其控制端连接于该第二电压。
根据上述构想所述的能隙参考电路还具有一补偿电容,其一端连接于该第十晶体管的控制端,其另一端连接于该第二电压。
根据上述构想,其中该第一、第三、第四及第九晶体管为相同的P型金属氧化物半导体场效应晶体管(MOSFET),该第一端皆为源极端,该第二端皆为漏极端,控制端皆为栅极端。
根据上述构想,其中该第五、第六、第十及第十二晶体管为相同的N型金属氧化物半导体场效应晶体管(MOSFET),该第一端皆为漏极端,该第二端皆为源极端,控制端皆为栅极端。
根据上述构想,其中该第二、第七及第十一晶体管为相同的pnp型双载子接面晶体管(BJT),该第一端皆为射极端,该第二端皆为集极端,控制端皆为基极端。
根据上述构想,其中该第八晶体管为pnp型双载子接面晶体管,该第一端为射极端,该第二端为集极端,控制端皆为基极端。
根据上述构想,其中该第八晶体管的pn接面面积为该第二、第七及第十一晶体管的pn接面面积的整数倍,且至少为2倍。
根据上述构想,其中该第八晶体管是由至少2个与该第二、第七及第十一晶体管相同的pnp型双载子接面晶体管耦接而成。
本发明通过下列附图及详细说明而可获得一更深入的了解:
(4)附图说明
图1是现有的能隙参考电路的电路示意图;
图2(a)是低温时的能隙参考电压对温度变化的关系图;
图2(b)是高温时的能隙参考电压对温度变化的关系图;
图3是本发明的能隙参考电路的电路示意图。
(5)具体实施方式
本发明所述的能隙参考电路一较佳实施样态如图3所示,其是由相同的P型金属氧化物半导体场效应晶体管311、312、313及314,相同的N型金属氧化物半导体场效应晶体管321、322、323及324,相同的pnp型双载子接面晶体管331、332及334,电阻34及35,以及电容36互相耦接而成,而pnp型双载子接面晶体管333的pn接面面积为pnp型双载子接面晶体管331、332及334的整数倍、且至少为2倍。其中P型金属氧化物半导体场效应晶体管311、312、313及314的源极端皆连接至高电压VDD,且P型金属氧化物半导体场效应晶体管311的栅极端、P型金属氧化物半导体场效应晶体管312的栅极端、P型金属氧化物半导体场效应晶体管313的栅极端以及P型金属氧化物半导体场效应晶体管314的栅极端与漏极端亦皆互相连接在一起,N型金属氧化物半导体场效应晶体管321的源极端与漏极端连接至P型金属氧化物半导体场效应晶体管311的漏极端、栅极端则连接至接地端,电阻34的一端连接至P型金属氧化物半导体场效应晶体管311的漏极端、另一端则连接至pnp型双载子接面晶体管331的射极端,而pnp型双载子接面晶体管331的基极端与集极端共同连接至接地端。另外,P型金属氧化物半导体场效应晶体管312的漏极端连接至N型金属氧化物半导体场效应晶体管322的漏极端,P型金属氧化物半导体场效应晶体管313的漏极端与N型金属氧化物半导体场效应晶体管323的栅极端及漏极端互相连接在一起,而N型金属氧化物半导体场效应晶体管322的栅极端则与N型金属氧化物半导体场效应晶体管323的栅极端连接在一起,N型金属氧化物半导体场效应晶体管322的源极端则与pnp型双载子接面晶体管332的射极端连接在一起,而电阻35的一端连接至N型金属氧化物半导体场效应晶体管323的源极端后、另一端则与pnp型双载子接面晶体管333的射极端相互连接,而pnp型双载子接面晶体管332及333的基极端与集极端则共同连接至接地端。最后,N型金属氧化物半导体场效应晶体管324的漏极端连接至P型金属氧化物半导体场效应晶体管314的漏极端、栅极端连接至P型金属氧化物半导体场效应晶体管312的漏极端、源极端则与pnp型双载子接面晶体管334的射极端相互连接,而pnp型双载子接面晶体管334的基极端与集极端共同连接至接地端,至于补偿电容36则接在N型金属氧化物半导体场效应晶体管324的栅极端与接地端之间。
首先,由于金属氧化物半导体场效应晶体管311、312、313、314、321、322、323及324是以电流镜的方式耦接,因此电流i311、i312、i313、i314、i322、i323及i324皆为相同,而双载子接面晶体管333的pn接面面积大于双载子接面晶体管331及332,因此双载子接面晶体管331及332射极端与基极端之间的电压差虽彼此相等,但却皆大于双载子接面晶体管333的射极端与基极端之间的电压差,这个电压差(令其表为ΔVBE333)即成为电阻35两端的电压差,并与电流i323具有
i323=ΔVBE333/R35 (4)的关系(令电阻35的电阻值表为R35)。
由图3可看出,所要求的能隙参考电压Vref与电阻34(令其电阻值表为R34)及双载子接面晶体管331射极端与基极端间的电压差VBE331具有
Vref=VBE331+i311R34 (5)的关系,由于i311与i323相等,因此若将(4)式代入(5)式,可将(5)式表为
Vref=VBE331+ΔVBE333(R34/R35) (6)
由于VBE331与ΔVBE333皆具有随温度的增加而变化的特性,其变化率分别约为-2mV/℃及+0.2mV/℃,因此经由适当的设计R34与R35的阻值,且令其比值成为10,则可得到一不随温度的增加而变化的能隙参考电压Vref。因此,由本发明所述的电路配置方式的能隙参考电路,与现有技术同样具有产生能隙参考电压的功效。
另外,由图3中可看出,金属氧化物半导体场效应晶体管323漏极端的电压是由金属氧化物半导体场效应晶体管322源极端与栅极端的电压差,以及双载子接面晶体管332射极端与基极端间的电压差的总和所决定。然后,由于金属氧化物半导体场效应晶体管324及双载子接面晶体管334的存在,使得金属氧化物半导体场效应晶体管322漏极端的电压是由金属氧化物半导体场效应晶体管324源极端与栅极端的电压差,以及双载子接面晶体管334射极端与基极端间的电压差的总和所决定;但因为i312、i314、i322及i324皆为相同,且金属氧化物半导体场效应晶体管322与324、以及双载子接面晶体管332与334彼此亦皆为相同的元件,因此金属氧化物半导体场效应晶体管324源极端与栅极端的电压差是与金属氧化物半导体场效应晶体管322源极端与栅极端的电压差相同,而双载子接面晶体管334射极端与基极端间的电压差是与双载子接面晶体管332射极端与基极端间的电压差相同,这样,金属氧化物半导体场效应晶体管322漏极端的电压亦可看成是由金属氧化物半导体场效应晶体管322源极端与栅极端的电压差,以及双载子接面晶体管332射极端与基极端间的电压差的总和所决定。因此,由本发明所述的电路配置方式的能隙参考电路,其中金属氧化物半导体场效应晶体管322漏极端的电压操作点以及金属氧化物半导体场效应晶体管323漏极端的电压操作点是完全相同的,所以能够消除现有能隙参考电路中,因为晶体管的通道调变效应而造成Vref会随VDD而变的不佳情形。
最后,由图3中可看出,金属氧化物半导体场效应晶体管322及323的漏极端对于基体来说,分别相当于一反相操作的二极管pn接面,此一pn接面因为漏流效应的关系会有一漏电流产生,此一漏电流在高温时会造成i322及i323的增加,藉由电流镜映射到电阻131的后果则是i311的增加;然而,本发明的设计却在Vref的输出端多接上了一个与金属氧化物半导体场效应晶体管322及323完全相同、源极端与漏极端共接、栅极端连接于接地端的金属氧化物半导体场效应晶体管321,因此在Vref的输出端亦会产生一股与金属氧化物半导体场效应晶体管322及323完全相同的漏电流,抵消在高温时i322及i323的增加。因此,由本发明所述的电路配置方式的能隙参考电路能够消除高温时因晶体管的漏流效应造成Vref产生飘移的现象产生。
综上所述,可知本发明的能隙参考电路不但与现有技术同样具有产生能隙参考电压的功效,而且能够消弭现有技术中因为晶体管的通道调变效应以及高温时的漏流效应,所发生能隙参考电压不够稳定的缺点。
Claims (11)
1.一种能隙参考电路,其包括:
一第一晶体管,其一第一端连接于一第一电压;
一第一电阻,其一端连接于该第一晶体管的一第二端;
一第二晶体管,其一第一端连接于该第一电阻的另一端,其一第二端及控制端共同连接于一第二电压;
一第三晶体管,其一第一端连接于该第一电压,其控制端连接于该第一晶体管的控制端;
一第四晶体管,其一第一端连接于该第一电压,其控制端连接于该第三晶体管的控制端;
一第五晶体管,其一第一端连接于该第三晶体管的一第二端,其控制端连接于该第四晶体管的一第二端;
一第六晶体管,其一第一端及控制端共同连接于该第五晶体管的控制端;
一第二电阻,其一端连接于该第六晶体管的一第二端;
一第七晶体管,其一第一端连接于该第五晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;
一第八晶体管,其一第一端连接于该第二电阻的另一端,其一第二端及控制端共同连接于该第二电压;
一第九晶体管,其一第一端连接于该第一电压,其一第二端及控制端共同连接于该第四晶体管的控制端;
一第十晶体管,其一第一端连接于该第九晶体管的该第二端,其控制端连接于该第五晶体管的该第一端;
一第十一晶体管,其一第一端连接于该第十晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;以及
一第十二晶体管,其一第一端及一第二端共同连接于该第一晶体管的该第二端,其控制端连接于该第二电压;
利用该第一、第三、第四、第五及第六晶体管的耦接,使得流经该第二电阻的电流映射至该第一电阻,并在该第一电阻与该第一晶体管的该第二端连接处输出一能隙参考电压。
2.如权利要求1所述的能隙参考电路,其特征在于,该第一电压大于该第二电压。
3.如权利要求1所述的能隙参考电路,其特征在于,还具有一补偿电容,其一端连接于该第十晶体管的控制端,其另一端连接于该第二电压。
4.如权利要求1所述的能隙参考电路,其特征在于,该第一、第三、第四及第九晶体管为相同的P型金属氧化物半导体场效应晶体管,该第一端皆为源极端,该第二端皆为漏极端,控制端皆为栅极端。
5.如权利要求1所述的能隙参考电路,其特征在于,该第五、第六、第十及第十二晶体管为相同的N型金属氧化物半导体场效应晶体管,该第一端皆为漏极端,该第二端皆为源极端,控制端皆为栅极端。
6.如权利要求1所述的能隙参考电路,其特征在于,该第二、第七及第十一晶体管为相同的pnp型双载子接面晶体管,该第一端皆为射极端,该第二端皆为集极端,控制端皆为基极端。
7.如权利要求1所述的能隙参考电路,其特征在于,该第八晶体管为pnp型双载子接面晶体管,该第一端为射极端,该第二端为集极端,控制端皆为基极端。
8.如权利要求7所述的能隙参考电路,其特征在于,该第八晶体管的pn接面面积为该第二、第七及第十一晶体管的pn接面面积的整数倍,且至少为2倍。
9.如权利要求7所述的能隙参考电路,其特征在于,该第八晶体管是由至少2个与该第二、第七及第十一晶体管相同的pnp型双载子接面晶体管耦接而成。
10.一种能隙参考电路,其包括:
一第一晶体管,其一第一端连接于一第一电压;
一第一电阻,其一端连接于该第一晶体管的一第二端;
一第二晶体管,其一第一端连接于该第一电阻的另一端,其一第二端及控制端共同连接于一第二电压;
一第三晶体管,其一第一端连接于该第一电压,其控制端连接于该第一晶体管的控制端;
一第四晶体管,其一第一端连接于该第一电压,其控制端连接于该第三晶体管的控制端;
一第五晶体管,其一第一端连接于该第三晶体管的一第二端端,其控制端连接于该第四晶体管的一第二端;
一第六晶体管,其一第一端及控制端共同连接于该第五晶体管的控制端;
一第二电阻,其一端连接于该第六晶体管的一第二端;
一第七晶体管,其一第一端连接于该第五晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;
一第八晶体管,其一第一端连接于该第二电阻的另一端,其一第二端及控制端共同连接于该第二电压;
一第九晶体管,其一第一端连接于该第一电压,其一第二端及控制端共同连接于该第四晶体管的控制端;
一第十晶体管,其一第一端连接于该第九晶体管的该第二端,其控制端连接于该第五晶体管的该第一端;以及
一第十一晶体管,其一第一端连接于该第十晶体管的一第二端,其一第二端及控制端共同连接于该第二电压;
利用该第一、第三、第四、第五及第六晶体管的耦接,使得流经该第二电阻的电流映射至该第一电阻,并在该第一电阻与该第一晶体管的该第二端连接处输出一能隙参考电压。
11.如权利要求10所述的能隙参考电路,其特征在于,还具有一第十二晶体管,其一第一端及一第二端共同连接于该第一晶体管的该第二端,其控制端连接于该第二电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031424260A CN1300934C (zh) | 2003-06-06 | 2003-06-06 | 能隙参考电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031424260A CN1300934C (zh) | 2003-06-06 | 2003-06-06 | 能隙参考电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1553567A true CN1553567A (zh) | 2004-12-08 |
CN1300934C CN1300934C (zh) | 2007-02-14 |
Family
ID=34324008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031424260A Expired - Fee Related CN1300934C (zh) | 2003-06-06 | 2003-06-06 | 能隙参考电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1300934C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1896900B (zh) * | 2005-07-13 | 2010-10-06 | 辉达公司 | 能阶参考电路 |
CN103123512A (zh) * | 2011-11-21 | 2013-05-29 | 联芯科技有限公司 | 带隙基准电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880718A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | 基準電圧発生回路 |
US4896094A (en) * | 1989-06-30 | 1990-01-23 | Motorola, Inc. | Bandgap reference circuit with improved output reference voltage |
US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
-
2003
- 2003-06-06 CN CNB031424260A patent/CN1300934C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1896900B (zh) * | 2005-07-13 | 2010-10-06 | 辉达公司 | 能阶参考电路 |
CN103123512A (zh) * | 2011-11-21 | 2013-05-29 | 联芯科技有限公司 | 带隙基准电路 |
CN103123512B (zh) * | 2011-11-21 | 2015-03-25 | 联芯科技有限公司 | 带隙基准电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1300934C (zh) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0139873B1 (ko) | 반도체 집적회로장치 | |
CN1136730A (zh) | 基准电压半导体器件 | |
CN1252815C (zh) | 静电放电保护元件 | |
CN1061864A (zh) | 半导体存储器件基准电压生成电路 | |
US8395231B2 (en) | Semiconductor device supplying charging current to element to be charged | |
CN101299439B (zh) | 耐高压恒流源器件及制造方法 | |
US20090267647A1 (en) | Convertible logic circuits comprising carbon nanotube transistors having ambipolar charateristics | |
US20210218396A1 (en) | Gate drive circuit for reducing reverse recovery current of power device | |
KR20020089311A (ko) | 얇은 게이트 산화물용 감결합 커패시터 | |
JPS58501205A (ja) | モノリシツクに合併されたfet及びバイポ−ラ接合トランジスタ | |
CN1136656C (zh) | 电子模拟开关 | |
CN1300934C (zh) | 能隙参考电路 | |
CN1254916C (zh) | 半导体集成电路器件 | |
CN1081841C (zh) | 具有小的输出电流波动的恒流电路 | |
US7642502B2 (en) | Photo relay having an insulated gate field effect transistor with variable impedance | |
CN1107374C (zh) | 互阻抗函数的产生方法及集成电路 | |
US20180083615A1 (en) | Semiconductor device and method for controlling semiconductor device | |
CN101046698A (zh) | 使用多于两个参考电源电压的参考电源电压电路 | |
US10312913B2 (en) | Level shifter | |
CN101452953B (zh) | 一种恒流源器件及制造方法 | |
CN1161840C (zh) | 模拟开关 | |
CN1811657A (zh) | 用于驱动大电流负载的电流源电路 | |
CN1991655A (zh) | 一种能隙电压源 | |
JPH09213926A (ja) | 半導体リレー | |
CN1043829A (zh) | 耐高电压的场效应功率晶体固体组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070214 Termination date: 20130606 |