CN1254916C - 半导体集成电路器件 - Google Patents

半导体集成电路器件 Download PDF

Info

Publication number
CN1254916C
CN1254916C CNB2004100068180A CN200410006818A CN1254916C CN 1254916 C CN1254916 C CN 1254916C CN B2004100068180 A CNB2004100068180 A CN B2004100068180A CN 200410006818 A CN200410006818 A CN 200410006818A CN 1254916 C CN1254916 C CN 1254916C
Authority
CN
China
Prior art keywords
mos transistor
voltage
direct voltage
diffused layer
type diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100068180A
Other languages
English (en)
Other versions
CN1525644A (zh
Inventor
西川信广
井上晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1525644A publication Critical patent/CN1525644A/zh
Application granted granted Critical
Publication of CN1254916C publication Critical patent/CN1254916C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种半导体集成电路器件具有MOS晶体管M2，晶体管M2包含用于防止MOS晶体管M1的寄生二极管Dx1造成的反向电流的寄生二极管Dx2。该半导体集成电路器件还具有：一个电压设置电路1，其用于在反向偏置状态下截止MOS晶体管M2，以及一个抗反向电流元件2，其用于在反向偏置状态下防止流过电压设置电路1的反向电流。在正常工作状态，根据施加到MOS晶体管M2导电端6y的电压，在MOS晶体管M2耐压范围内的直流电压馈送到它的栅极。

Description

半导体集成电路器件
技术领域
本发明涉及到一种采用金属场效应半导体(MOS)晶体管的半导体集成电路器件，尤其是涉及到一种半导体集成电路器件，其结构可以避免MOS晶体管的反向电流产生。
背景技术
在半导体集成电路器件中，经常包括P沟道MOS晶体管M1，它具有施加到P型扩散层和背栅的电源电压Vdd，如图4A所示的。如图4B所示，这种MOS晶体管M1具有P型扩散层11和12，起背栅作用的N型扩散层14，以及形成在N型阱层10表面上的栅极，在N型阱层10表面和栅极之间有绝缘薄膜13。这里，P型扩散层11、N型阱层10、和N型扩散层14(即，背栅)一起形成一个起寄生二极管Dx的作用的PN结。
因此，当该MOS晶体管M1被反向偏置时，反向电流从P型扩散层11经由寄生二极管Dx流向P型扩散层12和N型扩散层14。如图4C所示，为了防止这种反向电流，在从MOS晶体管M1的P型扩散层12和背栅到电源电压Vdd的路径引线中，经常提供一个正极施加有电源电压Vdd的二极管Da。然而，不利的是，为防止反向电流而设计的这个二极管会引起电压的损耗。
已提出的一种防止反向电流的输出级电路，防止了抗反向电流的二极管而导致电压损耗，如在日本专利申请No.平10-341141所描述的。在这个公开中建议的输出级电路中，在P沟道MOS晶体管的电源和背栅到电源电压的引线路径中提供一个开关，以致当电源电压监视电路确认电源电压下降时，就断开开关从而阻止反向电流。
然而，根据如上所述的日本专利申请平10-341141，为防止反向电流而设计的电源电压监控电路由反相器或者“与非”门组成，因此当其正常运行时，起开关作用的P沟道MOS晶体管，依据栅极接收的来自电源电压监视电路的地电压而保持接通。即当使用时，利用P沟道MOS晶体管作为保持连续地在其栅极接收地电位的开关时，这使得P沟道MOS晶体管作为易于击穿的开关。为了防止击穿、，必须将电源电压Vdd设置得低于阀值电压，而且这将限制这种结构的应用。
发明内容
本发明的目的是提供一种半导体集成电路器件，其工作在较宽的电源电压范围而不易击穿。
为了实现上述目的，根据本发明的一个方面，提供了一种半导体集成电路器件，其中包括：第一MOS晶体管，其具有连接在一起的第一个背栅区与第一导电区，以及第二导电区，在第二导电区接收第一直流电压；第二MOS晶体管，其具有与第一MOS晶体管的第一背栅区和第一导电区连接的第二背栅区和第三导电区，以及第四导电区，在第四导电区接收第二直流电压；电压设置电路，其设置馈送给第二MOS晶体管栅极的第三直流电压；抗反向电流元件，其接收第二直流电压或由第二直流电压产生的第四直流电压，并且以防止反向电流流过电压设置电路的方式连接到电压设置电路；反馈电路，其向第一MOS晶体管的栅极输出通过将第一MOS晶体管的第二导电区的电压与一参考电压相比较获得的一值；其中电压设置电路根据第二直流电压或第四直流电压，产生在第二MOS晶体管耐压范围内的第三直流电压。
在这种结构中，在反向偏置状态下，抗反向电流元件防止反向电流流过电压设置电路。因此，该电压设置电路工作没有输出在第二MOS晶体管驱动范围内的电压，而且这导致第二MOS晶体管断开。此外，调整第二直流电压以便使其在第二MOS晶体管的耐压范围之内。因此，使第二直流电压与施加到第二MOS晶体管的电压相等，而且这避免了第二MOS晶体管的击穿、。
根据本发明的另一个方面，提供了一种半导体集成电路器件，其中包括：P沟道型的第一MOS晶体管，其具有背栅和与其连接在一起的第一P型扩散层，以及在它的第二P型扩散层接收第一直流电压；P沟道型的第二MOS晶体管，其具有与第一MOS晶体管的背栅和第一P型扩散层连接的背栅和第三P型扩散层，以及在它的第四P型扩散层接收第二直流电压；一端接地的分压电阻电路，其馈送作为第三直流电压产生的分压给第二MOS晶体管的栅极；二极管，在其正极接收第二直流电压或由第二直流电压产生的第四直流电压，以及其负极连接到分压电阻电路的另一端；以及运算放大器，其同相输入端接收第一MOS晶体管的第二P型扩散层的电压，并且向第一MOS晶体管的栅极输出通过将所述第二P型扩散层的电压与在运算放大器反相输入端接收的一参考电压相比较获得的一值；其中根据第二直流电压或第四直流电压，来自分压电阻电路的第三直流电压被限制在第二MOS晶体管的耐压范围之内。
附图说明
本发明的这些和其他目的与特征，从以下参照附图结合优选实施例的描述中将变得更清楚。
图1是显示本发明实施例的半导体集成电路器件结构的电路方框图；
图2是更详细地显示图1中所示电路结构例子的电路图；
图3是显示具有双扩散金属氧化物(DMOS)结构的MOS晶体管结构的剖面图；和
图4A到4C是显示常规半导体集成电路器件的布局与结构视图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。图1是本发明实施例的半导体集成电路器件内部结构的电路方框图。
图1中显示的半导体集成电路器件配备具有DMOS结构的P沟道MOS晶体管M1；输出端与MOS晶体管M1的栅极相连接的运算放大器A；MOS晶体管M2，其导电端7y和背栅连接到MOS晶体管M1的导电端7x和背栅；施加预定电压Vx到MOS晶体管M2栅极的电压设置电路1；和防止反向电流从电压设置电路1流出的抗反向电流元件2。在MOS晶体管M1的另一导电端6x出现的电压作为输出电压馈送给外部负载。
电源电压Vdd馈送给抗反向电流元件2和MOS晶体管M2的另一个导电端6y。运算放大器A具有连接到MOS晶体管M1导电端6x的同相输入端，而在反向输入端接收电压Vref。在MOS晶体管M1中，寄生二极管Dx1是由导电端6x到背栅形成的，而在MOS晶体管M2中，寄生二极管Dx2是由导电端6y到背栅形成的。寄生二极管Dx1与Dx2具有连接在一起的负极。给出DMOS结构的MOS晶体管M1的原因是，需要很高的耐压以便于能够经受将对较高的电源电压Vdd。在电源电压Vdd不高的情况下，可以使用常规的P沟道MOS晶体管。
在如上所述形成的半导体集成电路器件中，如图2所示，抗反向电流元件2是利用正极施加有电源电压Vdd的二极管D1来构成，而电压设置电路1是利用分压电阻R1和R2来构成。在电压设置电路1中，电阻R1的一端接地，电阻R2的一端与二极管D1的负极连接，而电阻R1与R2之间的结点与MOS晶体管M2的栅极连接。
每个MOS晶体管M1与M2都是具有图3中所示剖视图DMOS结构的MOS晶体管。尤其是，MOS晶体管M1具有形成在P型半导体衬底4上的N型阱层5中的P型扩散层6a(对应于图1和2中所示导电端6x)；以及同样形成在N型阱层5中的P型扩散层7a与7b(对应于图1与2中所示的导电端7x)。利用位于P型扩散层6a与7a之间的中间绝缘薄膜8形成栅极以至于覆盖N型阱层5的表面部份。此外，在P型扩散层7a与7b之间，形成起背栅作用的N型扩散层9a，它与P型扩散层7a与7b电连接。在这种结构中，P型扩散层7a与7b形成在相同层，而且以围绕起背栅作用的N型扩散层9a。
另一方面，MOS晶体管M2具有P型扩散层6b(对应于图1与2中所示的导电端6y)以及P型扩散层7c与7d(对应于图1与2所示的导电端7y)，全部都形成在N型阱层5中。利用位于P型扩散层6b与7c之间的中间绝缘薄膜8形成栅极以至于覆盖N型阱层5的表面部份。此外，在P型扩散层7c与7d之间，形成一个N型扩散层9b起背栅的作用，它与P型扩散层7c与7d电连接。在这种结构中，P型扩散层7c与7d形成在相同层，并且是以围绕起背栅作用的N型扩散层9b的方式形成的。P型扩散层7b与7d不必形成在相同层，
当如上所述构成的半导体集成电路器件正常工作时，MOS晶体管M2在它的栅极接收来自电压设置电路1的电压Vx而导通。在此，电压设置电路1具有由电阻R1与R2组成的电阻器，以便调整分压电压而产生电压Vx，以致于电源电压Vdd与电压Vx的电位差大于MOS晶体管M2的栅极与导电端7y之间的阈值电压，同时低于MOS晶体管M2的击穿电压VB。具体地，调整分压电压Vx以至满足0≤Vx＜Vdd-Vth和Vdd-Vx＜VB。
当MOS晶体管M2以这种方式导通时，MOS晶体管M1根据跨接在MOS晶体管M2的导通状态电阻的电压降，在导电端7x与它的背栅处接收比电源电压Vdd低的电压。此外，MOS晶体管M1由运算放大器A控制，以便将出现在MOS晶体管M1导电端6x的电压作为输出电压输出。此外，运算放大器A将出现在MOS晶体管M1导电端6x的电压与参考电压Vref进行比较，以便控制MOS晶体管M1的栅极电压，因此出现在MOS晶体管M1导电端6x的电压保持不变。
此时，通过设置MOS晶体管M2的导通状态电阻低于0.1Ω，即使流过MOS晶体管M2的电流大到5A，它两端的电压降可以减少到0.5V，其低于图4A所示二极管Da两端的电压降0.7V。
当如上所述构成的半导体集成电路器件偏置偶然是反向时，而且电源电压Vdd变得低于地电压时，首先，二极管D1起到抗反向电流元件2的作用而不允许电流流过，因此防止电流从地电压一侧流入电压设置电路1。因此，在电阻R1与R2之间的结点出现地电压，而且这地电压作为电压设置电路1的输出电压Vx馈送到MOS晶体管M2的栅极。
此时，由于处于反向偏置状态，现在低于地电压的电源电压Vdd也施加到MOS晶体管M2的导电端6y。因此，MOS晶体管M1与M2保持断开。在这个时候，虽然寄生二极管Dx1形成在MOS晶体管M1中，但是形成在MOS晶体管M2的寄生二极管Dx2防止电流从MOS晶体管M2的导电端7y和背栅流到它的导电端6y。这避免了反向电流流过寄生二极管Dx1。
在这种结构中，当MOS晶体管M2工作时，根据施加到导电端6y的电源电压，通过电压设置电路1调整施加到MOS晶体管M2栅极的电压，以至于该电压不至高到导致MOS晶体管M2的击穿。也就是说，电压设置电路1以下述的一种方式调整馈送到MOS晶体管M2栅极的电压，即，当施加到MOS晶体管M2导电端6y的电源电压分别变高或变低时，它也变高或变低。
在这个实施例中，施加到抗反向电流元件2的电压和施加到MOS晶体管M2导电端6y的电压相等，都是Vdd。然而，这些电压不是必须相等的；也就是说，施加到抗反向电流元件2与施加到MOS晶体管M2导电端6y的电压可以是不同的。例如，也可以通过下面方式实现，即通过设置一个接收单电源电压的调压器，将电源电压转换成不同的电压Vdd1与Vdd2，然后分别将它们馈送到抗反向电流元件2的正极一侧和MOS晶体管M2的导电端6y。抗反向电流元件2可以利用多个二极管或者利用二极管接晶体管来构造。通过使用N沟道MOS晶体管代替P沟道MOS晶体管作为MOS晶体管M1，可以实现相同的电路结构。
根据本发明，在反向偏置状态下，经过形成在第一MOS晶体管中寄生二极管的反向电流是通过形成在第二MOS晶体管上的寄生二极管来避免的。此外，在反向偏置状态下，抗反向电流元件防止反向电流经过电压设置电路。这就能够关断第二MOS晶体管，从而防止半导体集成电路器件中的反向电流。此外，电压设置电路将在第二MOS晶体管的耐压范围之内的第二直流电压馈送给第二MOS晶体管。这有助于防止第一和第二MOS晶体管的击穿。此外，这第二直流电压可以根据电源电压来调整。这就能够防止第一和第二MOS晶体管的击穿而不必考虑电源电压的电平。

Claims (8)

1.一种半导体集成电路器件，其中包括：
第一MOS晶体管，
其具有连接在一起的第一个背栅区与第一导电区，以及
第二导电区，在第二导电区接收第一直流电压；
第二MOS晶体管，其具有与第一MOS晶体管的第一背栅区和第一导电区连接的第二背栅区和第三导电区，以及
第四导电区，在第四导电区接收第二直流电压；
电压设置电路，其设置馈送给第二MOS晶体管栅极的第三直流电压；
抗反向电流元件，其接收第二直流电压或由第二直流电压产生的第四直流电压，并且以防止反向电流流过电压设置电路的方式连接到电压设置电路；
反馈电路，其向第一MOS晶体管的栅极输出通过将第一MOS晶体管的第二导电区的电压与一参考电压相比较获得的一值；
其中电压设置电路根据第二直流电压或第四直流电压，产生在第二MOS晶体管耐压范围内的第三直流电压。
2.根据权利要求1所述的半导体集成电路器件，其特征在于所述第一和第二MOS晶体管具有相同的极性。
3.根据权利要求1所述的半导体集成电路器件，其特征在于所述抗反向电流元件是二极管。
4.根据权利要求1所述的半导体集成电路器件，其特征在于所述电压设置电路由分压电阻构成。
5.根据权利要求1所述的半导体集成电路器件，其特征在于：
第一MOS晶体管的第二导电区与一负载相连；
在第一MOS晶体管的第一背光区和第二导电区之间形成第一寄生二极管，在第二MOS晶体管的第二背光区和第四导电区之间形成第二寄生二极管。
6.一种半导体集成电路器件，其中包括：
P沟道型的第一MOS晶体管，其具有背栅和与其连接在一起的第一P型扩散层，以及
在它的第二P型扩散层接收第一直流电压；
P沟道型的第二MOS晶体管，其具有与第一MOS晶体管的背栅和第一P型扩散层连接的背栅和第三P型扩散层，以及在它的第四P型扩散层接收第二直流电压；
一端接地的分压电阻电路，其馈送作为第三直流电压产生的分压给第二MOS晶体管的栅极；
二极管，在其正极接收第二直流电压或由第二直流电压产生的第四直流电压，以及
其负极连接到分压电阻电路的另一端；以及
运算放大器，
其同相输入端接收第一MOS晶体管的第二P型扩散层的电压，
并且向第一MOS晶体管的栅极输出通过将所述第二P型扩散层的电压与在运算放大器反相输入端接收的一参考电压相比较获得的一值；
其中根据第二直流电压或第四直流电压，来自分压电阻电路的第三直流电压被限制在第二MOS晶体管的耐压范围之内。
7.根据权利要求6所述的半导体集成电路器件，其特征在于还包括：
与第一MOS晶体管的第二P型扩散层连接的恒流源。
8.根据权利要求6所述的半导体集成电路器件，其特征在于：
第一MOS晶体管的第二P型扩散层与一负载相连；
在第一MOS晶体管的第一背光区和第二P型扩散层之间形成第一寄生二极管，在第二MOS晶体管的第二背光区和第四P型扩散层之间形成第二寄生二极管。
CNB2004100068180A 2003-02-27 2004-02-24 半导体集成电路器件 Expired - Fee Related CN1254916C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003050643A JP4166103B2 (ja) 2003-02-27 2003-02-27 半導体集積回路装置
JP2003050643 2003-02-27

Publications (2)

Publication Number Publication Date
CN1525644A CN1525644A (zh) 2004-09-01
CN1254916C true CN1254916C (zh) 2006-05-03

Family

ID=32905664

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100068180A Expired - Fee Related CN1254916C (zh) 2003-02-27 2004-02-24 半导体集成电路器件

Country Status (5)

Country Link
US (1) US6967378B2 (zh)
JP (1) JP4166103B2 (zh)
KR (1) KR101035147B1 (zh)
CN (1) CN1254916C (zh)
TW (1) TW200428654A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682007B2 (ja) * 2004-11-10 2011-05-11 三菱電機株式会社 電力用半導体装置
JP4938307B2 (ja) * 2005-12-28 2012-05-23 パナソニック株式会社 スイッチ回路、ダイオード
EP2028760B1 (en) * 2007-08-22 2020-06-17 Semiconductor Components Industries, LLC A low side driver
JP4995873B2 (ja) * 2009-08-05 2012-08-08 株式会社東芝 半導体装置及び電源回路
EP2571163A4 (en) 2011-07-12 2014-11-19 Asahi Kasei Microdevices Corp CONTINUOUS VOLTAGE OUTPUT CIRCUIT AND DECODER HOUSING
CN103165584B (zh) * 2011-12-19 2015-09-16 中芯国际集成电路制造(上海)有限公司 互连线反向电流产生电路
JP6421624B2 (ja) 2015-01-29 2018-11-14 株式会社ソシオネクスト 降圧電源回路および集積回路
WO2019117204A1 (ja) * 2017-12-12 2019-06-20 パーソルＡｖｃテクノロジー株式会社 電源装置
JP6993243B2 (ja) * 2018-01-15 2022-01-13 エイブリック株式会社 逆流防止回路及び電源回路
CN112289787B (zh) * 2020-09-17 2024-01-26 南京通华芯微电子有限公司 一种具有多种控制功能的mos器件
CN112684385B (zh) * 2020-12-14 2023-03-31 阳光氢能科技有限公司 一种防反接电路及其应用装置
US11862202B2 (en) 2022-05-09 2024-01-02 Western Digital Technologies, Inc. Data storage device with smart ISOFET threshold voltage automatic tuning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US243236A (en) * 1881-06-21 Sulky-plow
US3967295A (en) * 1975-04-03 1976-06-29 Rca Corporation Input transient protection for integrated circuit element
US4066918A (en) * 1976-09-30 1978-01-03 Rca Corporation Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits
US4303958A (en) * 1979-06-18 1981-12-01 Motorola Inc. Reverse battery protection
JPS60163113A (ja) 1984-02-02 1985-08-26 Seiko Instr & Electronics Ltd Ｍｏｓ集積回路用定電圧回路
FR2655196B1 (fr) * 1989-11-29 1992-04-10 Sgs Thomson Microelectronics Circuit d'isolation dynamique de circuits integres.
DE59108436D1 (de) * 1991-10-22 1997-02-06 Itt Ind Gmbh Deutsche Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
US5243236A (en) * 1991-12-31 1993-09-07 Intel Corporation High voltage CMOS switch with protection against diffusion to well reverse junction breakdown
JPH1187628A (ja) 1997-09-16 1999-03-30 Sharp Corp 半導体集積回路
US7116763B2 (en) * 1998-06-10 2006-10-03 Henry Sifuentes Voice and motion activated telephone

Also Published As

Publication number Publication date
TW200428654A (en) 2004-12-16
US20040169237A1 (en) 2004-09-02
JP4166103B2 (ja) 2008-10-15
JP2004260052A (ja) 2004-09-16
KR20040077510A (ko) 2004-09-04
US6967378B2 (en) 2005-11-22
KR101035147B1 (ko) 2011-05-17
CN1525644A (zh) 2004-09-01

Similar Documents

Publication Publication Date Title
US8063585B2 (en) Power supply system and method for the operation of an electrical load
CN1254916C (zh) 半导体集成电路器件
US9252137B2 (en) Semiconductor substrate and semiconductor chip
US20240036392A1 (en) Backlight driving circuit and display device
US8547030B2 (en) Current source, current source arrangement and their use
CN1716745A (zh) Dc/dc转换器
KR101429023B1 (ko) Ｌｅｄ 컨트롤러 및 그를 위한 방법
US8289071B2 (en) Charge pump
CN114708819A (zh) 一种驱动电路、发光面板以及显示装置
CN101552598B (zh) 切换式功率晶体管的栅极驱动电路
US20110089858A1 (en) Load driving circuit and multi-load feedback circuit
JP2010114216A (ja) Ｌｅｄ照明装置
JP7130495B2 (ja) 負荷駆動回路
US11817853B2 (en) Semiconductor module
US11994887B2 (en) Low dropout linear regulator with high power supply rejection ratio
JP3802412B2 (ja) Ｍｏｓトランジスタ出力回路
US11418182B2 (en) Switch circuitry
CN113689814B (zh) 驱动电路
JP3983754B2 (ja) 過熱保護回路を備えた半導体装置およびそれを用いた電子回路
US8436659B1 (en) Circuits and methods for reducing electrical stress on a transistor
US10306720B1 (en) Driver circuit for LED light
CN114999408A (zh) 开关控制电路以及背光驱动板
CN108493912A (zh) 一种过流保护电路及装置
CN103327698B (zh) 一种驱动电路及发光装置
CN117353723A (zh) 高压电源开关

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060503

Termination date: 20130224