CN1553516A - 具有自行对准轻掺杂汲极结构的薄膜晶体管及其制造方法 - Google Patents
具有自行对准轻掺杂汲极结构的薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1553516A CN1553516A CNA03137980XA CN03137980A CN1553516A CN 1553516 A CN1553516 A CN 1553516A CN A03137980X A CNA03137980X A CN A03137980XA CN 03137980 A CN03137980 A CN 03137980A CN 1553516 A CN1553516 A CN 1553516A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate insulation
- insulation layer
- insulating barrier
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种具有自行对准轻掺杂汲极结构的薄膜晶体管,一有效层包含有一信道区域、一第一掺杂区域以及一第二掺杂区域。一闸极绝缘层是形成于该有效层之上,包含至少有一中央区域、一遮蔽区域以及一延伸区域,其中该中央区域是覆盖该信道区域,该遮蔽区域是位于该中央区域的外围且覆盖该第一掺杂区域,该延伸区域是位于该遮蔽区域的外围且覆盖该第二掺杂区域。一闸极层是形成于该闸极绝缘层之上,其中该闸极层是覆盖该中央区域且暴露该遮蔽区域以及该延伸区域。其中,该闸极绝缘层的遮蔽区域的厚度大于该闸极绝缘层的延伸区域的厚度。
Description
技术领域
本发明是有关于一种薄膜晶体管技术,特别有关于一种多晶硅薄膜晶体管的轻掺杂汲极结构及其制造方法。
背景技术
液晶显示器(liquid crystal display,以下简称LCD)的薄膜晶体管(thin film transistor,TFT)是用来作为画素的开关组件,一般可区分成非晶硅TFT与多晶硅TFT两种型式。由于多晶硅TFT的载子迁移率较高、驱动电路的积集度较佳、漏电流较小,故多晶硅TFT较常应用在高操作速度的电路中,如:静态随机存取内存(static random access memory,SRAM)。但是,多晶硅TFT在关闭状态下易发生漏电流(leakage current)的问题,如此会导致LCD损失电荷或是使SRAM的备用电力消耗。为了解决这个问题,目前采用一轻掺杂汲极(lightly doped drain,LDD)结构,用来降低汲极接面处(drain junction)的电场,可以有效改善漏电流的现象。
如图1A与1B所示,其显示习知多晶硅TFT的LDD结构的制作方法的剖面示意图。
如图1A所示,一透明绝缘基底10的预定区域上制作有一多晶硅层12,且一闸极绝缘层14覆盖多晶硅层12。以制作PMOS的多晶硅TFT为例,首先于闸极绝缘层14上定义形成一光阻层16,然后利用光阻层16作为罩幕以进行一重掺杂离子布植制程17,以于光阻层16周围的多晶硅层12内形成一N+掺杂区域18。
如图1B所示,将光阻层16去除之后,进行金属材料的沉积、微影与蚀刻制程,以于闸极绝缘层14上定义形成一闸极层20。由于后续要利用闸极层20作为罩幕以定义LDD结构的图案,因此闸极层20仅覆盖多晶硅层12的一部分未掺杂区域。然后,利用闸极层20作为罩幕以进行一轻掺杂离子布植制程21,使闸极层20周围的多晶硅层12的未掺杂区域形成一N-掺杂区域22。如此一来,N-掺杂区域22是用作为一LDD结构,N+掺杂区域18是用作为一源/汲极区域,而被闸极层20覆盖的多晶硅层12的未掺杂区域则是用作为一信道区域。
然而,上述方法需要借由光阻层16的图形来定义源/汲极区域的图案,并需要借由闸极层20的图形来定义LDD结构的图案,因此必须精确闸极层20的图案才能确保LDD结构的位置。而且,受限于曝光技术的对准误差(photo misalignment),不易于控制闸极层20的偏移量,则两次的离子布植制程会使LDD结构的位置偏移的问题会更加严重。甚且,上述方法的制程复杂、产品生产速率低,亦不易控制LDD结构的横向长度,均会影响多晶硅TFT的微缩率、电性表现及可靠度。
如图2A至图2C所示,其显示习知另一种多晶硅TFT的LDD结构的制作方法的剖面示意图。
首先,如图2A所示,一透明绝缘基底30上依序包含有有一多晶硅层32、一闸极绝缘层34以及一闸极层36。然后,提供一第一光阻层38作为罩幕,借由蚀刻方式定义形成闸极层36与闸极绝缘层34的图案,且暴露多晶硅层32的部分区域。
而后以制作PMOS的多晶硅TFT为例,如图2B所示,将第一光阻层38去除之后,利用闸极层36的图形作为罩幕以进行一轻掺杂离子布植制程39,以于闸极层36周围的多晶硅层32内形成一N-掺杂区域40。
后续,如图2C所示,进行光阻材料的沉积、微影与蚀刻制程以形成一第二光阻层42,使其覆盖闸极层36以与闸极绝缘层34的表面与侧壁,并覆盖闸极层36周围的一部分的N-掺杂区域40。最后,利用第二光阻层42作为罩幕以进行一重掺杂离子布植制程43,使第二光阻层42周围的N-掺杂区域40成为一N+掺杂区域44。如此一来,被第二光阻层42覆盖的N-掺杂区域40是用作为一LDD结构,N+掺杂区域44是用作为一源/汲极区域,而被闸极层36覆盖的多晶硅层32的未掺杂区域则是用作为一信道区域。
上述方法是先利用闸极层36的图形定义LDD结构的图案,再利用第二光阻层42的图形定义源/汲极区域,因此可避免闸极层36的偏移量对LDD结构的影响。不过,曝光技术的对准误差(photo misalignment)以及两次的离子布植制程,仍会发生LDD结构的位置偏移的现象,且无法改善制程复杂、产率低的问题。
发明内容
本发明的主要目的在于提出一种具有自行对准LDD结构的多晶硅TFT,利用闸极绝缘层的位于LDD结构与源/汲极区域的厚度差,并搭配一次离子布值制程,则可同时达成LDD结构以及源汲极区域的制作,以解决习知技术的问题。
为达成上述目的,本发明提供一种具有自行对准轻掺杂汲极结构的薄膜晶体管,包括:一基底;一有效层,是形成于该基底之上,包含有一信道区域、一第一掺杂区域以及一第二掺杂区域,其中该第一掺杂区域是位于该信道区域的外围区域,且该第二掺杂区域是位于该第一掺杂区域的外围区域;一闸极绝缘层,是形成于该有效层之上,包含至少有一中央区域、一遮蔽区域以及一延伸区域,其中该中央区域是覆盖该信道区域,该遮蔽区域是位于该中央区域的外围且覆盖该第一掺杂区域,该延伸区域是位于该遮蔽区域的外围且覆盖该第二掺杂区域;以及一闸极层,是形成于该闸极绝缘层之上,其中该闸极层是覆盖该中央区域且暴露该遮蔽区域以及该延伸区域;其中,该闸极绝缘层的遮蔽区域的厚度大于该闸极绝缘层的延伸区域的厚度。
为达成上述目的,本发明提供一种具有自行对准轻掺杂汲极结构的薄膜晶体管的制造方法,包括下列步骤:提供一基底;形成一有效层于该基底之上;形成一闸极绝缘层于该有效层之上,其中该闸极绝缘层上定义至少有一中央区域、一遮蔽区域以及一延伸区域,且该遮蔽区域是位于该中央区域的外围区域,且该延伸区域是位于该遮蔽区域的外围区域;形成一闸极层于该闸极绝缘层之上;进行蚀刻制程,以使该闸极层覆盖该闸极绝缘层的中央区域,并暴露该闸极绝缘层的遮蔽区域与延伸区域,其中该闸极绝缘层的遮蔽区域的厚度大于该闸极绝缘层的延伸区域的厚度;以及进行离子布植制程,于被该遮蔽区域覆盖的该有效层中形成一第一掺杂区域,并于被该延伸区域覆盖的有效层中形成一第二掺杂区域。
附图说明
图1A与图1B是显示习知一种多晶硅TFT的LDD结构的制作方法的剖面示意图;
图2A至图2C是显示习知另一种多晶硅TFT的LDD结构的制作方法的剖面示意图;
图3是显示本发明第一实施例的薄膜晶体管的自行对准LDD结构的剖面示意图;
图4A与图4B是显示本发明第二实施例的薄膜晶体管的自行对准LDD结构的剖面示意图;
图5A至图5F是显示本发明第三实施例的薄膜晶体管的自行对准LDD结构的制造方法的剖面示意图;
图6A至图6D是显示本发明第四实施例的薄膜晶体管的自行对准LDD结构的制造方法的剖面示意图。
符号说明:
透明绝缘基底-10
多晶硅层-12
闸极绝缘层-14
光阻层-16
重掺杂离子布植制程-17
N+掺杂区域-18
闸极层-20
轻掺杂离子布植制程-21
N-掺杂区域-22
透明绝缘基底-30
多晶硅层-32
闸极绝缘层-34
闸极层-36
第一光阻层-38
轻掺杂离子布植制程-39
N-掺杂区域-40
第二光阻层-42
重掺杂离子布植制程-43
N+掺杂区域-44
基底-50
缓冲层-52
有效层-54
源/汲极区域-54a
LDD结构-54b
信道区域-54c
闸极绝缘层-56
中央区域-56a
遮蔽区域-56b
延伸区域-56c
第一绝缘层-55
第二绝缘层-57
闸极层-58
图案化光阻层-60
离子布植制程-62
内连线介电层-64
接触洞-65
内连线-66
具体实施方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下:
第一实施例:
如图3所示,其显示本发明第一实施例的薄膜晶体管的自行对准LDD结构的剖面示意图。一基底50之上依序制作有一缓冲层52、一有效层54、一闸极绝缘层56以及一闸极层58。基底50的较佳为一透明绝缘基底,例如:玻璃基底。缓冲层52的较佳为一介电材料层,例如:氧化硅层,其目的为帮助有效层54形成于基底50上。有效层54的较佳为一半导体硅层,例如:多晶硅层。闸极绝缘层56的较佳为一氧化硅层、一氮化硅层、一氮氧化硅层或其组合的堆栈层。闸极层58的较佳为一导电材料层,例如:金属层、多晶硅层。
以下详述本发明第一实施例的薄膜晶体管的结构特征。闸极绝缘层56包含有一个中央区域56a、两个遮蔽区域56b以及两个延伸区域56c,中央区域56a是被闸极层58的底部覆盖,遮蔽区域56b是暴露于闸极层58的底部的两侧且位于中央区域56a的外围,而延伸区域56c是位于遮蔽区域56b的外围。有效层54包含有一个信道区域54c、两个LDD结构54b以及两个源/汲极区域54a,信道区域54c是被闸极层58的底部覆盖且相对应于中央区域56a的位置,LDD结构54b是被遮蔽区域56b覆盖且位于信道区域54c的两侧,而源/汲极区域54a是被延伸区域56c覆盖且位于LDD结构54b的两侧。
依据上述,借由调整闸极层58与闸极绝缘层56的黄光与蚀刻制程的条件参数,便可以控制延伸区域56c的厚度D1与遮蔽区域56b的厚度D2的差异,以使厚度D1以及厚度D2符合下列关系式:D1<D2,更加为:延伸区域56c的厚度D1远小于遮蔽区域56b的厚度D2,也可以使延伸区域56c的厚度D1接近一极小值。如此一来,则可利用厚度较大的遮蔽区域56b作为LDD结构54b的离子布植制程的罩幕,并搭配调整离子布植制程的布植能量与剂量,则经由一次的离子布植制程便可同时完成LDD结构54b以及源/汲极区域54a的制作。较佳为,遮蔽区域56b的横向宽度为0.1-2.0μm,布植能量为10-100keV,布植剂量小于2×1018atom/cm3,LDD结构54b的掺杂浓度为1×1012-1×1014atom/cm2,源/汲极区域54a的掺杂浓度为1×1014-1×1016atom/cm2。
因此,本发明第一实施例的薄膜晶体管具有以下优点:
第一,借由调整蚀刻条件便可控制延伸区域56c的厚度D1与遮蔽区域56b的厚度D2的差异,进而可使用厚度较大的遮蔽区域56b作为LDD结构54b的离子布植制程的罩幕,因此本发明的LDD结构54b的位置精确,可达到薄膜晶体管的电性需求。
第二,不需额外的光罩来定义LDD结构54b的图案,可避免曝光技术的对准误差(photo misalignment)对LDD结构54b造成位置偏移的问题,故可精确控制LDD结构54b的位置,进而确保薄膜晶体管的电性表现。
第三,可减少使用一次光罩以及减少进行一次离子布植制程,故具有简化制程步骤、降低制程成本等优点,进而可提高产品良率、增加生产速度,以符合大量生产的需求。
此外,本发明第一实施例的薄膜晶体管可应用于一P型薄膜晶体管,则LDD结构54b为一N-掺杂区域,源/汲极区域54a为一N+掺杂区域。本发明第一实施例的薄膜晶体管可应用于一N型薄膜晶体管,则LDD结构54b为一P-掺杂区域,源/汲极区域54a为一P+掺杂区域。本发明不限制闸极层58的轮廓,较佳可为一方型或一上窄下宽的梯形。
第二实施例:
如图4A与图4B所示,其显示本发明第二实施例的薄膜晶体管的自行对准LDD结构的剖面示意图。第二实施例的薄膜晶体管的组件与结构特征大致与第一实施例所述相同,相同之处不再重复撰述。不同之处在于,第二实施例的闸极绝缘层56是由一第一绝缘层55以及一第二绝缘层57而构成,其中,第一绝缘层55的较佳为一氧化硅层、一氮化硅层、一氮氧化硅层或其组合,第二绝缘层57的较佳为一氧化硅层、一氮化硅层、一氮氧化硅层或其组合。
闸极绝缘层56上定义有一个中央区域56a、两个遮蔽区域56b以及两个延伸区域56c。位于中央区域56a内,第一绝缘层55与第二绝缘层57的双层结构是覆盖信道区域54c;位于遮蔽区域56b内,第一绝缘层55与第二绝缘层57的双层结构是覆盖LDD结构54b且暴露于闸极层58的两侧;位于延伸区域56c内,第一绝缘层55是覆盖源/汲极区域54a。因此,相较之下,延伸区域56c内的闸极绝缘层56的厚度D1较小,而遮蔽区域56b内的闸极绝缘层56的厚度D2较大。
本发明第二实施例的特征为调整第一绝缘层55与第二绝缘层57的堆栈效果来制作遮蔽区域56b与延伸区域56c的厚度差异,可以控制延伸区域56c的闸极绝缘层56的厚度D1与遮蔽区域56b的闸极绝缘层56的厚度D2符合下列关系式:D1<D2,更加为:延伸区域56c的厚度D1远小于遮蔽区域56b的厚度D2,也可以使延伸区域56c的厚度D1接近一极小值。如此一来,则可利用厚度较大的遮蔽区域56b作为LDD结构54b的离子布植制程的罩幕,并搭配调整离子布植制程的布植能量与剂量,则经由一次的离子布植制程便可同时完成LDD结构54b以及源/汲极区域54a的制作。较佳为,遮蔽区域56b的横向宽度为0.1-2.0μm,布植能量为10-100keV,布植剂量小于2×1018atom/cm3,LDD结构54b的掺杂浓度为1×1012-1×1014atom/cm2,源/汲极区域54a的掺杂浓度为1×1014-1×1016atom/cm2。因此,本发明第二实施例的薄膜晶体管仍可达成第一实施例所述的优点,于此不再重复撰述。
相较之下,图4A所示的延伸区域56c的制作是将第二绝缘层57的蚀刻停止于第一绝缘层55之上,图4B所示的延伸区域56c的制作是过度蚀刻第一绝缘层55。因此,图4A的延伸区域56c的第一绝缘层55的厚度较大,而图4B的延伸区域56c的第一绝缘层55的厚度较小,但同样能满足上述的要求:D1<D2,且可达成相同的优点。除此之外,闸极绝缘层56亦可以采用三层或三层以上的绝缘层堆栈效果,以达成遮蔽区域56b与延伸区域56c的厚度差异的效果。
第三实施例:
如图5A至图5F,其显示本发明第三实施例的薄膜晶体管的自行对准LDD结构的制造方法的剖面示意图。
本发明薄膜晶体管的制造方法可应用于一P型薄膜晶体管或一N型薄膜晶体管。以下是以第一实施例的薄膜晶体管为例,详细说明自行对准LDD结构的制造方法。
首先,如图5A所示,提供一基底50,并于基底50之上沉积一缓冲层52,再于缓冲层54之上制作一有效层54。基底50的较佳为一透明绝缘基底,例如:玻璃基底。缓冲层52的较佳为一介电材料层,例如:氧化硅层,其目的为帮助有效层54形成于基底50上。有效层54的较佳为一半导体硅层,例如:多晶硅层。本发明不限制有效层54的厚度及其制造方法,举例来说,有效层54的制作可采用低温多晶硅(low temperaturepolycrystalline silicon,LTPS)制程,先于玻璃基板上形成一非晶质硅层,然后利用热处理或准分子雷射退火(excimer laser annealing,ELA)的方式将非晶硅层转换成多晶硅材质。
然后,如图5B所示,依序于有效层54之上沉积一闸极绝缘层56以及一闸极层58,再于闸极层58之上形成一图案化光阻层60。闸极绝缘层56的较佳为一氧化硅层、一氮化硅层、一氮氧化硅层或其组合的堆栈层。闸极层58的较佳为一导电材料层,例如:金属层、多晶硅层。图案化光阻层60的尺寸与位置是相对应于后续形成闸极层58的图案。
后续,如图5C所示,利用图案化光阻层60作为罩幕以进行一蚀刻制程,将图案化光阻层60区域以外的闸极层58与部分闸极绝缘层56去除,以定义闸极层58的图案。较佳为,使用电浆蚀刻(plasma etching)或反应性离子蚀刻方法,且此步骤可适当调整闸极绝缘层56的蚀刻程度,可保留闸极层58图案以外的部分闸极绝缘层56,以于有效层54的预定源/汲极区域上形成一延伸区域56c,而且延伸区域56c的厚度D1以与闸极层58下方的闸极绝缘层56的厚度D2必须符合下列关系式:D1<D2。
接着,如图5D所示,将闸极层58的轮廓制作成为一上窄下宽的梯形,可使闸极层58的底部仅覆盖闸极绝缘层56的中央区域56a,则使闸极绝缘层56的遮蔽区域56b暴露于闸极层58的底部两侧,并使闸极绝缘层56的延伸区域56c覆盖于有效层54的预定源/汲极区域上。而且,此步骤可适当调整闸极绝缘层56的蚀刻程度,以使延伸区域56c的厚度D1以与闸极层58下方的闸极绝缘层56的厚度D2符合下列关系式:D1<D2。
举例来说,蚀刻制程的反应气体使用一具有含氧气体及含氯气体的混合气体,可依据需要适时调整个别气体的流量。于闸极层58的蚀刻过程中,可将含氧气体的流量逐渐调整至极大,甚至是仅使用含氧气体作为蚀刻反应气体,可以将闸极层58的轮廓制作成为一上窄下宽的梯形。于闸极绝缘层56的蚀刻过程中,可将含氧气体的流量调整至极小,甚至是仅使用含氧气体作为蚀刻反应气体。除此之外,此步骤更可取代图5C所示的蚀刻步骤,以减少制程时间与制程成本。
尔后,如图5E所示,将图案化光阻层60去除之后,利用闸极层58以及遮蔽区域56b作为罩幕以进行一离子布植制程62。如此一来,被遮蔽区域56b覆盖的有效层54是成为一轻掺杂区域,用以当作一LDD结构54b;未被闸极层58以及遮蔽区域56b覆盖的有效层54是成为一重掺杂区域,用以当作一源汲极区域54a;至于被闸极层58以及中央区域56a覆盖的有效层54是成为一未掺杂区域,用以当作一信道区域54c。
离子布植制程62的操作条件较佳为,布植能量为10-100keV,布植剂量小于2×1018atom/cm3,LDD结构54b的掺杂浓度为1×1012-1×1014atom/cm2,源/汲极区域54a的掺杂浓度为1×1014-1×1016atom/cm2。更佳为,布植剂量小于1×1013atom/cm3。本发明方法可应用于一P型薄膜晶体管,则LDD结构54b为一N-掺杂区域,源/汲极区域54a为一N+掺杂区域。本发明方法亦可应用于一N型薄膜晶体管,则LDD结构54b为一P-掺杂区域,源/汲极区域54a为一P+掺杂区域。
最后,如图5F所示,进行内连线制程,包含有一内连线介电层64、复数个接触洞65以及复数个内连线66的制作,此步骤的实施方式不会实质影响本发明的特征与功效,故不详加撰述。
因此,本发明第三实施例的薄膜晶体管的制造方法具有以下优点:
第一,借由调整蚀刻条件便可控制延伸区域56c的厚度D1与遮蔽区域56b的厚度D2的差异,进而可使用厚度较大的遮蔽区域56b作为LDD结构54b的离子布植制程的罩幕,因此本发明的LDD结构54b的位置精确,可达到薄膜晶体管的电性需求。
第二,不需额外的光罩来定义LDD结构54b的图案,故可避免曝光技术的对准误差(photo misalignment)对LDD结构造成位置偏移的问题,故可精确控制LDD结构54b的位置,进而确保薄膜晶体管的电性表现。
第三,减少使用一次光罩且仅进行一次离子布植制程,故具有简化制程步骤、降低制程成本等优点,进而可提高产品良率、增加生产速度,以符合大量生产的需求。
第四,本发明方法可同时对NMOS区域与PMOS区域进行不同程度的掺杂以调整其组件特性,以简化制程、提高产品良率、增加生产速度。
第四实施例:
如图6A至图6D所示,其显示本发明第四实施例的薄膜晶体管的自行对准LDD结构的制造方法的剖面示意图。
本发明薄膜晶体管的制造方法可应用于一P型薄膜晶体管或一N型薄膜晶体管。以下是以第二实施例的薄膜晶体管的结构为例,详细说明自行对准LDD结构的制造方法。第四实施例的实施步骤大致与第三实施例所述相同,相同组件的材料与特性于此不再重复撰述。
首先,如图6A所示,提供一基底50,并于依序于基底50之上形成一缓冲层52、一有效层54、一第一绝缘层55、一第二绝缘层57、一闸极层58以及一图案化光阻层60。基底50的较佳为一玻璃基底,缓冲层52的较佳为一氧化硅层,有效层54的较佳为一多晶硅层。第一绝缘层55的较佳为一氧化硅层、一氮化硅层或一氮氧化硅层,第二绝缘层57的较佳为一氧化硅层、一氮化硅层或一氮氧化硅层。闸极层58的较佳为一导电材料层、一金属层、一多晶硅层。图案化光阻层60的尺寸与位置是相对应于后续形成闸极层58的图案。
本发明第四实施例的特征为,第一绝缘层55以及第二绝缘层57的组合是作为一闸极绝缘层56,且于闸极绝缘层56上定义有一个中央区域56a、两个遮蔽区域56b以及两个延伸区域56c。
然后,如图6B所示,利用图案化光阻层60作为罩幕以进行一蚀刻制程,将图案化光阻层60区域以外的闸极层58与部分闸极绝缘层56去除,以定义闸极层58的图案。较佳为,使用电浆蚀刻(plasma etching)或反应性离子蚀刻方法,且此步骤可适当调整第一绝缘层55、第二绝缘层57的蚀刻程度,以去除延伸区域56c的第二绝缘层57,并保留延伸区域56c的第一绝缘层55,则使第一绝缘层55覆盖有效层54的预定源/汲极区域上。如此一来,延伸区域56c内的第一绝缘层55的单层厚度会小于遮蔽区域56b内的第一绝缘层55与第二绝缘层57的双层厚度。
接着,如图6C所示,将闸极层58的轮廓制作成为一上窄下宽的梯形,可使闸极层58的底部仅覆盖中央区域56a,则使遮蔽区域56内的第一绝缘层55与第二绝缘层57的双层结构暴露于闸极层58的底部两侧,并使延伸区域56c内的第一绝缘层55覆盖有效层54的预定源/汲极区域上。而且,此步骤亦可依据产品的需求选择第一绝缘层55的蚀刻程度,以使延伸区域56c的第一绝缘层55的厚度D1以及遮蔽区域56b内的第一绝缘层55与第二绝缘层57的双层厚度D2符合下列关系式:D1<D2。除此之外,此步骤更可取代图5C所示的蚀刻步骤,以减少制程时间与制程成本。
尔后,如图6D所示,将图案化光阻层60去除之后,利用闸极层58以及遮蔽区域56b内的第一绝缘层55与第二绝缘层57的双层结构作为罩幕,以进行一离子布植制程62。如此一来,遮蔽区域56b内的有效层54是成为一轻掺杂区域,用以当作一LDD结构54b;延伸区域56c内的有效层54是成为一重掺杂区域,用以当作一源汲极区域54a;至于中央区域56a内的有效层54是成为一未掺杂区域,用以当作一信道区域54c。离子布植制程62的操作条件较佳为,布植能量为10-100keV,布植剂量小于2×1018atom/cm3,LDD结构54b的掺杂浓度为1×1012-1×1014atom/cm2,源/汲极区域54a的掺杂浓度为1×1014-1×1016atom/cm2。更佳为,布植剂量小于1×1013atom/cm3。
最后,进行内连线制程,此步骤的实施方式不会实质影响本发明的特征与功效,故不详加撰述。本发明第四实施例的制造方法也具有相同于第三实施例所述的优点,于此不再重复撰述。除此之外,闸极绝缘层56亦可以采用三层或三层以上的绝缘层堆栈效果,以达成遮蔽区域56b与延伸区域56c的厚度差异的效果。
Claims (9)
1.一种具有自行对准轻掺杂汲极结构的薄膜晶体管,其特征在于:所述薄膜晶体管包括:
一基底;
一有效层,是形成于该基底之上,包含有一信道区域、一第一掺杂区域以及一第二掺杂区域,其中该第一掺杂区域是位于该信道区域的外围区域,且该第二掺杂区域是位于该第一掺杂区域的外围区域;
一闸极绝缘层,是形成于该有效层之上,包含至少有一中央区域、一遮蔽区域以及一延伸区域,其中该中央区域是覆盖该信道区域,该遮蔽区域是位于该中央区域的外围且覆盖该第一掺杂区域,该延伸区域是位于该遮蔽区域的外围且覆盖该第二掺杂区域;以及
一闸极层,是形成于该闸极绝缘层之上,其中该闸极层是覆盖该中央区域且暴露该遮蔽区域以及该延伸区域;
其中,该闸极绝缘层的遮蔽区域的厚度大于该闸极绝缘层的延伸区域的厚度。
2.根据权利要求1所述的具有自行对准轻掺杂汲极结构的薄膜晶体管,其特征在于:该闸极绝缘层包含有一第一绝缘层以及一第二绝缘层,其中:
该闸极绝缘层的遮蔽区域是由该第一绝缘层以及该第二绝缘层所堆栈而成;以及
该闸极绝缘层的延伸区域是由该第一绝缘层所构成。
3.根据权利要求1所述的具有自行对准轻掺杂汲极结构的薄膜晶体管,其特征在于:该第一掺杂区域的掺杂浓度小于该第二掺杂区域的掺杂浓度。
4.根据权利要求1所述的具有自行对准轻掺杂汲极结构的薄膜晶体管,其特征在于:该闸极绝缘层的遮蔽区域的横向宽度为0.1-2.0μm。
5.根据权利要求1所述的具有自行对准轻掺杂汲极结构的薄膜晶体管,其特征在于:
该基底是为一透明绝缘基底或一玻璃基底;
该有效层是为一半导体硅层或一多晶硅层;以及
该闸极绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层。
6.一种具有自行对准轻掺杂汲极结构的薄膜晶体管的制造方法,包括下列步骤:
提供一基底;
形成一有效层于该基底之上;
形成一闸极绝缘层于该有效层之上,其中该闸极绝缘层上定义至少有一中央区域、一遮蔽区域以及一延伸区域,且该遮蔽区域是位于该中央区域的外围区域,且该延伸区域是位于该遮蔽区域的外围区域;
形成一闸极层于该闸极绝缘层之上;
进行蚀刻制程,以使该闸极层覆盖该闸极绝缘层的中央区域,并暴露该闸极绝缘层的遮蔽区域与延伸区域,其中该闸极绝缘层的遮蔽区域的厚度大于该闸极绝缘层的延伸区域的厚度;以及
进行离子布植制程,于被该遮蔽区域覆盖的该有效层中形成一第一掺杂区域,并于被该延伸区域覆盖的有效层中形成一第二掺杂区域。
7.根据权利要求6所述的具有自行对准轻掺杂汲极结构的薄膜晶体管的制造方法,其中该闸极绝缘层的遮蔽区域以及延伸区域的制作方法包括下列步骤:
形成一第一绝缘层于该有效层之上;
形成一第二绝缘层于该第一绝缘层之上;以及
进行蚀刻制程,以去除该延伸区域的该第二绝缘层,并保留该延伸区域的该第一绝缘层;
其中,该遮蔽区域是由该第一绝缘层以及该第二绝缘层所构成,该延伸区域是由该第一绝缘层所构成。
8.根据权利要求6所述的具有自行对准轻掺杂汲极结构的薄膜晶体管的制造方法,其中该第一掺杂区域的掺杂浓度为1×1012-1×1014atom/cm2,该第二掺杂区域的掺杂浓度为1×1014-1×1016atom/cm2。
9.根据权利要求6所述的具有自行对准轻掺杂汲极结构的薄膜晶体管的制造方法,其中:
该基底是为一透明绝缘基底或一玻璃基底;
该有效层是为一半导体硅层或一多晶硅层;以及
该闸极绝缘层为一氧化硅层、一氮化硅层、一氮氧化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB03137980XA CN1309090C (zh) | 2003-05-29 | 2003-05-29 | 具有自行对准轻掺杂漏极结构的薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB03137980XA CN1309090C (zh) | 2003-05-29 | 2003-05-29 | 具有自行对准轻掺杂漏极结构的薄膜晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1553516A true CN1553516A (zh) | 2004-12-08 |
CN1309090C CN1309090C (zh) | 2007-04-04 |
Family
ID=34323618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB03137980XA Expired - Lifetime CN1309090C (zh) | 2003-05-29 | 2003-05-29 | 具有自行对准轻掺杂漏极结构的薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1309090C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118866A (zh) * | 2015-08-19 | 2015-12-02 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Mos型トランジスタの作製方法 |
JP2003060199A (ja) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
-
2003
- 2003-05-29 CN CNB03137980XA patent/CN1309090C/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118866A (zh) * | 2015-08-19 | 2015-12-02 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
CN105118866B (zh) * | 2015-08-19 | 2018-06-26 | 武汉新芯集成电路制造有限公司 | 浮栅型闪存结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1309090C (zh) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101345261B (zh) | 薄膜晶体管及其制造方法 | |
CN1222043C (zh) | 平板显示器及其制造方法 | |
CN1967871A (zh) | 半导体装置及其制造方法 | |
CN1081022A (zh) | 一种半导体器件及其制造方法 | |
CN1440080A (zh) | 沟道蚀刻薄膜晶体管 | |
CN101060083A (zh) | 薄膜晶体管及其制造方法 | |
CN100339964C (zh) | 具有轻掺杂漏极的金属氧化物半导体的制作方法 | |
JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
CN1623236A (zh) | 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 | |
CN108447822A (zh) | Ltps tft基板的制作方法 | |
CN1612358A (zh) | 薄膜晶体管及其制作方法 | |
CN1577018A (zh) | 电路阵列基板及其制造方法 | |
JP2007052390A (ja) | Amoledパネルの製作方法 | |
CN1288254A (zh) | 半导体器件和有源矩阵衬底的制造方法及电光器件 | |
CN108565247A (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
CN101789434A (zh) | 影像显示系统及其制造方法 | |
CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
CN105514123B (zh) | Ltps阵列基板的制作方法 | |
CN1564313A (zh) | 薄膜晶体管及其制作方法 | |
CN1461048A (zh) | 薄膜晶体管的制造方法 | |
CN1309090C (zh) | 具有自行对准轻掺杂漏极结构的薄膜晶体管及其制造方法 | |
CN1790164A (zh) | 薄膜晶体管及其制造方法 | |
CN1828850A (zh) | 薄膜晶体管及其制造方法 | |
WO2019165824A1 (zh) | 薄膜晶体管及其制造方法、阵列基板和电子装置 | |
CN1567029A (zh) | 液晶显示器的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20070404 |