CN1545210A - 实现高精度三级时钟的方法与装置 - Google Patents

实现高精度三级时钟的方法与装置 Download PDF

Info

Publication number
CN1545210A
CN1545210A CNA2003101133835A CN200310113383A CN1545210A CN 1545210 A CN1545210 A CN 1545210A CN A2003101133835 A CNA2003101133835 A CN A2003101133835A CN 200310113383 A CN200310113383 A CN 200310113383A CN 1545210 A CN1545210 A CN 1545210A
Authority
CN
China
Prior art keywords
clock signal
dds
constant temperature
clock
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101133835A
Other languages
English (en)
Other versions
CN1232042C (zh
Inventor
徐海云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Harbour Networks Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34336844&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1545210(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Harbour Networks Holdings Ltd filed Critical Harbour Networks Holdings Ltd
Priority to CN 200310113383 priority Critical patent/CN1232042C/zh
Publication of CN1545210A publication Critical patent/CN1545210A/zh
Application granted granted Critical
Publication of CN1232042C publication Critical patent/CN1232042C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种实现高精度三级时钟的方法与装置，该装置包括有GPS接收机、数字鉴相器、CPU、恒温压控晶振器和DDS，恒温压控晶振器输出稳定的时钟信号到DDS中；DDS根据CPU的命令处理恒温压控晶振器输入的时钟信号，将处理后的时钟信号输出，并将输出的时钟信号反馈给数字鉴相器；数字鉴相器对反馈的时钟信号和GPS接收机输入的标准信号进行鉴相并将鉴相结果输入至CPU；CPU根据鉴相结果对DDS进行控制，使其输出接近于所需频率的信号。本发明可保证输出到与之连接的系统中的时钟信号的频率在短期和长期内都稳定，从而保证与之连接的其他系统数据传输的准确，保证传输质量。

Description

实现高精度三级时钟的方法与装置
技术领域：
本发明涉及一种实现高精度三级时钟的方法与装置。
背景技术：
目前，一般使用GPS(全球卫星定位系统)加恒温压控晶振来实现高精度的时钟系统，如图1所示，GPS接收机与数字鉴相器连接，数字鉴相器与CPU连接，CPU(中央处理器)通过D/A转换器与恒温压控晶振连接，恒温压控晶振与数字鉴相器连接，GPS接收机输出的标准秒信号与恒温压控晶振输出的信号(约10MHZ)通过数字鉴相器进行鉴相，输出该信号频率与标准信号(GPS接收机输出的秒信号)频率的数字相差，然后由CPU读入后通过一定的控制算法，输出数字调谐电压给D/A(数模)转换器，D/A转换器通过数/模转化后输出一个模拟电压去控制恒温压控晶振器的输出频率，使其输出的信号频率达到或更接近我们所需要的信号频率(10MHZ)。采用上述方法，总体来看，GPS能保证长期的频率稳定度和精度，恒温压控晶振器的输出频率可达到要求的精度，即能保证数字同步网中的时钟输出精度，但在短期内，输出精度却不能保证，这是因为上述方法需要通过D/A转换器输出一个模拟电压来控制恒温压控晶振器的振荡频率，而模拟信号每时每刻都会受到外界的各种干扰，导致恒温压控晶振器的输出频率不稳定，也就是说，由于模拟电压的不稳定，恒温压控晶振器的输出频率总是在波动，这样，使用该装置的系统如数字同步网等就会有误码等的出现，影响数据传送的质量。
发明内容：
针对上述GPS加恒温压控晶振实现高精度的时钟方法与装置所存在的问题和不足，本发明的目的是提供一种实现高精度三级时钟的方法与装置。
本发明是这样实现的：一种实现高精度三级时钟的方法，包括以下步骤：
恒温压控晶振器输出稳定的时钟信号到DDS中；
DDS(直接数字频率合成器)根据CPU的命令处理恒温压控晶振器输入的时钟信号，将处理后的时钟信号输出，并将输出的时钟信号反馈给数字鉴相器；
所述数字鉴相器对反馈的时钟信号和GPS接收机输入的标准信号进行鉴相并将鉴相结果输入至所述CPU；
所述CPU根据所述鉴相结果对所述DDS进行控制，使其输出接近于所需频率的信号。
进一步地，所述稳定的时钟信号是指频率稳定的时钟信号。
进一步地，所述恒温压控晶振器输出稳定的频率的时钟信号是通过将所述恒温压控晶振器的压控管脚接地或与恒压电源连接实现的。
进一步地，所述数字鉴相器对DDS反馈的时钟信号和GPS接收机输入的标准秒信号进行鉴相是指所述数字鉴相器对所述两时钟信号的频率进行比较。
进一步地，所述CPU对DDS输出的时钟信号进行调整是指调高或降低DDS的输出时钟信号的频率。
一种实现高精度三级时钟的装置，包括有GPS接收机、数字鉴相器、CPU、恒温压控晶振器和DDS，所述恒温压控晶振器与恒压电源连接，所述GPS接收机、DDS与所述数字鉴相器连接，所述数字鉴相器与所述CPU连接，所述CPU和恒温压控晶振器均与所述DDS连接；
所述恒温压控晶振器输出频率稳定的时钟信号到所述DDS中；
所述DDS根据所述CPU的命令处理所述恒温压控晶振器输入的时钟信号，将处理后的时钟信号输出，并将输出的时钟信号反馈给所述数字鉴相器；
所述数字鉴相器对反馈的时钟信号和所述GPS接收机输入的标准信号进行鉴相并将鉴相结果输入至所述CPU；
所述CPU根据所述鉴相结果对所述DDS进行控制，使其输出接近于所需频率的信号。
进一步地，所述恒温压控晶振器与恒压电源连接是指恒温压控晶振器的压控管脚与恒压电源连接。
进一步地，所述恒温压控晶振器与恒压电源连接还包括接地。
进一步地，所述数字鉴相器是对信号的频率进行比较。
本发明通过将恒温压控晶振器的压控管脚接地或与恒压电源连接，其输入电源稳定，因此，恒温压控晶振器输出的时钟信号的频率也是稳定的，由于DDS的特性，DDS对该时钟信号进行处理后输出的时钟信号频率也是稳定的，因此，与该时钟系统连接的其他如数字同步网等接收到的时钟信号也是稳定的，在数据传输过程中，就可大大减少误码的产生，保证数据传输的准确；并且，该系统能保证在DDS的调整周期内，DDS每一刻输出的时钟信号的频率都是相同的，也就是说，在短期内，输出的时钟信号频率是稳定的，并且也不会受到外界其他因素的干扰，而系统的长期稳定性是通过CPU进行调整的，也就是说，DDS输出的时钟信号的频率只有在CPU进行调整的那一刻才可能有微小的变化，之后在一个调整周期内都是相同的。本发明可保证输出到与之连接的系统中的时钟信号的频率在短期和长期内都稳定，从而保证与之连接的其他系统数据传输的准确，保证传输质量。
附图说明：
下面结合附图，对本发明作出详细描述。
图1为现有GPS加恒温压控晶振实现高精度的时钟系统结构示意图；
图2为本发明的结构示意图；
图3为本发明的数字鉴相器内部结构示意图。
具体实施方式：
如图2所示，本发明包括GPS接收机、数字鉴相器、CPU、恒温压控晶振器和DDS，恒温压控晶振器的压控管脚直接接地，GPS接收机、DDS与数字鉴相器连接，数字鉴相器与CPU连接，CPU和恒温压控晶振器均与DDS连接；
这里，恒温压控晶振器和可与恒压电源连接，但恒压电源的电压应该在恒温压控晶振器的压控管脚的输入范围内。
由于恒温压控晶振器的压控管脚直接接地，相当于其输入0V的稳定电压，这样，恒温压控晶振器输出的时钟信号的频率也是恒定的某个具体值，该值接近于10MHZ，DDS以此信号为基准进行频率合成，DDS输出频率的稳定度和其输入基准频率的稳定度是一样的，因此DDS输出的时钟信号频率也是稳定的，DDS同时输出的时钟信号反馈给数字鉴相器，数字鉴相器将反馈的时钟信号与GPS接收机输入的标准秒信号进行鉴相，输出一个数字的相差，并将该相差输入至CPU，CPU通过一定的控制算法进行比较，并输出一个控制DDS的信号，DDS根据CPU的控制信号并以恒温压控晶振器输入的时钟信号为基准再进行频率合成，并输出信号。
如图3所示，数字鉴相器包括有分频器、8位计数器和锁存器组成，分频器和锁存器分别与8位计数器连接，该结构可用一块CPLD(可编程逻辑器件)芯片来实现。实现本发明时，CPU与分频器和锁存器连接并分别对它们进行控制，反馈的时钟信号输入8位计数器，作为计数脉冲，对GPS接收器送来的标准秒信号进行计数。其中，标准秒信号可以由CPU控制分频器对其进行分频，这样计数器就相当于对分频后的秒信号进行计数。把秒信号的上升沿作为计数值的锁存信号和计数器的同步清零信号，为先锁存后清零。然后由CPU读出锁存器的值。
这里，若使用CPLD，可选用xilinx公司的XC95144XL，DDS可选用ADI公司的AD9852，其输出频率可以以毫Hz(10e-3Hz)进行改变，恒温压控晶振产生的接近10MHz高稳定的时钟直接输给DDS，DDS在CPU控制下输出10MHz的时钟信号。
本发明在开始的捕捉阶段，CPU控制数字鉴相器，每秒鉴相一次，即分频器1分频，然后CPU根据鉴相的结果控制DDS的输出频率，在锁定后输出频率的误差在每秒1Hz，那么频率精度为10e-7。CPU随后调整鉴相的时间长度，由每秒鉴相一次变为每5秒鉴相一次，即分频器5分频，在锁定后继续调整鉴相的时间长度，最后可以调整为每120秒鉴相一次，即分频器120分频，这样锁定后误差为每120秒1Hz，其精度可达10e-9，当然，可根据需要调整为更长的时间鉴相一次，其输出的时钟信号的频率也就更接近10MHz，精度也就更高。

Claims (9)

1.一种实现高精度三级时钟的方法，包括以下步骤：
恒温压控晶振器输出稳定的时钟信号到DDS中；
DDS根据CPU的命令处理恒温压控晶振器输入的时钟信号，将处理后的时钟信号输出，并将输出的时钟信号反馈给数字鉴相器；
所述数字鉴相器对反馈的时钟信号和GPS接收机输入的标准信号进行鉴相并将鉴相结果输入至所述CPU；
所述CPU根据所述鉴相结果对所述DDS进行控制，使其输出接近于所需频率的信号。
2.如权利要求1所述的实现高精度三级时钟的方法，其特征在于，所述稳定的时钟信号是指频率稳定的时钟信号。
3.如权利要求1或2所述的实现高精度三级时钟的方法，其特征在于，所述恒温压控晶振器输出稳定的频率的时钟信号是通过将所述恒温压控晶振器的压控管脚接地或与恒压电源连接实现的。
4.如权利要求1所述的实现高精度三级时钟的方法，其特征在于，所述数字鉴相器对DDS反馈的时钟信号和GPS接收机输入的标准秒信号进行鉴相是指所述数字鉴相器对所述两时钟信号的频率进行比较。
5.如权利要求1所述的实现高精度三级时钟的方法，其特征在于，所述CPU对DDS输出的时钟信号进行调整是指调高或降低DDS的输出时钟信号的频率。
6.一种实现高精度三级时钟的装置，包括有GPS接收机、数字鉴相器、CPU和恒温压控晶振器，其特征在于，该装置还包括DDS，所述恒温压控晶振器与恒压电源连接，所述GPS接收机、DDS与所述数字鉴相器连接，所述数字鉴相器与所述CPU连接，所述CPU和恒温压控晶振器均与所述DDS连接；
所述恒温压控晶振器输出频率稳定的时钟信号到所述DDS中；
所述DDS根据所述CPU的命令处理所述恒温压控晶振器输入的时钟信号，将处理后的时钟信号输出，并将输出的时钟信号反馈给所述数字鉴相器；
所述数字鉴相器对反馈的时钟信号和所述GPS接收机输入的标准信号进行鉴相并将鉴相结果输入至所述CPU；
所述CPU根据所述鉴相结果对所述DDS进行控制，使其输出接近于所需频率的信号。
7.如权利要求6所述的实现高精度三级时钟的装置，其特征在于，所述恒温压控晶振器与恒压电源连接是指恒温压控晶振器的压控管脚与恒压电源连接。
8.如权利要求6或7所述的实现高精度三级时钟的装置，其特征在于，所述恒温压控晶振器与恒压电源连接还包括接地。
9.如权利要求6所述的实现高精度三级时钟的装置，其特征在于，所述数字鉴相器是对信号的频率进行比较。
CN 200310113383 2003-11-18 2003-11-18 实现高精度三级时钟的方法与装置 Expired - Fee Related CN1232042C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200310113383 CN1232042C (zh) 2003-11-18 2003-11-18 实现高精度三级时钟的方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200310113383 CN1232042C (zh) 2003-11-18 2003-11-18 实现高精度三级时钟的方法与装置

Publications (2)

Publication Number Publication Date
CN1545210A true CN1545210A (zh) 2004-11-10
CN1232042C CN1232042C (zh) 2005-12-14

Family

ID=34336844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200310113383 Expired - Fee Related CN1232042C (zh) 2003-11-18 2003-11-18 实现高精度三级时钟的方法与装置

Country Status (1)

Country Link
CN (1) CN1232042C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430372B (zh) * 2007-11-07 2011-12-07 中国科学院微电子研究所 全球定位系统接收机的低成本授时与同步方法及设备
CN102624384A (zh) * 2012-04-28 2012-08-01 中国科学院上海微系统与信息技术研究所 一种带有频率自扫描功能的锁相环
CN105959075A (zh) * 2015-08-31 2016-09-21 武汉星际时代管理咨询有限公司 一种全宇信息平台以及基于该平台的智能系统同步方法
CN113078900A (zh) * 2021-03-30 2021-07-06 中国核动力研究设计院 一种核电厂dcs平台时钟源性能提高系统及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430372B (zh) * 2007-11-07 2011-12-07 中国科学院微电子研究所 全球定位系统接收机的低成本授时与同步方法及设备
CN102624384A (zh) * 2012-04-28 2012-08-01 中国科学院上海微系统与信息技术研究所 一种带有频率自扫描功能的锁相环
CN102624384B (zh) * 2012-04-28 2014-06-11 中国科学院上海微系统与信息技术研究所 一种带有频率自扫描功能的锁相环
CN105959075A (zh) * 2015-08-31 2016-09-21 武汉星际时代管理咨询有限公司 一种全宇信息平台以及基于该平台的智能系统同步方法
CN105959075B (zh) * 2015-08-31 2018-02-13 地球公时时频技术开发有限责任公司 一种全宇信息平台以及基于该平台的智能系统同步方法
CN113078900A (zh) * 2021-03-30 2021-07-06 中国核动力研究设计院 一种核电厂dcs平台时钟源性能提高系统及方法
CN113078900B (zh) * 2021-03-30 2022-07-15 中国核动力研究设计院 一种核电厂dcs平台时钟源性能提高系统及方法

Also Published As

Publication number Publication date
CN1232042C (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
US7589595B2 (en) Distributing frequency references
US5473274A (en) Local clock generator
CN101150316B (zh) 一种多通道时钟同步方法及系统
CN1068474C (zh) 数字相位校正装置
EP0540119A2 (en) Monolithic digital phaselock loop circuit
WO2005002055A3 (en) Fractional-n synthesizer and method of programming the output phase
EP1467488B1 (en) Clock generating circuit
CN107425851A (zh) 频率补偿器、电子设备和频率补偿方法
CN102315927A (zh) 一种时钟同步装置及方法
CN101834598A (zh) 频率校正电路及其频率校正方法
CN107547161A (zh) 一种时钟同步方法和装置
CN107896106A (zh) 调节数字锁相回路的相位
CN1232042C (zh) 实现高精度三级时钟的方法与装置
US20100219894A1 (en) Phase shift phase locked loop
CN110995250A (zh) 一种高分辨率任意频率信号的直接数字锁相电路及方法
CN102075181B (zh) 频率合成器及锁频环
US6577201B2 (en) Precision oven-controlled crystal oscillator
CN2669485Y (zh) 实现高精度三级时钟的装置
CN1366734A (zh) Pll－调谐系统
US7116743B1 (en) Digital phase lock loop
CN109884877B (zh) 一种高精度的gps同步授时系统及方法
US6771102B2 (en) Common mode feedback technique for a low voltage charge pump
CN114095016B (zh) 采样锁相环电路、方法、时钟发生器及电子设备
EP2395665A1 (en) Device and method for locking and calibrating frequency
US20070230650A1 (en) Auto-Adaptive Digital Phase-Locked Loop for Large Frequency Multiplication Factors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUAWEI TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: GANGWAN NETWORK CO., LTD.

Effective date: 20061027

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20061027

Address after: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen

Patentee after: Huawei Technologies Co., Ltd.

Address before: 100089, No. 21 West Third Ring Road, Beijing, Haidian District, Long Ling Building, 13 floor

Patentee before: Harbour Networks Holdings Limited

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051214

Termination date: 20151118

EXPY Termination of patent right or utility model