CN107547161A - 一种时钟同步方法和装置 - Google Patents
一种时钟同步方法和装置 Download PDFInfo
- Publication number
- CN107547161A CN107547161A CN201710532585.5A CN201710532585A CN107547161A CN 107547161 A CN107547161 A CN 107547161A CN 201710532585 A CN201710532585 A CN 201710532585A CN 107547161 A CN107547161 A CN 107547161A
- Authority
- CN
- China
- Prior art keywords
- 1pps signals
- local clock
- clock frequency
- 1pps
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Clocks (AREA)
Abstract
本申请提供一种时钟同步方法和装置,可以应用于控制芯片,该方法包括:根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;若未从所述时钟源模块接收到1PPS信号,则根据所述本地时钟频率发送1PPS信号。通过本申请的技术方案,可以简化时钟同步电路的结构和实现过程,并降低时钟同步电路的成本,而且,这种时钟同步电路也可以保持较高的时钟同步精度。
Description
技术领域
本申请涉及通信技术领域,尤其涉及一种时钟同步方法和装置。
背景技术
在通信领域中,存在时钟同步需求,如图1所示,为时钟同步电路的示意图,该时钟同步电路可以输出1PPS(Pulse Per Second,秒脉冲)信号,且使用1PPS信号进行时钟同步。其中,1PPS=1Hz=1次/秒,即每秒一个脉冲。
如图1所示,该时钟同步电路包括GNSS(Global Navigation Satellite System,全球导航卫星系统)模块、TCXO(Temperature Compensate Xtal Oscillator,温度补偿晶体振荡器)和PLL(Phase-Locked Loop,锁相环路,简称锁相环)。
其中,GNSS模块用于向PLL提供1PPS信号,TCXO用于生成本地时钟信号,并将本地时钟信号提供给PLL。PLL是反馈电路,可以使本地时钟信号和1PPS信号保持相位同步,并输出1PPS信号;具体的,PLL不断根据输入的1PPS信号的相位来调整本地时钟信号的相位,直到本地时钟信号与1PPS信号的相位同步,这样,PLL可以保持本地时钟信号和1PPS信号的相位同步。
PLL通常由PD(Phase Detector,鉴相器)、LF(Loop Filter,环路滤波器)、VCO(Voltage Controlled Oscillator,压控振荡器)等组成,PLL的结构比较复杂,实现过程也比较繁琐,成本也比较高,因此,PLL的使用非常不经济。
发明内容
本申请提供一种时钟同步方法,应用于控制芯片,所述方法包括:
根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;
若未从所述时钟源模块接收到1PPS信号,则根据所述本地时钟频率发送1PPS信号。
本申请提供一种时钟同步装置,应用于控制芯片,所述装置包括:
本地时钟频率获取模块,用于根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;
时钟同步模块,用于当未从所述时钟源模块接收到1PPS信号时,则根据所述本地时钟频率发送1PPS信号。
基于上述技术方案,本申请实施例中,可以通过时钟源模块和控制芯片实现时钟同步电路,并可以通过该时钟同步电路实现时钟同步,由于未使用PLL,因此,可以简化时钟同步电路的结构和实现过程,并降低时钟同步电路的成本,而且,这种时钟同步电路也可以保持较高的时钟同步精度。
附图说明
为了更加清楚地说明本申请实施例或者现有技术中的技术方案,下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中所记载的一些实施例,对于本领域普通技术人员来讲,还可以根据本申请实施例的这些附图获得其他的附图。
图1是时钟同步电路的一个示意图;
图2是本申请一种实施方式中的时钟同步电路的示意图;
图3是本申请一种实施方式中的时钟同步方法的流程图;
图4是本申请一种实施方式中的时钟同步装置的结构示意图。
具体实施方式
在本申请使用的术语仅仅是出于描述特定实施例的目的,而非限制本申请。本申请实施例和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其它含义。还应当理解,本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或者所有可能组合。
应当理解,尽管在本申请实施例可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本申请范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,此外,所使用的词语“如果”可以被解释成为“在……时”、或“当……时”、或“响应于确定”。
本申请实施例中提出一种时钟同步方法,该方法可以应用于时钟同步电路,该时钟同步电路可以包括:控制芯片、时钟源模块和晶体振荡器。
在一个例子中:控制芯片可以包括但不限于:CPLD(Complex Programmable LogicDevice,复杂可编程逻辑器件)、FPGA(Field Programmable Gate Array,现场可编程门阵列)等;此外,时钟源模块可以包括但不限于:GNSS模块、支持IEEE1588(Institute ofElectrical and Electronics Engineers,电气和电子工程师协会)的同步模块等;此外,晶体振荡器可以包括但不限于:温度补偿晶体振荡器(TCXO)、非温度补偿式晶体振荡器、电压控制晶体振荡器(VCXO)、恒温控制式晶体振荡器(OCXO)、补偿式晶体振荡器(如DCXO/MCXO)等。
在一个例子中,时钟源模块用于获取1PPS信号,并向控制芯片输入1PPS信号。例如,当时钟源模块为GNSS模块时,则GNSS模块可以根据GPS(Global Positioning System,全球定位系统)信号或者北斗信号,获取到1PPS信号,并向控制芯片输入1PPS信号,对此获取方式不做限制。当时钟源模块为支持IEEE1588的同步模块时,则支持IEEE1588的同步模块可以从时钟服务器获取到1PPS信号,并向控制芯片输入1PPS信号,对此获取方式不做限制。
其中,1PPS=1Hz=1次/秒,即1PPS表示每秒一个脉冲信号,基于此,向控制芯片输入1PPS信号可以是指:时钟源模块每秒向控制芯片输入一个脉冲信号。
在一个例子中,晶体振荡器用于生成本地时钟信号,并向控制芯片输入本地时钟信号。在生成本地时钟信号时,每秒生成的本地时钟信号数量与晶体振荡器的本地时钟频率有关,例如,当晶体振荡器的本地时钟频率为32Mhz(兆赫兹,即32000000)时,则晶体振荡器每秒生成32M个本地时钟信号。而且,晶体振荡器向控制芯片输入本地时钟信号可以是指:晶体振荡器每秒向控制芯片输入32M个脉冲信号,即本地时钟信号的脉冲次数是每秒32M个。
在一个例子中,控制芯片用于接收时钟源模块输入的1PPS信号,并接收晶体振荡器输入的本地时钟信号,并根据1PPS信号或者本地时钟信号发送1PPS信号,从而进行时钟同步。在后续过程中,会详细介绍控制芯片的处理过程,在此不再赘述。其中,1PPS=1Hz=1次/秒,即1PPS表示每秒一个脉冲信号,基于此,上述发送1PPS信号可以是指:控制芯片每秒输出一个脉冲信号。
参见图2所示,为时钟同步电路的一个示例,该时钟同步电路可以包括但不限于CPU(Central Processing Unit,中央处理器)、晶体振荡器(如本地时钟频率为32Mhz的TCXO)、控制芯片、GNSS模块、支持IEEE1588的同步模块。
在一个例子中,CPU用于控制晶体振荡器向控制芯片输入本地时钟信号,控制GNSS模块或者支持IEEE1588的同步模块向控制芯片提供1PPS信号。
参见图2所示,时钟同步电路还可以包括一个或者多个槽位(如slot0、slot1、slot2等),且每个槽位插入一个无线模块,这样,CPU还可以控制控制芯片将1PPS信号输出给无线模块,以使无线模块利用所述1PPS信号进行时钟同步。
本申请实施例中,是通过控制芯片实现时钟同步,而不是使用PLL实现时钟同步,从而简化时钟同步电路的结构和实现过程,降低时钟同步电路的成本。
参见图3所示,为时钟同步方法的流程图,该方法可以应用于控制芯片。
步骤301,根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储本地时钟频率,即将本地时钟频率存储在控制芯片。
在一个例子中,确定本地时钟频率的步骤,可以只执行一次,即根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率。在另一个例子中,确定本地时钟频率的步骤,可以执行多次,例如,在存储本地时钟频率后,可以再次根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并使用当前确定的本地时钟频率,替换已经存储的本地时钟频率。
在一个例子中,指定两个连续的1PPS信号可以是指:从时钟源模块接收到的前两个连续的1PPS信号、从时钟源模块接收到的第2个和第3个1PPS信号,以此类推,对此指定两个1PPS信号不做限制,只要是连续两个1PPS信号即可。
在一个例子中,针对“根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率”的过程,可以包括但不限于如下方式:在接收到指定两个连续的1PPS信号中的前一个1PPS信号时,控制芯片开始统计晶体振荡器产生的脉冲次数(即本地时钟信号的脉冲次数),在接收到指定两个连续的1PPS信号中的后一个1PPS信号时,控制芯片停止统计晶体振荡器产生的脉冲次数;然后,控制芯片可以将将统计的脉冲次数确定为晶体振荡器的本地时钟频率。
其中,时钟源模块可以向控制芯片输入1PPS信号,即时钟源模块每秒向控制芯片输入一个脉冲信号,也就是说,控制芯片每秒从时钟源模块接收到一个脉冲信号,这个过程就是控制芯片从时钟源模块接收到1PPS信号的过程。
其中,晶体振荡器可以向控制芯片输入本地时钟信号,即晶体振荡器每秒向控制芯片输入本地时钟频率(即晶体振荡器的本地时钟频率)个脉冲信号,也就是说,控制芯片每秒从晶体振荡器接收到所述本地时钟频率个脉冲信号。
本申请实施例中,控制芯片可以基于晶体振荡器的本地时钟频率输出1PPS信号,也就是说,为了输出1PPS信号,控制芯片需要先获取晶体振荡器的本地时钟频率,并存储该本地时钟频率。其中,虽然晶体振荡器在出厂时,其本地时钟频率的标称值就已经给出,如32Mhz,但是,受到工艺、环境等因素的影响,晶体振荡器的实际本地时钟频率并不是该标称值,因此,本申请实施例中,可以采用步骤301的方式确定晶体振荡器的本地时钟频率,并在控制芯片存储该本地时钟频率,而不是直接在控制芯片存储本地时钟频率的标称值。
其中,实际的本地时钟频率与标称值之间存在偏差,而该偏差与晶体振荡器的输出精度有关。例如,晶体振荡器在出厂时,输出精度的标称值为小于1ppm(百万分之1),且本地时钟频率的标称值为32Mhz(即32000000)时,则实际本地时钟频率与标称值的偏差可以为(-32M*1ppm,32M*1ppm),也就是(-32,32),这样,实际本地时钟频率的取值范围可以是(32M-32,32M+32)。
为了确定出晶体振荡器的本地时钟频率(即实际的本地时钟频率),则控制芯片可以根据从时钟源模块接收到的1PPS信、从晶体振荡器接收到的本地时钟信号的脉冲次数,确定晶体振荡器的本地时钟频率。具体的,在接收到指定两个连续的1PPS信号中的前一个1PPS信号时,开始统计晶体振荡器产生的脉冲次数,在接收到指定两个连续的1PPS信号中的后一个1PPS信号时,停止统计晶体振荡器产生的脉冲次数。由于时钟源模块每秒向控制芯片输入一个1PPS信号,因此,前一个1PPS信号与后一个1PPS信号的时间间隔是1秒,也就是说,在这1秒统计的脉冲次数,就是晶体振荡器的本地时钟频率(如32Mhz+8)。
步骤302,若未从时钟源模块接收到1PPS信号,则根据本地时钟频率发送1PPS信号。若从时钟源模块接收到1PPS信号,则直接发送1PPS信号。
其中,控制芯片发送1PPS信号的步骤是实时进行的。假设控制芯片在每1秒时,没有从时钟源模块接收到1PPS信号,则可以基于本地时钟频率确定出已经达到1秒,并发送1PPS信号。假设控制芯片在每1秒时,从时钟源模块接收到1PPS信号,则可以基于1PPS信号确定出已经达到1秒,并发送1PPS信号。
在一个例子中,针对“根据本地时钟频率发送1PPS信号”的过程,可以包括但不限于:统计晶体振荡器产生的脉冲次数;当统计的脉冲次数与本地时钟频率相同时,则发送1PPS信号,并重新统计晶体振荡器产生的脉冲次数。
例如,当晶体振荡器的本地时钟频率为(32Mhz+8)时,则控制芯片可以从统计周期的开始时刻,统计晶体振荡器产生的脉冲次数,每增加一个脉冲次数,控制芯片就可以判断脉冲次数是否已经累计到(32M+8)个,如果否,则在当前统计周期下,继续统计晶体振荡器产生的脉冲次数,以此类推,一直到脉冲次数累计到(32M+8)个,则控制芯片发送1PPS信号,结束当前统计周期,并进入到下一个统计周期,重新统计晶体振荡器产生的脉冲次数,以此类推。
由于晶体振荡器每秒向控制芯片输入(32M+8)个脉冲信号,因此,当控制芯片统计的晶体振荡器产生的脉冲次数已经累计到(32M+8)个时,就说明从统计周期的开始时刻,到当前时刻之间已经经过1秒,这样,控制芯片可以发送1PPS信号,结束当前统计周期,并进入到下一个统计周期。
在一个例子中,当控制芯片从时钟源模块接收到1PPS信号时,无论晶体振荡器产生的脉冲次数是否已经累计到(32M+8)个,控制芯片均会发送1PPS信号,并进入到下一个统计周期,重新统计晶体振荡器产生的脉冲次数。
具体的,在发送1PPS信号后,控制芯片会进入到一个新的统计周期,开始统计晶体振荡器产生的脉冲次数,并等待接收时钟源模块输入的1PPS信号。若接收到时钟源模块输入的1PPS信号,无论晶体振荡器产生的脉冲次数是否已经累计到(32M+8)个,控制芯片均会发送1PPS信号,并进入到下一个统计周期,重新统计晶体振荡器产生的脉冲次数。若在晶体振荡器产生的脉冲次数已经累计到(32M+8)个时,控制芯片仍然没有接收到1PPS信号,则说明控制芯片没有从外部获取到1PPS信号,控制芯片也可以发送1PPS信号,并进入到下一个统计周期,重新统计晶体振荡器产生的脉冲次数。
在一个例子中,控制芯片可以将1PPS信号输出给无线模块,以使无线模块利用接收到的1PPS信号进行时钟同步,对此时钟同步过程不做限制。
在一个例子中,由于晶体振荡器的本地时钟频率具有稳定性,如指定时间段内,晶体振荡器的本地时钟频率始终为(32Mhz+8),因此,控制芯片根据本地时钟频率输出1PPS信号时,可以实现时钟同步,满足时钟精度的需求。
基于上述技术方案,本申请实施例中,可以通过时钟源模块和控制芯片实现时钟同步电路,并可以通过该时钟同步电路实现时钟同步,由于未使用PLL,因此,可以简化时钟同步电路的结构和实现过程,并降低时钟同步电路的成本,而且,这种时钟同步电路也可以保持较高的时钟同步精度。
基于与上述方法同样的申请构思,本申请实施例中还提出一种时钟同步装置,所述时钟同步装置可以应用于控制芯片。如图4所示,为本申请实施例中提出的时钟同步装置的结构图,所述时钟同步装置可以包括:
本地时钟频率获取模块401,用于根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;
时钟同步模块402,用于当未从所述时钟源模块接收到1PPS信号时,则根据所述本地时钟频率发送1PPS信号。
在一个例子中,所述本地时钟频率获取模块401,具体用于在根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率的过程中,在接收到所述指定两个连续的1PPS信号中的前一个1PPS信号时,开始统计晶体振荡器产生的脉冲次数,在接收到所述指定两个连续的1PPS信号中的后一个1PPS信号时,停止统计所述晶体振荡器产生的脉冲次数;
将统计的脉冲次数确定为所述晶体振荡器的本地时钟频率。
所述时钟同步模块402,具体用于在根据所述本地时钟频率发送1PPS信号的过程中,统计晶体振荡器产生的脉冲次数;当统计的脉冲次数与所述本地时钟频率相同时,则发送1PPS信号,并重新统计所述晶体振荡器产生的脉冲次数。
在一个例子中,所述时钟同步模块402,还用于在从所述时钟源模块接收到1PPS信号时,则发送1PPS信号。
所述控制芯片具体为:复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA;所述时钟源模块具体为:全球导航卫星系统GNSS模块或者支持IEEE1588的同步模块;所述晶体振荡器具体为:温度补偿晶体振荡器TCXO。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机,计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可以由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其它可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其它可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
而且,这些计算机程序指令也可以存储在能引导计算机或其它可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或者多个流程和/或方框图一个方框或者多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其它可编程数据处理设备上,使得在计算机或者其它可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其它可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种时钟同步方法,其特征在于,应用于控制芯片,所述方法包括:
根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;
若未从所述时钟源模块接收到1PPS信号,则根据所述本地时钟频率发送1PPS信号。
2.根据权利要求1所述的方法,其特征在于,所述根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率的过程,具体包括:
在接收到所述指定两个连续的1PPS信号中的前一个1PPS信号时,开始统计晶体振荡器产生的脉冲次数,在接收到所述指定两个连续的1PPS信号中的后一个1PPS信号时,停止统计所述晶体振荡器产生的脉冲次数;
将统计的脉冲次数确定为所述晶体振荡器的本地时钟频率。
3.根据权利要求1所述的方法,其特征在于,
所述根据所述本地时钟频率发送1PPS信号的过程,具体包括:
统计晶体振荡器产生的脉冲次数;
当统计的脉冲次数与所述本地时钟频率相同时,则发送1PPS信号,并重新统计所述晶体振荡器产生的脉冲次数。
4.根据权利要求1-3任一项所述的方法,其特征在于,所述方法还包括:
若从所述时钟源模块接收到1PPS信号,则发送1PPS信号。
5.根据权利要求2或3所述的方法,其特征在于,
所述控制芯片具体为:复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA;所述时钟源模块具体为:全球导航卫星系统GNSS模块或者支持IEEE1588的同步模块;所述晶体振荡器具体为:温度补偿晶体振荡器TCXO。
6.一种时钟同步装置,其特征在于,应用于控制芯片,所述装置包括:
本地时钟频率获取模块,用于根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率,并存储所述本地时钟频率;
时钟同步模块,用于当未从所述时钟源模块接收到1PPS信号时,则根据所述本地时钟频率发送1PPS信号。
7.根据权利要求6所述的装置,其特征在于,所述本地时钟频率获取模块,具体用于在根据从时钟源模块接收到的指定两个连续的1PPS信号,确定本地时钟频率的过程中,在接收到所述指定两个连续的1PPS信号中的前一个1PPS信号时,开始统计晶体振荡器产生的脉冲次数,在接收到所述指定两个连续的1PPS信号中的后一个1PPS信号时,停止统计所述晶体振荡器产生的脉冲次数;
将统计的脉冲次数确定为所述晶体振荡器的本地时钟频率。
8.根据权利要求6所述的装置,其特征在于,
所述时钟同步模块,具体用于在根据所述本地时钟频率发送1PPS信号的过程中,统计晶体振荡器产生的脉冲次数;当统计的脉冲次数与所述本地时钟频率相同时,则发送1PPS信号,并重新统计所述晶体振荡器产生的脉冲次数。
9.根据权利要求6-8任一项所述的装置,其特征在于,所述时钟同步模块,还用于在从所述时钟源模块接收到1PPS信号时,则发送1PPS信号。
10.根据权利要求7或8所述的装置,其特征在于,
所述控制芯片具体为:复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA;所述时钟源模块具体为:全球导航卫星系统GNSS模块或者支持IEEE1588的同步模块;所述晶体振荡器具体为:温度补偿晶体振荡器TCXO。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710532585.5A CN107547161B (zh) | 2017-07-03 | 2017-07-03 | 一种时钟同步方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710532585.5A CN107547161B (zh) | 2017-07-03 | 2017-07-03 | 一种时钟同步方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107547161A true CN107547161A (zh) | 2018-01-05 |
CN107547161B CN107547161B (zh) | 2019-11-08 |
Family
ID=60970172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710532585.5A Active CN107547161B (zh) | 2017-07-03 | 2017-07-03 | 一种时钟同步方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107547161B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
CN112350718A (zh) * | 2020-09-25 | 2021-02-09 | 苏州华兴源创科技股份有限公司 | 时钟源电路、机箱及多机箱级联系统 |
CN112600637A (zh) * | 2020-12-03 | 2021-04-02 | 深圳思凯微电子有限公司 | 无线广播授时校准方法、设备及计算机可读存储介质 |
CN113206665A (zh) * | 2021-03-15 | 2021-08-03 | 新华三技术有限公司 | 一种信号采样方法及装置 |
CN113485523A (zh) * | 2021-05-28 | 2021-10-08 | 新华三信息安全技术有限公司 | 一种时钟补偿方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895383A (zh) * | 2010-07-07 | 2010-11-24 | 中国人民解放军国防科学技术大学 | 时钟外同步系统及其控制流程 |
CN102624512A (zh) * | 2012-02-22 | 2012-08-01 | 中兴通讯股份有限公司 | 一种实现时钟同步的方法和系统 |
US20130121347A1 (en) * | 2011-11-16 | 2013-05-16 | Fujitsu Limited | Communication apparatus |
CN105959091A (zh) * | 2016-04-21 | 2016-09-21 | 中国科学院光电研究院 | 基于卫星共星rdss与rnss信号的高精度授时与校频方法 |
-
2017
- 2017-07-03 CN CN201710532585.5A patent/CN107547161B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895383A (zh) * | 2010-07-07 | 2010-11-24 | 中国人民解放军国防科学技术大学 | 时钟外同步系统及其控制流程 |
US20130121347A1 (en) * | 2011-11-16 | 2013-05-16 | Fujitsu Limited | Communication apparatus |
CN102624512A (zh) * | 2012-02-22 | 2012-08-01 | 中兴通讯股份有限公司 | 一种实现时钟同步的方法和系统 |
CN105959091A (zh) * | 2016-04-21 | 2016-09-21 | 中国科学院光电研究院 | 基于卫星共星rdss与rnss信号的高精度授时与校频方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
CN112350718A (zh) * | 2020-09-25 | 2021-02-09 | 苏州华兴源创科技股份有限公司 | 时钟源电路、机箱及多机箱级联系统 |
CN112350718B (zh) * | 2020-09-25 | 2023-06-27 | 苏州华兴源创科技股份有限公司 | 时钟源电路、机箱及多机箱级联系统 |
CN112600637A (zh) * | 2020-12-03 | 2021-04-02 | 深圳思凯微电子有限公司 | 无线广播授时校准方法、设备及计算机可读存储介质 |
CN112600637B (zh) * | 2020-12-03 | 2023-12-05 | 深圳思凯微电子有限公司 | 无线广播授时校准方法、设备及计算机可读存储介质 |
CN113206665A (zh) * | 2021-03-15 | 2021-08-03 | 新华三技术有限公司 | 一种信号采样方法及装置 |
CN113485523A (zh) * | 2021-05-28 | 2021-10-08 | 新华三信息安全技术有限公司 | 一种时钟补偿方法及装置 |
CN113485523B (zh) * | 2021-05-28 | 2024-03-08 | 新华三信息安全技术有限公司 | 一种时钟补偿方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107547161B (zh) | 2019-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107547161A (zh) | 一种时钟同步方法和装置 | |
CN101083523B (zh) | 一种实现集成时间戳时钟同步锁相环的方法及装置 | |
CN106788853B (zh) | 一种时钟同步装置及方法 | |
CN1080050C (zh) | 用于控制数字处理锁相环路以实现网络同步的方法和电路 | |
CN101039145B (zh) | 时钟的实现方法、装置 | |
CN102714500B (zh) | 基准频率产生装置 | |
CN108521324B (zh) | 一种同步时钟装置 | |
TWI357721B (en) | Oscillation tuning circuit and method | |
CN109412588A (zh) | 晶振频率驯服方法、装置、电子设备及存储介质 | |
CN103493376B (zh) | 用于时钟信号生成的系统及方法 | |
CN103346852B (zh) | 一种提供基准时钟信号的装置 | |
CN106712888A (zh) | 一种高稳时基信号输出系统 | |
CN103269262B (zh) | 一种时间同步装置的守时方法 | |
CN105207767A (zh) | 一种ptp主时钟与从时钟之间频率同步的方法及装置 | |
CN106877963B (zh) | 一种具有学习功能的同步时钟保持系统和方法 | |
CN102158950A (zh) | 时钟同步方法、系统、装置及基站 | |
CN110413042A (zh) | 一种时钟服务器、守时频率补偿方法及装置 | |
CN109474276A (zh) | 一种cpt原子钟频率同步控制方法及系统 | |
CN101931481B (zh) | 一种ieee 1588时钟输出装置和方法 | |
JP2012195840A (ja) | 通信装置、通信制御方法 | |
CN112821976B (zh) | 一种本地时钟同步的保持方法及装置 | |
CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
CN101534152A (zh) | 一种无线接入网的同步实现方法及装置 | |
CN110928177A (zh) | 一种时钟同步系统及方法 | |
CN212675179U (zh) | 一种基于卫星共视的可控时钟模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |