CN1516924A

CN1516924A - 谐振逻辑驱动器电路

Info

Publication number: CN1516924A
Application number: CNA028121406A
Authority: CN
Inventors: �ܸ��P��ά; 杰弗里·P·哈维
Original assignee: Midas Green Ltd
Current assignee: Midas Green Ltd
Priority date: 2001-04-24
Filing date: 2002-04-24
Publication date: 2004-07-28
Anticipated expiration: 2022-04-24
Also published as: EP1384325A1; DE60222650D1; EP1384325B1; DE60222650T2; WO2002087084A1; GB0109971D0; US7098703B2; ATE374455T1; US20040145411A1; CN1236559C

Abstract

公开了一种电子逻辑驱动器电路，用于在电源电位之间驱动电容负载，例如用于驱动在片(on chip)或离片(off chip)逻辑电路元件。该驱动器电路包括转换器件，用于向或从两个主要电源电压转换电流；和两个耦合的电感器，其工作以存储从电源得到的能量。在工作时，耦合的电感器形成具有负载的LC谐振器，以致于存储在电感器中的能量能够被传输到负载或从负载传输，从而驱动负载电压中的变化。

Description

谐振逻辑驱动器电路

技术领域

本发明涉及电子逻辑驱动器电路。更具体的，本发明涉及减少电子逻辑电路的功耗和电子逻辑电路内部信号的状态调节。

电子电路以各种方式消耗功率。特别的，在至电路元件的输入信号改变状态时消耗功率。由于寄生电容的充电和放电而产生功耗，所述寄生电容与至电路元件的输入信号相关或与连接这些输入信号至信号驱动器的导线相关。功耗不在寄生电容自身上发生，而在信号驱动器的输出阻抗上发生。现代数字集成电路(IC)通常驱动大量的具有高电容负载的离片(off-chip)信号在相对的低频上工作，并从而消耗IC的整体功耗的有效(尽管很小)部分。IC还包括许多诸如时钟信号或地址线的全局在片(global on-chip)信号，这些信号横穿驱动许多内部信号的整个芯片。这些信号具有很高的寄生电容，但通常能够以非常高的速度工作。因此，这样的信号会消耗IC的整体功耗中适度高的部分。因此很希望这样的一种减少功耗的驱动器电路，其能够以与传统的在片驱动器相比较的速度驱动这样的在片信号

背景技术

参照附图，为了说明的目的，图1示出了传统的CMOSIC反相器驱动器10，其将驱动器输出信号V_D提供至互联12，该互联12接着将互联输出信号V_O提供给负载14。其中，驱动器10被用作在片驱动器，负载14通常由到形成为同一IC的一部分的其它逻辑器件的输入组成，互联12形成于在片金属化层。由于它们的小尺寸，在片互联通常具有低串联电感。或者，在驱动器10被用作离片驱动器的情况，负载14通常由至安装在同一印刷电路板(PCB)的其它IC的输入引脚组成，互联12由IC插件内部的引线框导线(lead-frame conductor)和蚀刻在PCB上的导线的组合所组成。

反相器驱动器10包括在正向干线电源(voltage rail)VDD和地面干线电源VSS之间的一个NMOS晶体管M₁，该晶体管M₁被串连到PMOS晶体管M₂。由于通过将正电压施加到M₁的栅极输入端使M₁导通和通过将地电位施加到M₂的栅极输入端使M₂导通，所以，在稳态条件期间这两者中通常只有一个导电。因此，如果输入信号V_C处于“低”电位(即接近VSS电位)，则驱动器输出信号V_D被驱动至“高”电位(即接近VDD电位)，反之亦然。在输入信号V_C在高和低电位之间转换期间，通常有一个晶体管M₁和M₂两者同时导电的短暂周期。

图2示出了图1的电路的简化的电子模型。由与输出电阻R(ON)串联的可控开关SW模拟反相器驱动器10的输出。所述输出电阻表示处于“导通”状态的晶体管M₁或M₂中任一个的源-漏电阻。电容器C(IN)模拟晶体管M₁和M₂的输入(栅极)电容。由串联电阻R_I和串联电感L_I以及分布电容CI模拟互联12。分布电容C_I通常小于负载电容C_L，从而对于合理的精确度，可以将分布电容C_I考虑作为负载电容C_L的形成部分。

图3a示出了当驱动器10被用作在片驱动器、输入信号V_P被从“高”驱动到“低”时图1的信号V_D和V_O通常是如何变化的。在这种情况下，流入负载CL的电流被驱动器输出电阻R(ON)有效地限制，从而驱动器输出信号V_D近似按指数规律地从“低”变化至“高”。由于互联电感和电阻比较小，导体输出信号V_O仅被轻微的延迟并且过冲(overshoot)可以忽略。图3b示出了当驱动器10被用作离片驱动器、输入信号V_P被从“高”驱动到“低”时图1的信号V_D和V_O通常是如何变化的。在这种情况下，流入负载C_L的电流被驱动器输出电阻R(ON)和互联电感L₁有效地确定。因此，尽管驱动器输出信号V_D相当快的开始从“低”至“高”的转换，但是互联电感使互联输出信号V_O以具有某种程度过冲的衰减正弦曲线的方式变化。

在片信号通常被要求以非常高的速度工作，因此需要低数值的R(ON)。通过使驱动器10内部的驱动晶体管的沟道宽度相当大来实现这一要求。这意味着驱动器10的输入电容C(IN)可以与负载C_L的值的三分之一一样多。对于离片驱动器的情形，R(ON)通常在相对项中被制作得大很多，以限制转换的速度和减少否则将会由于可感知的互联电感而产生的振铃和过冲。尽管通常存在一些如图3b中所示的过冲。由于希望较大的R(ON)，在驱动器10是离片驱动器时，对于给定的负载电容，驱动器10内部的驱动晶体管沟道宽度可以很小。因此在这一情形中驱动器10的输入电容C(IN)与负载电容CL相比非常小。在两种情形中，从电源得到的能量(忽略用于充电和放电C(IN)的)近似等于CV²，其中V是VDD和VSS之间的电位，C是C_L的数字值。当输出从“高”至“低”时产生相似的波形，但是在这一情形中没有从VDD电源中得到功率。因此，当以频率f驱动所述输出时从VDD电源的获得功率是等于fCV²的平均值。这一功率很多被消耗在驱动器输出电阻R(ON)上。由于唯一的效果将是增加过冲和振铃量，所以，不能仅仅通过使R(ON)的值较小来减少功耗。

在WO-A-97/09783中，本申请人示出通过作为能量存储机构来治理振铃可以将功耗，特别是离片驱动器的功耗典型地减少75％，所述振铃在负载14经由诸如PCB互联电感的可感知的电感被驱动时产生。这可以通过用如图4所示的另一个驱动器18代替驱动器10来实现，其中驱动器输出电压从“低”经过中间电压变化至“高”，或相反。至驱动器18的输入信号V_C将一个控制电路产生的控制信号V₅、V₆和V₇分别馈送给NMOS晶体管M₃和M₄以及PMOS晶体管M₅的栅极。这些晶体管M₃、M₄和M₅的漏极都连接至驱动器18的输出VS。晶体管M₃和M₅可以将输出信号V_S分别连接至VSS和VDD，同时晶体管M₄可以将输出连接至中间电压VHH。通常，晶体管M₄被设计为具有比晶体管M₃或M₅中的任一个(或者当驱动器10被用作离片驱动器时是图1中的M₁或M₂)低的“导通”电阻。输出信号V_S也经由被模拟为电感器LR的PCB互联12连接至负载14。

图5示出了如果通过已经导通的晶体管M₃将信号V_S和V_O已经在先充电至稳态VSS电位、但是此时M₃处于截止状态情况下将导致的波形。在时间t1，晶体管M₄长时间的导通。驱动器的输出V_S快速移动至VHH电位。由于晶体管M₄具有很低的“导通”电阻，因此互联输出信号V_O电压过冲VHH电位并几乎到达电位VDD，并且以下面的等式1.1给定的谐振频率f(r)正弦的振铃(ring)。

f (r) = \frac{1}{2 Π \sqrt{LC}} - - - (1.1)

流经晶体管M₄的电流方向是交变的，并在晶体管M₄的两端产生很小的压降，从而使驱动器的输出电压V_S稍稍偏离VHH电位。由于在晶体管M₄中和与负载相关的各种耗损机构中消耗了少量的功率，振动的幅度逐渐的减少。

图6示出了如何在时间t2抑制(arrest)图5描述的正弦振荡(即在一个完整振荡的一半之后)。可以以很低的功耗来实现所需要的互联输出信号V_O的转换。驱动器输出信号V_S被保持在或接近VHH电位，直至互联输出信号V_O达到第一最大值。然后通过使晶体管M₄截止和使晶体管M₅导通使信号V_S的电位上升至VDD。图6还示出了响应用于低-高和高-低转换的输入V₁所需要的控制信号V₅、V₆和V₇的顺序。驱动器18随后提供处于两步上升或下降阶梯形式的输出信号V_S。通过利用互联电感L_R和负载C_L之间的谐振，这允许互联输出信号V_O在V_S信号被保持在中间电平的同时基本上完成每个导体的输出变换。这意味着极大地减少了从所述电源获取的电流。在本说明书中，这一通用的技术将被称为电容负载的“阶梯谐振”驱动。

阶梯谐振驱动器18对于驱动离片信号是有用的，所述离片信号具有相对缓慢的上升时间并具有足以产生谐振的固有串联电感。在片信号通常具有低电感，但是在片电感器(例如螺旋线电感器)可以被明确地提供以供应所需的谐振电感。但是，必须以比离片信号快一个数量级的速度驱动在片信号。因此，图4所示晶体管M₄中流动的峰值电流的幅值驱动在片负载电容比驱动同样的离片负载电容要高出一个数量级，从而晶体管M₄的“导通”电阻比达到谐振上冲的相同电平低一个数量级。当然，可以通过增加沟道宽度来降低晶体管M₄的“导通”电阻，但是瞬间之后，由于其增加的栅极电容需要额外的功耗来操作或对晶体管M₄进行转换，从而整体功耗增加，与希望的减少整体功耗的效果相反。

由于晶体管M₄具有相对用于对其进行“导通”和“截止”转换所用功率太高的“导通”电阻，驱动器18可能不适用于驱动高速在片信号。这部分地是因为在图6所示时间t1和t2之间施加到晶体管M₄的最大栅-源电压只是电源电压的一半，并且因为控制信号V的上升和下降时间现在与希望的导体输出上升/下降时间相似而且平均栅-源电压甚至更低。此外，控制电压V进行与输出的每个变化相对应的两个变换。这进一步限制了可被使用而不会导致额外功耗的晶体管M4的沟道宽度。

因此，希望提供一个驱动器电路，其具有驱动器18的低功率优点，同时能够以高速驱动在片信号。

发明内容

根据第一方面，本发明提供一种用于电容负载的电子驱动器电路，该驱动器电路包括转换器件，用于向或从两个主电源电压转换电流；和两个耦合的电感器，被用做存储从电源得到的能量；其中，耦合的电感器与所述负载一起形成了LC谐振器，从而存储在电感器中的能量能够被传输到负载或从负载传输，以驱动负载电压的变化。

将耦合的电感器用作用于存储能量的系统信息中心库减少了驱动器必须从它的电源电压中提取的能量的数量。

谐振电感器可以被连接到耦合的电感器之间的公共点。谐振电感器可以补充或取代被驱动的负载的电感。

在一类实施例中，耦合的电感器彼此相互串连。例如，耦合的电感器可以串行连接在主电源量端，它是经过所述转换器件连接至所述电源。

或者，它们可以被磁性耦合，而没有直接的电的互联。

本发明的实施例可以适用于用两个互补信号来驱动两个负载。可以根据最后一个段落来构造这样的实施例。

电源中的一个或两者都是(或包括)干线电源。或者，电源的一个或两者都包括保持在一个电位的储存电容器，所述电位在或接近干线电源。

在一个典型实施例中，转换器件中的一个或多个可以包括MOSFET。在这样的实施例中，可以向转换施加全部可允许的栅极驱动电压，从而减少它们的“导通”电阻。例如，转换器件可以是MOSFET反相器。可选的或附加的，转换器件可以包括一个或多个二极管，经过所述二极管能量可以返回到所述电源。

同时在本发明的典型实施例中，负载可以经由一个或多个耦合的电感器和一个或多个转换器件连接到一个或两个电源，一些实施例还可以包括一个包含另外的驱动器件的钳位电路，该钳位电路在改变负载的电压之间的间隔期间可以将负载直接连接或钳位至一个或另外的主干线电源。

本发明所使用的驱动器还可以包括被连接从而与耦合的电感器相耦合的能量恢复电感器。通常，能量恢复电感器具有比耦合的电感器中的任一个数量都多的匝数。

在本发明所使用的驱动器电路中，驱动器的输出可以包括一个钳位电路。这使得可以将输出钳位至目标输出电压。

本发明所使用的驱动器电路通常以用于驱动在集成电路或不在集成电路中的负载的集成电路来实现。

耦合的电感器通常被连接到与所述负载一起形成的一个LC谐振器中的所述电感上或构成该电感的一部分，最典型的是，耦合的电感器形成LC谐振器的电感的基本组成部分。

本发明所使用的驱动器还包括被连接从而与耦合的电感器相耦合的能量恢复电感器。在这样的实施例中，能量恢复电感器通常具有比耦合的电感器中的任一个数量多的匝数。

在有效的配置中，本发明的电路的所使用的一个或多个电感器至少部分的由互联组成，例如，将芯片连接至外部器件的互联。

本发明驱动器电路的典型实施例由第一和第二输入信号驱动。输入信号的每一个通常控制转换器件中各自的一个，每个输入信号都具有激活状态和非激活状态。第二驱动器信号的波形可以是第一驱动器信号的波形的时移函数。或者，第二驱动器信号的波形仅在第一驱动器信号处于激活状态的期间内处于非激活状态。

通过利用在至少两个耦合的电感器中的EMF(电动势)的相互的电磁感应的方法，可以以有效的方式在两个电感器之间共享或分离与电源电压近似相等的所施加的电压，从而生成产生阶梯波形所需要的半电源电压阶梯。这避免了经过转换器件向或从中间电源转换电流的需要，并因此还避免了在“阶梯谐振驱动”的现有技术方法中产生的高电阻损耗。特别是当这种转换器件包括具有有限栅-源驱动电压的MOSFIT时更是如此，这是因为其源极被连接到所述中间电源和其栅极电压被限制到两个主干线电源之间的电压电平上。

本发明的实施例还可以避免产生非常短的使能脉冲的需要，反之则需要在近似对应于所希望的输出信号变换时间使能向或从中间电源的电流流动。输出信号变换时间相应于一重叠周期，在该重叠周期中，至少两个相对长持续时间的转换使能脉冲仅在输出信号变换期间同时被激活。此外，每个使能脉冲通常只使得一个转换对应于每个输出变换。当希望用快速的上升时间和低功耗驱动信号时，这可以提供相对于“阶梯谐振”驱动器的现有技术的主要优点。本发明的原理可以应用于具有单独输出的单极性驱动器或具有逻辑互补的双重输出的互补极性驱动器上。通过经由耦合的电感器而磁性耦合(以适当的极性)互补信号，后者还具有这样的优点：用高级的无源耦合和用由相同的控制输入信号启动的信号和它的互补信号来产生信号和它的逻辑互补，从而允许与使用有源器件产生信号的逻辑互补相比要低得多的偏斜。

更具体的，设计用来实施本发明的单输出驱动器可以包括：阶梯波发生器，其响应于一个或多个控制输入产生经由谐振电感器而串行连接到输出负载的阶梯输出信号；和可选的输出钳位电路，其在存在时也响应于一个或多个输入信号。通常，负载基本是电容性的，并且由通过驱动器驱动的一个或多个逻辑门输入的寄生输入电容的结合所组成。当组合的负载电容实际的接近于驱动器时，仅利用电容就经常可以使负载近似到可谐振的精度。当负载电容远离驱动器时(例如，与经由可感知长度的在片互联而连接的离片负载电容或在片负载电容相结合的在片驱动器)，利用与一个小电阻器串联、接下来又与负载电容(电容器)串联的小电感器，可以将负载表示为可谐振的精度；电感器代表互联的电感，电阻器代表互联的电阻。阶梯波发生器电路可以具有与谐振电感器有效串联的输出电感。这减少了谐振电感器所需要的值，并且经常能够被做得足够大以执行与谐振电感器等价的功能，以致谐振电感器功能被结合到阶梯波发生器中。因此不需要实际的谐振电感器。类似的，当负载包括具有小串联电感的电容时，输出电感器所需要的值可以稍小，以对此进行补偿。为了清楚起见，可以通过负载仅由电容器代表并且阶梯波发生器具有非常低的输出电感的例子最简单的说明驱动器的工作。

在不存在可选钳位电路的的情况下，单一输出驱动器如下进行工作。假设负载和阶梯波发生器都处于低电压电平(VSS)，但是希望响应于一个或多个输入信号将负载的电压变化至高电平VDD。所述阶梯波形发生器的输出电压首先非常迅速的移动至中间电压电平，该中间电压电平具有近似于在VSS和VDD之间的中间电位。谐振电感器的作用最初是将来自阶梯波发生器的电流限制到电容负载。随着电流的产生，负载的电压以和由负载电容和谐振电感器的值确定的谐振频率相一致的谐振正弦方式开始变化。当负载电压等于中间电压电平时，负载电压的变化率达到近似最大值，在这一时刻由阶梯波发生器提供的能量的大约一半被用来充电负载电容。由于不同的电阻和非理想化，一些能量被作为热量而损耗掉，但是剩下的大部分被存储在谐振电感器中。阶梯输出电压近似保持在中间电压又一个时间段，在这一时间段中存储在电感器中的能量使得负载电压大大的过冲中间电压电平并几乎达到VDD电平，但是比在传统反相器驱动器中花费低得多的能量。在近似最大过冲的时刻，响应于一个或多个控制输入，阶梯波发生器输出电压从中间电压电平变化至VDD电平，使得负载电压完全达到VDD电平并具有一些小量的过冲和振铃。在这一变换的最终阶段期间，阶梯波发生器有效的提供额外的能量，该能量补充在变换期间的任何能量随耗。或者，主要从可选的钳位电路提供损耗的能量，该钳位电路响应于一个或多个输入信号，在变换之前经由释放的转换将负载连接至VSS，并随后在变换之后经由第二转换将负载重连接至VDD。

根据第二个方面，本发明提供了一种插入了根据任一前述的要求的驱动器电路的集成电路。

通常，本发明的实施例与传统的反相器驱动器相比可以减少高达70％的功耗。

根据另一个方面，本发明提供了一种电子驱动器电路，用于在电源电位之间驱动电容负载，该电子驱动器电路包括a.转换器件，用于向或从两个电源转换电流；b.谐振电感；c.两个耦合的电感器，用于存储和/或传送从电源得到的能量；其中，所述耦合的电感器和谐振电感器形成具有所述负载的LC谐振器的一部分，以致于存储的能量可以在电感器和电源之间谐振的转换，以驱动在负载电压中的变化。

可以由谐振电感器和/或耦合的电感器提供部分的谐振电感。

附图简述

图1示出了已经被讨论了的、传统CMOS IC反相器驱动器；

图2示出了已经被讨论了的、图1的电路的简化的电模式；

图3a和3b是说明已经被讨论了的、图1的驱动器中的信号随时间的变化图；

图4示出了改进了的、如已经被讨论了的已知驱动器；

图5和6是说明已经被讨论了的、图4的驱动器中的信号随时间的变化图；

图7是作为本发明第一实施例的驱动器的简图；

图8是说明图7的驱动器中的信号随时间的变化图；

图9是作为本发明第二实施例的驱动器的简图；

图10是说明图9的驱动器中的信号随时间的变化图；

图11是作为本发明第三实施例的驱动器的简图；

图12是说明图11的驱动器中的信号随时间的变化图；

图13是作为本发明第四实施例的驱动器的简图；

图14是说明图13的驱动器中的信号随时间的变化图；

图15是作为本发明第五实施例的驱动器的简图；

图16是说明图15的驱动器中的信号随时间的变化图；

图17是作为本发明第六实施例的驱动器的简图；

图18是说明图17的驱动器中的信号随时间的变化图；

图19是作为本发明第七实施例的驱动器的简图；

图20是说明图19的驱动器中的信号随时间的变化图；

图21是作为本发明第八实施例的驱动器的简图；

图22是说明图21的驱动器中的信号随时间的变化图；

图23是作为本发明第九实施例的驱动器的简图；

图24是说明图23的驱动器中的信号随时间的变化图；

图25示出了适于在本发明实施例中使用的集成电路中的电感器的第一层；

图26示出了适于在本发明实施例中使用的集成电路中的电感器的第二层；

图27示出了在本发明实施例中如何布置耦合的电感器电路和特别耦合的电感器电路。

具体实施方式

首先参照图7描述简化的实施例。为了清楚的说明本发明的原理的目的，这一附图省略了各种有源转换器件、箝位电路、储存电容器和二极管(对于本领域的技术人员来说都是熟悉的)，这些通常都是本发明实际使用所需要，并将在下面被描述。图7示出了全摆幅(full swing)输入信号如何能与纯无源电路结合使用，所述无源电路包括耦合的电感器以产生阶梯输出波形的半摆幅阶梯(step)。

图7的电路包括电感器电路24、两个独立的时变电源V₁和V₂、和负载电容C_L。电感器电路24具有两个输入端IN1和IN2以及一个单独的输出端OUT。时变电源V₁和V₂的输出端分被连接至电感器电路24的输入端IN1和IN2，并分别提供时变信号V_P1和V_P2。电感器24的输出端OUT被连接至负载电容C_L的第一端，负载电容器C_L两端的电压由V_O指示。时变电源V₁和V₂的参考端以及负载电容器C_L的第二端都连接到共同的电路接地点。为了有助于理解电感器电路24的操作，将其内部的电流考虑为是从输入端IN1流至输入端IN2的电流I_SELF的第一分量与从输出端OUT流入的电流I_L的第二分量的重叠是有帮助的。电感器电路24包括两个串联连接的阶梯波发生器电感器L_S1和L_S2，所述电感器L_S1和L_S2具有相等的自感并且由具有互耦系数KS的互感强耦合。为了清楚起见，假设KS的值接近于1(unity)，相应于几乎100％的互耦。因此，当电感器L_S1中的电流变化率使其线圈中的自感感应出EMF时，另一电感器L_S2的线圈中的互感也感应出相等的EMF；反之亦然。如图7中的极性点所指示的，这些引入的EMF都是附加的并且环绕对应于图7中指示的电流I_SELF的电路回路加强。电感器L_S1和L_S2分别串联在输入电压信号V_P1和V_P2之间。(在这一配置中，可以将电感器L_S1和L_S2的串联组合理解为具有中心抽头的单一电感器或具有中心抽头的自动变压器。)中心抽头或连接电感器L_S1和L_S2的电路节点将输入信号V_S供应至谐振电感器LR的第一端，所述谐振电感器的另一端将输出信号V_O提供至负载电容C_L。最初，在时间t₀，V_P1和V_P2都处于接地电位，如同其他电路节点，并且没有电流流动。因此，负载电容C_L完全放电并且V_O处于低电压电平(相对于接地点的0伏)。

假设现在希望将负载电容C_L充电至高电压电平(例如，1伏)。在时间t₁，输入信号V_P1从0伏转到1伏，而输出信号V_P2处于0伏。在这一时间之后，由如图7所指示的两个分离的电流I_SELF和I_L(后者是谐振电感器L_R中的电流)的重叠确定电路的性能。首先，设想L_R和C_L都从电感器L_S1和L_S2断开，后两者共同起作用，就好象是它们形成了一个连接在电源V₁和V₂的输出端之间的单一电感器，并且电流I_SELF在由V₁施加的电压的影响下开始形成。由于电感器L_S1和L_S2串行连接，并进一步由互感耦合，则相结合的L_S1和L_S2的自感是任一单独的L_S1和L_S2的值的大约4倍。因此，它们的电感相当高且I_SELF增长的速率相当低，并且特别的比缺少互耦的情形中要低得多。如图8所示，I_SELF随时间线性增长。、由于L_R和C_L是断开的，所以，只考虑与它们一起形成分压器的电感器L_S1和L_S2的对称性、并由此将V_S假设为V_P1和V_P2之间的中间电位(在这一例子中是0.5伏)就清楚了。

作为电感器L_S1和L_S2之间非常紧密的互耦的结果，即使对称性被打破时，通过将L_R和C_R的效果考虑为连接，相同的结论也是适用的，并且电流I_L从中心抽头连接处流出。任何在电感器L_S1中感应的电压也在另一个电感器L_S2中感应，反之亦然。因此，从V_P1的全摆幅变化中产生最初的阶梯电压中的半摆幅阶梯。在这一阶梯电压V_S的影响下，电流I_L开始形成，以对最初由谐振电感器L_R限定的输出电容C_L进行充电。在这一理想的情况中，电阻的损耗可以忽略，从而以无衰减谐振正弦曲线的方式形成电压V_O，具有由上面的等式1.1给定的谐振频率f(r)。当V_O上升到V_S的电平时(0.5伏)，电流I_L达到最大值。存储在电感L_R中的能量允许电压V_O过冲V_S，并在电流I_L再次降至零的时间t2正弦的达到1伏的电平。如果V_S保持在0.5伏，则V_L将再次开始正弦地下降并同样长时间的振荡(在没有任何电阻元素的情况下)。但是，在时间t2，V_P2也从0伏转到1伏，并因此V_S从0.5伏转到1伏，如所希望的、有效的用充电到1伏的电容C_L抑制了振荡。假设与V_P1在时间t1的转换相关的信号V_P2在时间t2的转换的定时已被安排为与信号V_O的转换完成、即在信号V_O达到接近1伏的第一最大电压的时间近似一致。

在从t1到t2的时间周期内，以从电源V₁和V₂到负载电容C_L的方向(尽管重叠的是如图8所指示的电流I_SELF)，由电源V₁和V₂相等的提供I_L(充电C_L的电流)。这可能有点违反直觉，因为V₂的电位在所有时间都小于V_L。其产生是因为在电感器L_S1中感应的0.5伏的EMF具有从V₁中减去的极性，而在电感器L_S2中感应的0.5伏的EMF具有加到电压V₂上的极性，从而允许从V₂中“泵出”电流。结果是在输出信号V_O的变换期间，由V₁提供的全部能量基本上被转换到在负载电容C_L中的存储能量。剩余的能量被存储作为在电感器L_S1和L_S2中产生的剩余持久电流I_SELF。通过使电感L_S1和L_S2非常高，这一剩余持久电流I_SELF的值可以是任意小的而不影响电路的工作(尽管在实际实施中，电感器L_S1和L_S2的串联电阻在某些点将变得不可接受的高)。在某些实施例中，通过下面图8中所示的从时间t3开始在时间t4结束的、V_O的高-低电压转换，电流I_SELF可以恢复到零。

由V₁和V₂提供和接收的能量的具体的计算将显示与用于传统反相器驱动器的支出CV²相比，在完整的周期上能量的纯(net)零支出，其中，C是C_L的值和V等于输出的峰-峰转换幅度，即1伏。

图9的电路示出了同一原理如何能被应用于驱动具有互补信号的两个相等电容的负载C_L1和C_L2。该电路包括经由电感器电路19分别连接至负载电容器C_L1和C_L2的时变电源V₁和V₂。电感器电路19具有输出端IN1和IN2以及输出端OUT1和OUT2。电感器电路19将时变电源V₁经由从输入端IN1至输出端OUT1的第一电流路径连接至负载电容器CL1，所述第一电流路径包括阶梯产生的第一互耦电感器L_S1和第一谐振电感器L_R1的串联结合。电感器电路19类似的将时变电源V₂经由类似的从输入端IN2至输出端OUT2的第二电流路径连接至负载电容器C_L2，所述第二电流路径包括阶梯产生的第二互耦电感器L_S2和第二谐振电感器L_R2的串联结合。电感器L_S1和L_S2通过具有互感系数KS的互感紧密的耦合。为了清楚起见，假设KS的值接近1，相应于几乎100％的互耦。尽管磁性地耦合，但第一和第二电流路径是电绝缘的。在图9中，电源V₁和V₂各自的输出电压分别由V_P1和V_P2指示，并且负载电容器C_L1和C_L2两端的电压分别由V_O1和V_O2指示。最初，与第一电容负载有关的输入和输出电压V_P1和V_O1都处于低电压，而与第二电容负载有关的输入和输出电压V_P2和V_O2都处于高电压。当在时间t1，如图10所示，V_P1从低电压转到高电压，产生从电源V₁流至负载C_L1的近似正弦曲线的电流I_L1。由于L_S1和L_S2之间的紧密耦合，产生放电负载C_L2的近似相等和相反的电流I_L2。在时间t2，当C_L1和C_L2已被分别无电和放电时，V_P2转到0伏，其以类似于在图7的信号输出驱动器的情形中产生的相似的方式来制动正弦谐振。再一次，假设信号V_P2在时间t2的转换与V_P1在时间t1的转换的定时已被布置为与信号V_O的转换的完成近似一致，在信号V_O达到接近1伏的第一最大电压时。图10示出了与图9的电路操作相关的产生的电压和电流的波形。特别的，电流I_L1和I_L2的波形示出了如何分别将它们作为叠加在共模分量电流I_CM上的近似的正弦信号分量电流I_S1和I_S2。共模分量电流I_CM类似于在图7中所描述的使得正弦电流持续，其趋向于引起V_O1和V_O2的持续的共模振荡。这一问题可以被克服。而且，由于L_S1和L_S2之间的互耦的效果是增加与在它们中流动的任何共模电流相关的表观电感，共模电流的幅度大大的减少。需要注意，两个互补信号的转换都是由转到高电压的V_P1的单一事件启动的，因此V_O1和V_O2之间的时滞非常小，这是许多申请所希望的。

图11示出了作为本发明实际的单一输出驱动器实施例的驱动器26，其输出被连接至值负载20。负载20说明了负载电容实际的远离驱动器26并经过互联分别与串联电感L_L和电阻R_L的连接的情况。驱动器26的操作与有关于图7的电路的描述类似，主要差异在于信号V_P1和V_P2由CMOS反向电路22、23提供，所述反向电路包含所述的MOS晶体管M₁、M₂、M₃和M₄。驱动器还包括电感器电路24，该电感器电路包含两个阶梯波发生器电感器L_S1、L_S2和谐振电感器L_R。在图11中用虚线示出了谐振电感器L_R，以指示其功能可以通过将L_S1和L_S2的耦合因数从近似100％减少至较低值来等价的提供，所述较低值取决于与希望被代替的L_R值相关的L_S1和L_S2的电感值。耦合因数越小，L_R的有效值越大。因此，L_R可以由L_S1和L_S2的“漏电感”有效的代替。当L_R由漏电感代替时，信号(VS)被置于括弧内，用以指示其是一个概念信号。

图12示出了与驱动器26相关引起的波形，并且所述波形与图8中所示的那些类似。由于现在从CMOS反相器得到信号V_P1和V_P2，两者在从t1到t2和从t3到t4的输出转换期间显示出正弦倾斜(dip)，所述CMOS反相器具有显而易见的输出电阻和如图7中的未理想化的电源。同样，晶体管之间的正弦电流使得V_P1和V_P2在时间t2和t4之后立即被从相关的干线电源电位轻微地移动，并随着由于在CMOS反相器22、23中的电阻损耗造成的电流的衰减而指数的接近导轨电位。由于这些损耗，在输出变换期间，阶梯电压(VS)不是如理想化的要求的在VDD和VSS的正中间。这一事实以及负载20具有一些串联电阻R_L的事实意味着当(VS)在中间电平时，输出电压V_O没有完全达到全幅度摆幅，这在如图12所示的变换的末端引起了一些振铃。通过使V_S比跟随V_P2更紧密的跟随V_P1可以调节电感器L_S2和L_S1的匝数比(N₂∶N₁)，以补偿损耗。通过将匝数比增加至2∶1，波形被改善为如图所示。

在图12中，可以看到由于经由CMOS反相器22、23的信号V_P2引起的电流方向总是这样经由VDD和VSS使电流返回至电路电源。因此，反相器23可以用连接至负载20的二极管代替，如图13中所示的驱动器28的情况。在这一例子中，负载20被显示为由各个CMOS栅极的组合寄生电容组成，所述CMOS栅极由同一芯片上的信号V_O驱动。除了信号V_P2的电位由与干线电源电压相关的二极管的正向压降确定之外，如图14所示在这一例子中产生的波形与已经描述的驱动器26中的类似。这一配置的特别的优点是其只有一个输入信号V_P1并且是自定时的；二极管D₁和D₂允许内部信号在与V_O结束其变换几乎相同的时间自动地变换，与驱动器26相比，这简化了对于驱动器28的输入信号的提供。再一次，非1(non-unity)匝数比通常给出更好的输出波形

转到图15，示出了驱动器40，其包含CMOS反相器32和34、电感器电路24(具有为1的匝数比)和钳位电路30。驱动器26与图11的驱动器26看起来相似，但是在这一例子中，其被提供有输入控制信号V_C1和V_C2，所述输入控制信号用高效的交替定时顺序来驱动CMOS反相器32、34。

CMOS反相器32包括PMOS晶体管M₁和NMOS晶体管M₂。这一实施例的操作是反相器32主要在“上拉(pull-up)”模式中使用。因此，在最小化驱动器40中的电阻损耗方面，主要关注晶体管M₁的“导通”电阻。因此，通过增加晶体管M₁的沟道宽度和减少M₂的沟道宽度，导致较低的电阻损耗，而不增加驱动器40的输入电容。类似的，包含PMOS晶体管M₃和NMOS晶体管M₄的CMOS反相器34主要用在“下拉(pull-down)”模式中使用，并且可以增加晶体管M₄的沟道宽度和减少M₃的沟道宽度。控制输入V_C1和V_C2的定序是：在输出变换期间当经过反相器32、34的电流最大时，晶体管M₁和M₄是导电的反之晶体管M₂和M₃是不导电的。因此，电阻损耗保持低。反相器32、34驱动输出信号V_D1、V_D2经由串联的阻塞电容器C_D1、C_D2分别连接到作为至如前所述的电感器电路24的输入的信号V_P1、V_P2。需要阻塞电容器C_D1、C_D2来防止存在于信号V_D1和V_D2之间的平均DC电压引起经过电感器L_S1、L_S2的I_SELF的大的和浪费的DC分量。阻塞电容器C_D1、C_D2的值与负载电容器C_L相比非常大。因此，输入信号V_P1和V_P2是移位的V_D1、V_D2的DC移位的型式，从而I_SELF没有DC分量，如图16所示。

在图16的时间t0，V_P1和V_P2相对VSS电压电平对称地配置，并因此信号V_S和V_O也处于VSS。另外，钳位电路30将信号V_R(并且，由于L_L和R_L的值小，所以还有V_O)保持在VSS，所述钳位电路由与NMOS器件M₆串联的PMOS晶体管M₅构成。由于V_C1是“高”，所以晶体管M₆导通，同时由于V_C2也是“高”，所以，晶体管M₅截止。在时间t1，信号V_C1转到“低”并且钳位电路30释放信号VR，同时使V_P1移动至“高”(接近电位VDD)并且使阶梯电压V_S增加至接近VDD与VSS之间的中间电压。在时间t2，信号V_C2转到“低”和信号V_P1转到“高”，以致V_P1和V_P2相对VDD电位对称的布置。因此，阶梯电压V_S也移动到VDD电平。信号V_R和V_O如前所述的正弦的朝电平VDD移动，但是由于电阻损耗将不会实际达到电平VDD。在相同的时间(t2)，钳位电路30中的PMOS晶体管M₅变为导通，并且将信号V_R和V_O牵引至电平VDD，从而补充任何损耗的能量。在输出变换期间，电流I_SELF上升，但是如图所示，在变换之间其由于信号V_P1和V_P2之间的电位反向而减少。在时间t3开始的类似的顺序引起输出信号从“高”至“低”的变换。

在图17的实施例中，示出了驱动器42，它以与上述的驱动器40非常相似的方式工作。在这一实施例中，图15的DC阻塞电容器C_D1、C_D2由DC阻塞电容器C_DD1、C_SS1、C_DD2和C_SS2代替，以致CMOS反相器32在DC移位的干线电源V_SS1和V_DD1之间直接转换，并且CMOS反相器34在DC移位的干线电源V_SS2和V_DD2之间转换。从而，图17中的输入信号V_P1和V_P2与图15中的信号V_P1和V_P2类似。电路的剩余物以在前面的段落中描述的方式工作。这一实施例的驱动器42的优点是不需要浮动电容器，在标准CMOS芯片上制造所述浮动电容器是困难的。

图19示出了驱动器44，它是在前实施例的驱动器42的变体，其中，晶体管M₂和M₃由直接连接至干线电源V_DD1、V_DD2的二极管D₁、D₂代替。这一布置具有下述优点：它以在电流I_SELF流经二极管D₁和D₂从而产生正向压降(V_f)来消耗存储的能量时在晶体管之间的一些消耗为代价来进一步减小输入电容。在t1和t2之间的输出转换相位之后，电流L_SELF缓慢地减少并接近于零，使信号V_P1和V_P2在时间t2A之后朝VDD电源电平汇聚。在另一方面，驱动器44以与前述的驱动器40和42相同的方式起作用。

图21的实施例示出了作为驱动器44的变体的驱动器46，其中，在通过将电感器L_S1和L_S2耦合至分离的能量恢复电感器L_E1以多能量有效的方式进行每个变换之后，I_SELF减少至零，所述能量恢复电感器具有比组合的L_S1和L_S2多得多的匝数。在输出转换相位期间，由于高匝数比，在L_E1中感应出高压，其使得信号V_E转到比VSS低得多的电压。由于二极管D₁被反向偏压，在电感器L_E1中没有电流。在转换相位之后，二极管D₁转向正向偏压，并且存储在电感器L_S1和L_S2中的能量通过L_E1被大量的返回到电源。

图23示出了具有驱动器48的实施例，其是本发明的互补输出实施例的示例。驱动器48接收四个输入信号，即V_C1和V_C2以及它们的补码/V_C1和/V_C2，并驱动分别供应互补的输出信号的两个类似的负载20和21。驱动器48包括转换电路50，还包括在DC移位的干线电源V_SS1和V_DD1之间转换的CMOS反相器34和35，所述干线电源是分别经由DC阻塞电容器C_SS和C_DD从输入电源VSS和VDD得到的。CMOS反相器34包括晶体管M₁和M₇，而CMOS反相器35包括晶体管M₂和M₈。驱动器48还包括同样的钳位电路30和31，所述钳位电路响应于输入信号V_C1、V_C2、/V_C1和/V_C2能够将至负载20和21的输入钳位至输入电源VSS或VDD中的任一个。负载20和21经由耦合的电感器电路19连接至转换电路50。电感器电路19将CMOS反相器35的输出经由第一电流路径连接至第一负载20，所述第一电流路径包括产生第一互耦电感器L_S1和第一谐振电感器L_R1的阶梯的串联组合。电感器电路类似的将CMOS反相器34的输出经由类似的第二电流路径连接到第二负载21，所述第二电流路径包括产生第二互耦电感器L_S2和第二谐振电感器L_R2的阶梯的串联组合。电感器L_R1和L_R2以虚线示出，以指示当它们的耦合因数K小于1时，它们的功能可以由来自L_S1和L_S2的漏电感等价的提供。参照图23和24，电路如下起作用：在时间t0，通过晶体管M₃经由L_L1和R_L1将V_O1钳位至VSS，并且通过晶体管M₆经由L_L2和R_L2将V_O2钳位至VDD。至CMOS反相器34的输入信号V_C1是“高”的，并因此其输出信号V_P1经由晶体管M2被连接至偏移电源V_SS1。至CMOS反相器35的输入信号V_C2是“低”的，并因此其输出信号V_P2经由晶体管M₁被连接至DC移位的干线电源V_DD1。如图24所示，DC移位的干线电源V_SS1和V_DD1稳定，从而它们保持从输入电源VSS和VDD的轻微的正偏移。在时间t1，两个钳位电路30都被释放，并且晶体管M₂变为导电同时晶体管M₁保持导电。尽管现在负载电压V_O1和V_SS1电源电压之间出现几乎满电源电压，但在电感器L_S1和L_S2之间的互耦的效果是将共享施加的电压，其中，经由晶体管M₁、电感器L_S1和谐振电感器L_R1连接至所述VSS电源电压。这具有将趋向于对V_O1放电的EMF减少一半的电源电压的效果，和具有将趋向于向V_O1充电的EMF增加相同的量的效果。因此，导致两个阶梯信号V_S1和V_S2，并且经由谐振电感L_R1和L_R2，这两个输出如前面所述的正弦地变化。输出在变换的末端被相关的钳位电路30所钳位。重要的，两个阶梯信号都由同一个输入信号事件启动；V_C1转到“高”。在时间t3，当V_C2转向“高”时，启动反向变换。在用于全部变换的电流基本被经由晶体管M₁或M₂转换时，电路是相当有效的，所述晶体管M₁和M₂两者都是NMOS器件，其通常具有比同样尺寸的PMOS器件低的“导通”电阻和输入电容。

如涉及图9所描述的，流经电感器L_S1和L_S2的电流可以分别被当作叠加在共模分量电流I_CM上的近似的正弦信号分量电流I_S1和I_S2。在图9电路的情况中，信号V_P1和V_P2在V_O1和V_O2的所有变换期间都处于低电平，使得幅值I_CM在那些变换期间稳定的上升。通过在DC位移的干线电源V_SS1和V_DD1之间转换V_P1和V_P2，在转换之间施加了一个小的正电压，其效果是使得I_CM在变换之间缓慢的减少，从而将I_CM值限制到一个相当低的电平。

任何所描述的实施例的实际实施都可以包括形成为螺旋线电感器的在片耦合的电感器和谐振电感器，或者利用相邻的平行轨道的长度之间的互耦的简单长度的轨道形成的耦合的电感器。在后者的情况中，电感器成为电路分布网络的一部分，在所述电路中驱动器形成一个部分。可以在离片组件上同样的形成电感器组件。

图25示出了作为可能的在片实际布局的电感器布局52，所述在片实际布局用于与图11中的电感器电路24的匝数比为1∶1的情形相对应的耦合的电感器，并且其中谐振电感L_R由如前面关于图11所描述的两个耦合的电感器L_S1和L_S2之间的漏电感等价的提供。所述布局实质上形成为顺序的第一、第二、第三和第四同心八边形线圈，第一线圈是最外层的第四线圈是最内层的。线圈同样可以是圆形的，但是在芯片制造中通常用八边形结构来代替圆形结构，以简化平版印刷过程的要求。电感器布局52由两个金属化层组成，是蚀刻或摹制的上层和下层，以在绝缘的基片上形成宽的八角形导电通路，两个金属化层除了通过通道连接的地方之外相互绝缘。电感器布局52的第一和第三线圈对应于电感器电路24中的电感器L_S1，同时第二和第四线圈对应于电感器电路24中的电感器L_S2。如前面关于图7所描述的，电感器电路24中的电流可以被看作是两个分量电流I_SELF和I_L的叠加。由于在电感器布局52的两个输入端之间流动的I_SELF分量电流，电流流动的方向在全部四个线圈中是相同的，并且在两个输入端之间看到的有效电感非常高。这一情形中的磁场通过全部四个线圈得到加强，并且处于一个趋向于包含全部四个线圈的非常大的空间范围。相反，I_L(由从电感器布局52的输出端流出的电流引起的电流分量)使得在每个相邻线圈中的电流以相反的方向流动。在这一情形中，磁场主要被限制到导致小的漏电感的线圈之间的空间中，其仍然可以等价的提供电感器电路24的谐振电感LR。

图26示出了电感器布局54，一种用于与图9和23中的电感器电路19相对应的耦合的电感器的可能的在片实际布局，并且其中谐振电感L_R1和L_R2由如前面关于图23所描述的两个耦合的电感器L_S1和L_S2之间的漏电感等价的提供。电感器布局54构造为两个金属化层，如关于电感器布局52所描述的。所述布局再次由顺序的第一、第二、第三和第四同心八边形线圈组成，第一线圈是最外层的第四线圈是最内层的。在这一情形中，第一和第三线圈对应于电感器电路19中的耦合的电感器L_S1，而第二和第四线圈对应于电感器电路19中的耦合的电感器L_S2。如前面关于图9和10所描述的，在电感器电路19的耦合的电感器L_S1和L_S2中的电流可以被看作是叠加在共模分量电流I_CM上的处于相反极性的两个信号分量电流I_S1、I_S2的叠加。对于分量电流I_CM，电流的流动方向在全部四个线圈中是相同的，并且在输入端IN1和输出端OUT1之间看到的有效电感非常高。类似的，在输入端IN2和输出端OUT2之间看到的有效电感也非常高。这一情形中的磁场通过全部四个线圈得到加强，并且处于一个趋向于包含全部四个线圈的非常大的空间范围。相反，信号分量电流I_S1和I_S2使得在每个相邻线圈中的电流以相反的方向流动。在这一情形中，磁场主要被限制到导致小的漏电感的线圈之间的空间中，其仍然可以等价的提供电感器电路19的谐振电感L_R1和L_R2。

图27示出了耦合的电感器电路，特别是耦合的电感器电路19能够被布置成服务于电路互联的额外功能。图27中的电路与图9中的电路等价，但是图9中的耦合的电感器电路19已经被图27中示出的布局56所代替。布局56类似于布局54，但是具有“未缠绕”到线性电感轨道中的线圈。布局56中的第一和第二轨道对应于布局54中的第一“未缠绕”实例，而布局56中的第三和第四轨道对应于布局54中的第二“未缠绕”实例。但是可以利用布局54中的单独“未缠绕”实例，并排放置第二或更多实例，从而与通过信号分量电流I_S1和I_S2看到的电感相比增加通过共模分量电流I_CM看到的有效电感。在图27的电路的实际实施例中，信号V_P1和V_P2通常由转换电路(驱动电路)提供。在负载电容的实际位置远离转换电路的情况下，布局56实现(在实际位置之间的)互联和耦合的电感器电路的双重功能。与分离地提供耦合的电感器电路和互联功能相比，其主要优点是更有效的利用芯片面积和减少电阻损耗。

根据本发明设计的电路驱动一个或多个电容负载以产生输出信号，所述输出信号响应于一个或多个输入信号构成在高和低电压电平之间的近似的正弦变换。如前面所讨论的，在多数实施例中，为了有效的工作，需要相对于输出信号的正弦变换时间来校正输入信号的相对定时。例如，在图11的电路中并参考图12，输入信号V_C2相对于输入信号V_C1被延迟了近似等于输出信号V_O的正弦变换时间的时间。在图12中，输入信号V_C1在时间t1进行第一变换，输入信号V_C2在时间t2进行第一变换。可以以多重方式产生输入信号V_C2。例如，可以响应于输出信号V_O的电平来控制V_C2。或者，可以经由可调延迟元件从V_C1得到V_C2，其中响应于输出信号V_O的一个或多个在先的变换的特性来调节所述可调延迟元件。作为另一个可选方案，由于输出信号V_O的正弦变换时间主要取决于LC时间常数，可以从V_C1经由设计用来再现所需的延迟的LC延迟元件得到V_C2。

Claims

1.一种电子驱动器电路，用于在两个电位之间驱动电容负载，该驱动器电路包括

a.转换器件，用于向或从两个电源转换电流；和

b.两个耦合的电感器，用于存储从所述电源得到的能量；其中

c.耦合的电感器与所述负载一起形成一个LC谐振器，以致于存储在电感器中的能量能够被传输到负载或从负载传输，从而驱动负载电压的变化。

2.根据权利要求1的驱动器电路，其中，耦合的电感器彼此相互串联的电耦合。

3.根据权利要求2的驱动器电路，其中，耦合的电感器串行连接在电源的两端，是通过所述转换器件进行连接的。

4.根据权利要求2或3的驱动器电路，具有连接到耦合的电感器之间的公共点的谐振电感器。

5.根据权利要求1的驱动器电路，其中，耦合的电感器是磁性耦合，而不但直接的电互联。

6.根据任一前述的权利要求的驱动器电路，其中，耦合的电感器连接到与所述负载一起形成的LC谐振器中的所述电感上或构成该电感的一部分。

7.根据权利要求6的驱动器电路，其中，耦合的电感器形成LC谐振器的电感的基本部分。

8.根据任一前述的权利要求的驱动器电路，用于用互补信号驱动所述两个负载。

9.根据任一前述的权利要求的驱动器电路，其中，电源中的一个或两个是干线电源。

10.根据权利要求9的驱动器电路，其中，电源的一个或两个都包括保持在一个电位的储存电容器，所述电位在或接近干线电源。

11.根据权利要求10的驱动器电路，其中，电源的一个或两个都包括保持在一个电位的储存电容器，所述电位在或接近干线电源。

12.根据权利要求11的驱动器电路，其中，电源的一个或两个都是由储存电容器供给的。

13.根据任一前述的权利要求的驱动器电路，其中，转换器件中的一个或多个是MOSFET。

14.根据权利要求13的驱动器电路，其中，转换器件中的一个或多个是MOSFET反相器。

15.根据任一前述的权利要求的驱动器电路，其中，转换器件中的一个或多个包括二极管，经过所述二极管可将能量返回至电源。

16.根据任一前述权利要求所述在一个集成电路中的驱动器电路，用于驱动在所述集成电路或不在所述集成电路中的负载。

17.根据任一前述的权利要求的驱动器电路，还包括被连接从而与耦合的电感器相耦合的能量恢复电感器。

18.根据权利要求17的驱动器电路，其中，能量恢复电感器具有比耦合的电感器中的任一个都多的匝数。

19.根据任一前述的权利要求的驱动器电路，其中，耦合的电感器至少部分的是由互联组成的。

20.根据任一前述的权利要求的驱动器电路，其中，耦合的电感器至少部分是装配在集成电路中的。

21.根据任一前述的权利要求的驱动器电路，还包括一个钳位电路，用以将电路的输出电压钳位至目标电压。

22.根据任一前述的权利要求的驱动器电路，还包括一个或多个DC阻塞电容器，用以防止DC电流持续流经耦合的电感。

23.根据任一前述的权利要求的驱动器电路，所述驱动器电路由第一和第二输入信号驱动。

24.根据权利要求23的驱动器电路，其中，输入信号中的每一个控制转换器件中各自的一个，每个输入信号具有激活状态和非激活状态。

25.根据权利要求23或24的驱动器电路，其中，第二驱动器信号的波形是第一驱动器信号的波形的时移函数。

26.根据权利要求23或24的驱动器电路，其中，第二驱动器信号的波形仅在第一驱动器信号处于激活状态的期间内处于非激活状态。

27.如此处参照附图所描述的用于实际电容负载的电子驱动器电路。

28.一种电子驱动器电路，产生一个可提供给实际电容负载的电路输出信号，该电路输出信号使电路输出变换近似在一对输出电压电平之间，所述驱动器电路包括耦合的电感器电路，还包括经由单独耦合的电感器电路输出节点而在两个耦合的电感器电路输出节点之间串行连接的一对电感器，所述一对电感器通过互感具有耦合极性的进行耦合，以致于两个耦合电感器的自感关于在两个耦合的电感器输出节点之间流动的电流被相互的加强，以致当耦合的电感器输入节点分别近似的保持在两个不同的输出电压电平的每一个时，耦合的电感器形成分压器，以致耦合的电感器电路输出节点保持在两个输出电压电平之间的中间电压；所述驱动器电路还包括连接在耦合的电感器电路输出节点和电容负载之间的谐振电感器，与电容负载相结合的谐振电感器产生谐振，该谐振使得电路输出信号在耦合的电感器电路输出近似保持在中间电压电平一段在相应的电路输出变换期间的非零的中间电平保持时期时基本完成每个电路输出变换，所述相应的电路输出变换是由于耦合的电感器输入节点分别近似保持在两个不同的输出电压电平中的每一个一段在相应的电路输出变换期间的非零的中间电平保持时期而引起的。

29.一种电子驱动器电路，产生两个可分别提供给两个实际电容负载的互补的电路输出信号，该电路输出信号使得相反和同时发生的变换近似的在一对输出电压电平之间，每个电容负载经由分离的谐振电感器分别连接到两个耦合的电感器输出节点中的一个，并随后分别经由两个互耦的电感器中的一个分别连接到具有耦合的电感器的耦合极性的两个互耦的电感器输入节点中的一个，以至于当电流以相同的方向从每个耦合的电感器输入流动到耦合的电感器输出节点时每个电感器的自感被相互增强，并以致于近似在输出电压电平之间变化的第一耦合的电感器输入使得相应的第一电路输出同样地开始一个输出信号变换，并且在相应的第二耦合电感器输入信号保持不变化一段在相应的电路输出变换期间的非零的中间电平保持时期时，通过互耦剩余的第二输出信号来同时开始相反的电路输出变换，互感在耦合的线圈之间起作用，以将每个耦合的电感器输出节点保持在两个输出电压电平之间的中间电平一段转换的持续时间，每个与相应的电容负载相结合的谐振电感器产生谐振，该谐振使得相应的电路输出信号在耦合的电感器电路输出近似保持在中间电压电平时基本完成每个电路输出变换。

30.根据权利要求28或29的电子驱动器电路，其中，谐振电感器由漏电感组成。

31.插入根据任一前述的权利要求的驱动器电路的集成电路。

32.根据权利要求31的集成电路，其中，驱动器电路被配置为驱动与集成电路分离的负载。

33.一种电子驱动器电路，用于在电源电位之间驱动电容负载，该电子驱动器电路包括

a.转换器件，向或从两个电源转换电流；

b.谐振电感；

c.两个耦合的电感器，其工作以存储和/或传送从电源得到的能量；其中

d.所述耦合的电感器和谐振电感器形成具有负载的LC谐振器的一部分，以致于存储的能量可以在电感器和电源之间谐振的交换，以驱动在负载电压中的变化。

34.根据权利要求33的电子驱动器电路，其中，谐振电感的一部分是由谐振电感器提供的。

35.根据权利要求33的电子驱动器电路，其中，谐振电感的一部分是由耦合的电感器提供的。