CN1512551A - 用于蚀刻介质材料的方法 - Google Patents

用于蚀刻介质材料的方法 Download PDF

Info

Publication number
CN1512551A
CN1512551A CNA2003101246689A CN200310124668A CN1512551A CN 1512551 A CN1512551 A CN 1512551A CN A2003101246689 A CNA2003101246689 A CN A2003101246689A CN 200310124668 A CN200310124668 A CN 200310124668A CN 1512551 A CN1512551 A CN 1512551A
Authority
CN
China
Prior art keywords
electrode
top electrode
reative cell
plasma
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101246689A
Other languages
English (en)
Other versions
CN100399516C (zh
Inventor
����ˡ�H������
埃里克·H·兰茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN1512551A publication Critical patent/CN1512551A/zh
Application granted granted Critical
Publication of CN100399516C publication Critical patent/CN100399516C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

在半导体处理装置中蚀刻介质材料的方法，该方法使用能以延长的使用寿命在高功率水平下工作的厚硅上电极。

Description

用于蚀刻介质材料的方法
发明领域
本发明涉及在等离子体反应器中用于蚀刻介质材料的方法。
背景技术
在半导体材料处理领域中，真空处理室被用于材料蚀刻和衬底上材料的化学汽相淀积(CVD)。对流入处理室的处理气体施加射频(RF)场以产生等离子体。示例性平行板、也称为感应耦合等离子体(ICP)的变压器耦合等离子体(TCPTM)和电子回旋共振(ECR)反应器和元件在共同受让的美国专利Nos.4,340,462；4,948,458；5,200,232和5,820,723中公开了。
在等离子体蚀刻中，通过对在相对低压的气体增加大量能量而在衬底的掩模表面上形成等离子体，导致气体电离。通过调整被蚀刻衬底的电势，可引导在等离子体中的带电物质使其基本上沿法线方面碰撞晶片，以除去衬底未掩模区域中的材料。
期望在衬底表面上均匀分布等离子体以获得整个衬底表面上的统一蚀刻率。例如，美国专利Nos.4,595,484、4,792,378、4,820,371、4,960,488公开了用于向半导体衬底提供均匀气体流的喷头电极。
反应离子蚀刻系统典型地包括其中安置有上电极或阳极和下电极或阴极的蚀刻室。阴极相对于阳极和反应室壁是负偏置。被蚀刻的衬底通过合适的掩模覆盖并置于阴极上。化学反应气体被引入蚀刻室并被维持在选定的压力下。上电极包括通过其将处理气体分散入反应室的气孔。在阳极和阴极之间建立的电场离解处理气体以形成等离子体。通过与活化离子的化学反应和离子撞击衬底表面的动量传输蚀刻衬底表面。电极产生的电场将离子吸引到阴极，促使离子撞击衬底表面并从衬底除去材料。
发明概述
提供在等离子体处理设备中蚀刻介质材料的方法。
在等离子体蚀刻反应器的反应室中蚀刻介质材料的方法的优选实施例包括将包括介质材料的衬底放置在包括厚硅电极和第二电极的反应室中。硅电极优选为上电极和第二电极优选为下电极。将处理气体引入反应室并对硅电极运用选定的功率水平，和从硅电极边缘部分传导热。从反应室中的处理气体产生等离子体并用等离子体蚀刻介质材料。
在优选实施例中，介质材料具有低孔隙率。厚硅电极可被用于在高功率水平下蚀刻这样的介质材料。
根据优选实施例，在使用厚硅电极的反应室中，包括介质材料的多个衬底依次被等离子体蚀刻，即，每次一个。在高功率水平下硅电极与较薄电极相比可提供延长的使用寿命。
附图的简更描述
通过结合附图的下述详细描述可易于理解本发明的多个优选实施例，其中；
图1描述在其中使用根据本发明的电极的等离子体反应器系统。
图2是根据第一实施例的喷头电极组件的侧剖面图。
图3是根据第二实施例的喷头电极组件的侧剖面图。
图4是图3所示的喷头电极组件的细节IV的侧剖面图。
图5是根据第三个实施例的电极组件的侧剖面图。
图6表示图5所示的电极组件的细节。
图7是图6所示的部分电极组件的侧剖面图。
图8描述上电极厚度和总功率水平(施加于上电极和下电极之间)之间的关系，表示上电极的优选操作范围I和失效范围II。
图9表示台阶状电极的实施例。
优选实施例
提供在等离子体处理设备中蚀刻介质材料的方法。该方法的优选实施例使用在蚀刻介质材料中能提供延长使用寿命的厚上电极。
根据优选实施例，在用于处理半导体衬底的等离子体反应器中厚电极被用于作为上电极。例如，该电极可是单晶片平行板蚀刻反应器的上电极，在平行板蚀刻反应器中，在包括下电极的静电卡盘上的上电极下面支撑晶片。具有各种尺寸和构成的晶片，如200mm或300mm的硅晶片，可在反应器中被处理。如下描述，在优选实施例中，厚电极被用于等离子体蚀刻提供在衬底上的介质材料。
厚电极可是电极组件的一个元件。在等离子体反应器中的等离子蚀刻中，电极被暴露在反应器中的等离子体和处理气体中，这促使电极通过腐蚀磨损。在此使用的，术语“腐蚀”包括通过腐蚀和/或侵蚀的磨损。当电极磨损时，它的厚度减少。电极是消耗部件，当它通过腐蚀变得过度磨损或失效时需要定期替换。已确定在用于蚀刻介质材料的等离子体蚀刻处理中厚电极相比于薄电极可提供延长的使用寿命。在优选实施例中，介质材料是具有相对高厚度的低孔隙率材料，如，例如，从约5,000到约10,000。在等离子体反应室中的厚电极可被用于在高功率水平蚀刻这类介质材料。
厚电极可在这样的高功率水平提供延长的使用寿命。在优选实施例中，以易于从等离子体室移开来装配电极或电极组件。例如，通过合适技术电极被机械性地夹紧在一支撑上，如Lenz等人的共同受让的美国专利No.5,569,356中描述的技术，在此引入并参考其全部。可选地，通过合适的技术将电极冶金或粘性结合在支撑件上，如Degner等人的共同受让的美国专利No.5,074,456中描述的技术，在此引入并参考其全部。也可通过弹性连接将电极结合在支撑件上，如Lillelanl等人的共同受让的美国专利No.6,073,577中描述的技术，在此引入并参考其全部。
电极可被用于各种等离子体蚀刻系统，如图1中描述的等离子体蚀刻系统。等离子体蚀刻系统包括具有上电极12的电极组件10，该上电极位于具有室52、入口加载锁54(inlet load lock)，和出口加载锁56(outlet load lock)的平行板反应器系统50中，在共同受让的美国专利No.4,340,462中有详述，在此引入并参考其全部。室52包括在其顶面支撑单晶片衬底的下电极板58。电极组件10装配在上腔(housing)59中。可通过机械装置60垂直移动上腔59以调整电极12和电极58之间的间隙。
加载锁54和56包括传输装置以从晶片供应装置62传输晶片，并穿过室52，向外到晶片接收容器64。蚀刻气体源70连接腔59以将包含一种或多种气体的蚀刻气体传递给电极组件10。真空泵装置72在室中维持期望的真空，例，0.001到10托。冷却水源74连接上电极12和下电极58以将它们维持在期望温度。加载锁泵装置76在加载锁54和56中提供期望的真空压。电源78对上电极12和/或下电极58提供射频(RF)功率。
电极组件10的优选实施例的详述如图2所示。圆盘形电极12通过合适的结合技术如铜焊、锡焊、粘性结合等等结合在支撑环14上。电极12包括喷头电极，该喷头电极包括孔16并通过孔16散布处理气体。支撑环14包括凸缘和延伸尺寸以接合电极12的顶面。支撑环14通过紧固件(未示出)牢固在导电衬背板80，如铝板上。被板64覆盖的冷却通道84形成用于通过源74供给冷却水的循环的冷却管。可对板80提供来自源78的RF功率并经过支撑环14传导给用于激励室52中的等离子体的电极12。可选地，可接地电极12以提供通过下电极58在室中产生的等离子体的接地路径。来自源70的处理气体穿过通道86进入板80然后进入包括隔板87和88的隔板装置。尽管显示了两个隔板，可使用任何适合的隔板装置。在优选实施例中，隔板不接触电极12的顶面。可选地，可忽略隔板装置。内部绝缘或导电环90和外部绝缘环92围绕支撑环14，并且一起保护支撑环14免于等离子体。
也可在静态电极系统中使用该电极，如图3和4所示。电极组件包括电极130、支撑部件132、和将电极130钳位到部件132的等离子体密闭环134。环134通过拧到支撑部件132中的紧固件135附在支撑部件132上。支撑部件132包括气体通道136以对包括隔板140的凹口138提供处理气体。在优选实施例中，隔板不接触电极130的顶面。部件132的底面132a接合电极130以对电极提供RF功率以及支撑部件132的径向外表面132b接触环134的顶面。支撑部件132的凸缘146使电极组件固着到等离子体反应室的内部。室132中的冷却通道152实现电极组件的冷却。在环134上的凸缘150提供对电极130暴露表面的外部的弹性紧固力。
密闭环134优选由介质材料构成，如在等离子体环境中稳定的耐热热固性树脂聚合体(如，由Dupont制备的VespelTM)。可选地，环可由陶瓷材料构成，如氧化铝、氧化锆、氧化钛、氮化硅、碳化硅等中的一种或多种、或涂覆电介质的金属。如果环是无弹性材料，销135可由合适的弹性变形材料构成，如，VespelTM以在电极130上提供弹性紧固力。可选地，环134和销135可由弹性变形材料构成。在美国专利No.5,569,356中描述了合适的钳位装置的细节。
在等离子体反应室中的室压可通过环134中的气体通道154调节。围绕通道154的密封件144，如O-环，提供在支撑部件132和环134之间的密封。为了增强在电极130和支撑部件132之间的热传导，处理气体通过通道155被供给并维持在支撑部件132中的通道(未示出)中的压力下。密封件142和143，如O-环密封件，可用于将气体维持在通道中的压力下。
图5-7描述了通过弹性连接246将电极210结合在支撑环212的另一优选实施例。电极210是具有从中心到边缘均匀厚度的平圆盘。在环212上的外凸缘通过钳位环216如铝钳位环，被固定到具有水冷通道213的铝温控部件214上。通过水入口/出口连接213a在冷却通道213中使水循环。由彼此间隔开的环叠层，如石英环构成的等离子体密闭环217围绕电极210的外边缘。等离子体密闭环217栓结在介质环孔218，介质环孔218栓结在介质腔218a上。密闭环217造成反应器中的压力差异并提高在反应室壁和等离子体之间的电阻，这限制了在上电极210和下电极(未示出)之间的等离子体。钳位环216的向内径向延伸的凸缘接合支撑环212的外凸缘。对电极210的暴露表面没有直接施加夹紧压力。
通过在温控部件214中的中心孔220将来自气体供给装置的处理气体提供给电极210。通过一个或更多个垂直隔开的隔板222散布处理气体并经过在电极210中的气体散布孔(未示出)以均匀地将处理气体分散到反应室224。在优选实施例中，隔板不接触在电极210顶面的一个或多个区。为提供从电极210到温控部件214的增强的热传导，提供处理气体以填充在温控部件214和支撑环212相对表面间的空间。另外，气体通道227连接到环218或密闭环217中的气体通道(未示出)，以允许监控反应室224中的压力。为维持处理气体在温控部件214和支撑环212之间的压力下，在支撑环212的内表面和温控部件214的相对表面之间提供密封件228，如0-环，在支撑环212顶面的外部和部件214的相对表面之间提供密封件229，如O-环。为在室224中维持真空环境，在温控部件214和圆柱部件218b之间，以及圆柱部件218b和腔218a之间提供密封件230、232，如O-环。
图6表示包括通过弹性连接246结合在导电支撑环212上的电极210的喷头组件240的进一步详述。弹性连接246如图7所示可位于凹口248中。凹口248优选围绕在支撑环212内壁(未示出)和外壁250之间的支撑环持续延伸。每个壁250尽可能薄，例，约30密耳宽，这允许弹性体在与每个壁250接触的区域中形成薄层(例如，当弹性体可选择地包括0.7-2μm尺寸的填料时，该薄层约2μm厚，例如为铝、硅、碳化硅等导电颗粒)和在凹口248中形成较厚层(例如约0.0025英寸)。通过壁形成的凹口可非常浅，例，约2密耳深，其提供具有充分强度以将电极210粘性结合到支撑环上的很薄弹性连接，而且允许在电极组件的温度周期变化内电极210相对支撑环212移动。另外，凹口的壁可保护弹性连接免于在反应器中的等离子体环境的攻击。凹口248可被省略并且弹性体结合可设置为在电极210和支撑部件的匹配平面之间的隔离或连续的薄弹性体垫圈。例如，弹性体可作为在电极和支撑部件之间的一个或更多个薄环形垫圈被淀积。
厚电极可由不同材料构成，包括，例如，碳化硅、石墨、多晶硅、和单晶硅。在优选实施例中，厚电极由单晶硅构成。在等离子体反应室的衬底处理中，供给上电极的RF电流促使上电极从其顶面到底面变热。优选上电极底顶面只接触支撑环。在这样的布置中，通过支撑环只从上电极的周边传导热，产生从电极中心到边缘的抛物线型温度分布。当张应力在电极的边缘逐步增加时，压应力在电极的中心逐步增加。如果张应力的数值变得太高，电极会破裂并很快失效。
在蚀刻室中由于电极暴露在等离子体和反应处理气体中被磨损，已确定上电极由于这样的热压力可破裂并失效。这种腐蚀降低了电极的厚度。已发现电极厚度的增加降低了在电极中心和边缘之间的温度梯度。因此，通过增加电极厚度减少了由温度梯度产生的热应力。因为硅的热传导率随温度减少，因此已确定在温度梯度上的这一效果由于硅电极被增强。
也已确定最大功率水平与电极厚度成比例，在该最大功率水平电极可以工作而不会出现与热应力相关的失效。这里使用的，术语“总功率水平”是在特定时间既对上电极又对下电极施加的功率。当两个电极有暴露在等离子体中的大致相等的表面时总功率一般被上电极和下电极大致相等地吸收。例如，在5,000瓦特的总功率水平下，当它们相等地吸收功率时，上电极和下电极各自在2,500瓦特工作。
在一些实施例中，上电极或者下电极可是供电的电极，而其它上电极或下电极是导电性接地电极。在其它实施例中，上电极和下电极都可是供电的电极，这两个电极电压彼此不同相。蚀刻反应器可是单频或是双频等离子体反应器。例如，通过对上电极和下电极提供RF功率产生等离子体，用于下电极的频率比上电极的低。可选地，上电极可电接地并对下电极提供在两个不同频率(例，约10-50MHz，以及小于约10MHz)的RF功率。
图8描述了已确定的在包括上硅电极和下电极的等离子体反应器中上电极厚度和总功率水平之间的关系。图8中确定使用板状、具有8.8英寸直径和不同厚度的硅上电极，该硅上电极使用可从位于加州，弗里蒙特的Lam研究公司获得的ExelanTM处理室。总功率大致相等地被反应器的上电极和下电极吸收。在线A上面的区域I代表上电极的优选工作范围。在线A下面的区域II代表上电极的失效范围。对给定的上电极厚度 ，在区域II中的功率水平值在上电极中产生足够高的热应力促使上电极很快失效，而在相同的上电极厚度，在区域I中的功率水平值不会在上电极中产生足够高的热应力促使上电极失效。因此，上电极工作在区域I中。
如图8所示，通过增加上电极的厚度，可增加通过上电极不失效而输送的功率。例如，0.3英寸的上电极厚度能吸收高达约2,500瓦特的功率而不会使上电极失效。0.4英寸的上电极厚度能吸收高达约3400瓦特的功率而不会失效。
但是，已确定在等离子体反应室中的操作中随着上电极被腐蚀磨损，上电极不失效而传递的最大功率水平也降低。例如，图8显示当上电极厚度从0.3英寸降到0.25英寸时，上电极在降低的厚度下不立即失效能吸收的功率水平被降低到约2,100瓦特。因为硅上电极在等离子体蚀刻中由于腐蚀磨损，在优选实施例中，在选定的低于能造成那一厚度的上电极立即失效的最大功率水平的功率水平下使上电极工作。例如，对于具有0.30英寸厚度的上电极，在等离子体反应器中在被上电极所吸收的至少约1,500瓦特的功率水平下使上电极工作，以获得延长的不失效时间周期。通过在低于最大功率水平的这种较低功率水平下使上电极工作，当上电极的厚度在等离子体处理中被磨损降低时，上电极在区域I仍可持续工作。
一般地，对于处理200mm晶片，硅电极具有约9英寸的直径。硅电极的厚度优选为不变的。最小厚度优选从约0.27英寸到约0.4英寸，更优选地从0.30英寸到约0.35英寸。
支撑环可由任何合适的材料构成，例如，石墨或者碳化硅。支撑环一般具有约0.5英寸的宽度。当具有这一尺寸的支撑环与具有9英寸直径的硅电极一起使用时，在反应器室中不接触任何其它表面的硅电极顶面部分为约8英寸的直径。
可选地，上电极可为共同受让的美国专利No.6,391,787中描述的台阶状电极，在此引入并参考其全部内容。图9描述包括台阶302的硅台阶状电极300的优选实施例。除去从约0.27英寸到约0.4英寸、更优选地从约0.30英寸到约0.35英寸的台阶状，电极300具有最小厚度t。
电极组件可用于等离子体反应室中以蚀刻各种介质材料，所述介质材料包括，但不限于，掺杂的氧化硅，例，氟化氧化硅(FSG)；不掺杂的氧化硅，如二氧化硅；旋涂玻璃(SOG)；硅酸盐玻璃，如硼磷硅酸盐玻璃(BPSG)和磷硅酸盐玻璃(PSG)；低-k材料，掺杂或不掺杂的热生长氧化硅；掺杂或不掺杂的TEOS淀积的氧化硅等等。用于介质材料的掺杂剂可包括，但不限于，硼、磷和/或砷。
在优选实施例中，被蚀刻的介质材料可具有其理论密度(即，低孔隙率水平)至少约90％的高密度，如SiO2或Si3N4。具有如此高密度的介质材料难于蚀刻，从而高功率蚀刻工艺是优选的。低密度材料，如低-k材料，较容易蚀刻并可使用较低电极功率水平。
在优选实施例中，蚀刻具有至少约5,000到高达约10,000厚度的这些高密度介质材料。随着介质材料厚度的增加，蚀刻穿介质材料所需的时间增加。例如，对于蚀刻具有至少约5,000厚度的高密度介质材料，在约2,500瓦特的总电极功率下，蚀刻时间一般大于约1分钟，如，约2-5分钟。一般执行过蚀刻步聚。
介质材料可覆盖在导电层或半导体层上，如多晶硅；金属，如铝、铜、钛、钨、钼和它们的合金；氮化物，如氮化钛；和金属硅化物，如硅化钛、硅化钴、硅化钨、硅化钼等等。在优选实施例中，介质材料可覆盖在晶片上的衬垫上。
在优选实施例中，在中等密度或高密度等离子体蚀刻反应器中厚硅电极被用作上电极。示例性的在其中使用厚硅电极的等离子体反应器包括可从位于加州，弗里蒙特的Lam研究公司获得的ExelanTM和4520XLeTM处理室。本领域技术人员可理解这些反应室仅仅是在其中使用厚硅电极的示例性等离子体蚀刻反应器。
硅电极可用于蚀刻不同介质材料的各种等离子体氛围中。一般地蚀刻化学物质包括，例，含氯气体包括，但不限于，Cl2、HCl和BCl3；含氧气体包括，但不限于，O2、H2O和SO2；含氟气体包括，但不限于，CF4、C2F6、C3F8、C4F8、CHF3、CH2F2、CHF3、NF3和SF6；以及惰性和其它气体包括，但不限于He、Ne、Kr、Xe、Ar和N2。在撞击介质材料如氧化硅中，氩辅助氟。例如，在高密度等离子体反应器中，可对反应器提供总量约25到300sccm的氩。优选地载流气体辅助介质蚀刻率，例，氧化物蚀刻率由于氧化物溅射可被提高。这些和其它气体可结合用作介质蚀刻工艺的蚀刻气体。
示例性用于蚀刻介质材料如SO2的等离子体反应器蚀刻操作条件，如下：200mm直径的晶片；至少约5,000厚度的介质材料；理论密度至少约90％的介质材料密度；从约0℃到约90℃的下电极温度；从约0乇到约10乇的室压；从约10sccm到约1,000sccm的处理气体流速；0.27英寸到0.40英寸的厚单晶硅上电极厚度(在其使用寿命开始时)；至少约2,500瓦特的在上电极和下电极之间输送的总功率；双频；至少约1分钟的介质材料的蚀刻时间；至少约250小时的上电极的使用寿命。在优选实施例中，介质材料被蚀刻以暴露在硅晶片上的衬垫。
通过使用厚硅电极，能通过上电极不失效输送的功率水平被提高。可使用高电极功率水平和长蚀刻时间蚀刻高密度，厚介质材料。结果，使用厚上电极提高了介质材料的蚀刻率。例如，使用厚电极可获得至少约6,000埃/分的介质材料的蚀刻率。
另外，厚硅上电极与较薄的电极相比可提供增加的使用寿命。例如，具有约0.30英寸初始厚度(即，电极由于腐蚀被磨损前的厚度)的硅上电极可输送至少约1,500瓦特而不失效直到其厚度在等离子体处理衬底中由于腐蚀被减少到约0.1英寸。当工作在区域I中的功率水平时，具有从约0.27英寸到约0.4英寸厚度的硅电极优选具有至少约250小时的RF寿命(即，在等离子体反应器中使用电极产生等离子体期间的总时间)，更优选具有至少约500小时。
尽管参考其特别的实施例对本发明进行详细描述时，在不脱离附加的权利要求的范围内进行的各种变化和更改，及等同物的运用，对本领域技术人员都是明显的。

Claims (29)

1.一种在等离子体蚀刻反应器的反应室中蚀刻介质材料的方法，包括：
a)在等离子体蚀刻反应器的反应室中在衬底支撑上放置包括介质材料的衬底，反应室容纳有下电极和具有至少约0.27英寸最小厚度的硅上电极；
b)将处理气体引入反应室；
c)对上电极施加选定的功率水平；
d)从上电极的边缘部分传导热；
e)从反应室中的处理气体产生等离子体；和
f)用等离子体蚀刻介质材料。
2.根据权利要求1的方法，其中上电极的最小厚度为从约0.3到约0.4英寸。
3.根据权利要求1的方法，其中上电极是台阶状电极。
4.根据权利要求1的方法，其中上电极是单晶硅。
5.根据权利要求1的方法，其中上电极在选定的功率水平下具有至少约250RF小时的使用寿命。
6.根据权利要求1的方法，其中选定的功率水平至少为约1,250瓦特。
7.根据权利要求1的方法，其中介质材料具有至少约5,000的厚度，并且用等离子体蚀刻介质材料至少约1分钟。
8.根据权利要求1的方法，其中介质材料是氧化硅或氮化硅。
9.根据权利要求1的方法，其中只从上电极的边缘部分传导热。
10.根据权利要求1的方法，其中上电极在喷头电极组件中。
11.根据权利要求1的方法，进一步包括在上电极使用寿命内用不同衬底多次重复a)-f)。
12.根据权利要求1的方法，包括对上电极施加第一频率的RF功率并对下电极施加比第一频率低的第二频率的RF功率。
13.根据权利要求1的方法，包括对下电极施加两个不同频率的RF功率并电接地上电极。
14.一种在等离子体蚀刻反应器的反应室中蚀刻介质材料的方法，包括：
a)在等离子体蚀刻反应器的反应室中在衬底支撑上放置包括介质材料的衬底，介质材料具有至少约90％理论密度的密度和至少约5,000的厚度，反应室容纳有下电极和具有至少约0.27英寸最小厚度的单晶硅上电极；
b)将处理气体引入反应室；
c)对上电极施加至少约1,250瓦特的功率水平；
d)从上电极的边缘部分传导热；
e)从反应室中的处理气体产生等离子体；和
f)用等离子体蚀刻介质材料至少约1分钟。
15.根据权利要求14的方法，其中上电极的最小厚度为从约0.3到约0.4英寸。
16.根据权利要求14的方法，其中上电极是台阶状电极。
17.根据权利要求14的方法，其中上电极在被施加的功率水平下至少具有约250RF小时的使用寿命。
18.根据权利要求14的方法，其中用等离子体蚀刻介质材料约2分钟到约5分钟。
19.根据权利要求14的方法，其中介质材料是氧化硅或氮化硅。
20.根据权利要求14的方法，其中只在上电极的边缘部分传导热。
21.根据权利要求14的方法，其中上电极在喷头电极组件中。
22.根据权利要求14的方法，进一步包括用不同衬底多次重复a)-f)。
23.根据权利要求14的方法，包括对上电极施加在第一频率的RF功率并对下电极施加比第一频率低的第二频率的RF功率。
24.根据权利要求14的方法，包括对下电极施加在两个不同频率的RF功率并电接地上电极。
25.一种在等离子体蚀刻反应器的反应室中蚀刻介质材料的方法，包括：
a)在等离子体蚀刻反应器的反应室中在衬底支撑上放置包括具有至少约5,000厚度的氧化硅或氮化硅衬底；
b)用喷头电极组件将含氟处理气体引入反应室，喷头电极组件包括具有至少约0.3英寸最小厚度的单晶硅上电极和下电极；
c)对上电极施加至少约1,250瓦特的功率水平；
d)由反应室中的处理气体产生等离子体；以及
e)用等离子体蚀刻氧化硅或氮化硅约2分钟到约5分钟。
f)在上电极的使用寿命期内用不同衬底多次重复a)-e)。
26.根据权利要求25的方法，其中上电极的使用寿命是约250小时。
27.根据权利要求25的方法，其中在反应室中由于腐蚀被磨损前上电极具有从约0.3英寸到约0.4英寸的最小厚度。
28.根据权利要求25的方法，包括对上电极施加第一频率的RF功率并对下电极施加比第一频率低的第二频率的RF功率。
29.根据权利要求25的方法，包括对下电极施加两个不同频率的RF功率并电接地上电极。
CNB2003101246689A 2002-10-31 2003-10-31 用于蚀刻介质材料的方法 Expired - Fee Related CN100399516C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/284,251 US6838012B2 (en) 2002-10-31 2002-10-31 Methods for etching dielectric materials
US10/284,251 2002-10-31

Publications (2)

Publication Number Publication Date
CN1512551A true CN1512551A (zh) 2004-07-14
CN100399516C CN100399516C (zh) 2008-07-02

Family

ID=32174833

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101246689A Expired - Fee Related CN100399516C (zh) 2002-10-31 2003-10-31 用于蚀刻介质材料的方法

Country Status (4)

Country Link
US (1) US6838012B2 (zh)
KR (1) KR101057610B1 (zh)
CN (1) CN100399516C (zh)
TW (1) TWI338725B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543644A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 干法刻蚀设备反应腔的上部电极
TWI504317B (zh) * 2008-07-07 2015-10-11 Lam Res Corp 受夾固之單晶噴淋頭電極組件

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6772827B2 (en) * 2000-01-20 2004-08-10 Applied Materials, Inc. Suspended gas distribution manifold for plasma chamber
US7270713B2 (en) * 2003-01-07 2007-09-18 Applied Materials, Inc. Tunable gas distribution plate assembly
JP4698251B2 (ja) * 2004-02-24 2011-06-08 アプライド マテリアルズ インコーポレイテッド 可動又は柔軟なシャワーヘッド取り付け
US7442114B2 (en) * 2004-12-23 2008-10-28 Lam Research Corporation Methods for silicon electrode assembly etch rate and etch uniformity recovery
US7430986B2 (en) 2005-03-18 2008-10-07 Lam Research Corporation Plasma confinement ring assemblies having reduced polymer deposition characteristics
US20070032081A1 (en) * 2005-08-08 2007-02-08 Jeremy Chang Edge ring assembly with dielectric spacer ring
US7641762B2 (en) * 2005-09-02 2010-01-05 Applied Materials, Inc. Gas sealing skirt for suspended showerhead in process chamber
US20070210037A1 (en) 2006-02-24 2007-09-13 Toshifumi Ishida Cooling block forming electrode
US7875824B2 (en) * 2006-10-16 2011-01-25 Lam Research Corporation Quartz guard ring centering features
US7854820B2 (en) * 2006-10-16 2010-12-21 Lam Research Corporation Upper electrode backing member with particle reducing features
US7776178B2 (en) * 2006-10-25 2010-08-17 Applied Materials, Inc. Suspension for showerhead in process chamber
US8069817B2 (en) 2007-03-30 2011-12-06 Lam Research Corporation Showerhead electrodes and showerhead electrode assemblies having low-particle performance for semiconductor material processing apparatuses
SG187387A1 (en) 2007-12-19 2013-02-28 Lam Res Corp Film adhesive for semiconductor vacuum processing apparatus
WO2009085163A1 (en) * 2007-12-19 2009-07-09 Lam Research Corporation A composite showerhead electrode assembly for a plasma processing apparatus
US8221582B2 (en) 2008-07-07 2012-07-17 Lam Research Corporation Clamped monolithic showerhead electrode
US8367965B2 (en) * 2008-08-28 2013-02-05 Hermes-Epitek Corp. Electrode design for plasma processing chamber
CN101924003B (zh) * 2009-06-12 2013-09-11 北京北方微电子基地设备工艺研究中心有限责任公司 电极结构及等离子体设备
WO2011146571A2 (en) * 2010-05-21 2011-11-24 Applied Materials, Inc. Tightly-fitted ceramic insulator on large-area electrode
US9177763B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. Method and apparatus for measuring pressure in a physical vapor deposition chamber
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9837254B2 (en) 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure
US9384998B2 (en) 2014-12-04 2016-07-05 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9620377B2 (en) 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US9887097B2 (en) 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543148B1 (en) 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US10847374B2 (en) 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10361092B1 (en) 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
KR20210076043A (ko) * 2018-10-23 2021-06-23 에이치제트오 인코포레이티드 코팅된 기판의 플라즈마 애싱
CN113519071A (zh) 2019-02-28 2021-10-19 朗姆研究公司 利用侧壁清洁的离子束蚀刻
WO2024142785A1 (ja) * 2022-12-26 2024-07-04 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340462A (en) 1981-02-13 1982-07-20 Lam Research Corporation Adjustable electrode plasma processing chamber
US4595484A (en) 1985-12-02 1986-06-17 International Business Machines Corporation Reactive ion etching apparatus
US4960488A (en) 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
US4820371A (en) 1987-12-15 1989-04-11 Texas Instruments Incorporated Apertured ring for exhausting plasma reactor gases
US4792378A (en) 1987-12-15 1988-12-20 Texas Instruments Incorporated Gas dispersion disk for use in plasma enhanced chemical vapor deposition reactor
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5074456A (en) 1990-09-18 1991-12-24 Lam Research Corporation Composite electrode for plasma processes
US5200232A (en) 1990-12-11 1993-04-06 Lam Research Corporation Reaction chamber design and method to minimize particle generation in chemical vapor deposition reactors
US20010054601A1 (en) * 1996-05-13 2001-12-27 Jian Ding Low ceiling temperature process for a plasma reactor with heated source of a polymer-hardening precursor material
US6077384A (en) * 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
US5569356A (en) 1995-05-19 1996-10-29 Lam Research Corporation Electrode clamping assembly and method for assembly and use thereof
US5820261A (en) 1995-07-26 1998-10-13 Applied Materials, Inc. Method and apparatus for infrared pyrometer calibration in a rapid thermal processing system
US5820723A (en) 1996-06-05 1998-10-13 Lam Research Corporation Universal vacuum chamber including equipment modules such as a plasma generating source, vacuum pumping arrangement and/or cantilevered substrate support
US6090304A (en) 1997-08-28 2000-07-18 Lam Research Corporation Methods for selective plasma etch
US6112697A (en) * 1998-02-19 2000-09-05 Micron Technology, Inc. RF powered plasma enhanced chemical vapor deposition reactor and methods
JP3987637B2 (ja) * 1998-05-22 2007-10-10 東京エレクトロン株式会社 エッチング方法
US6073577A (en) 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
JP2000156370A (ja) * 1998-09-16 2000-06-06 Tokyo Electron Ltd プラズマ処理方法
US6297163B1 (en) 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
JP3283026B2 (ja) * 1999-04-30 2002-05-20 新光電気工業株式会社 ボール状端子の吸着装置及びボール状端子の搭載方法
WO2001088966A2 (en) * 2000-05-12 2001-11-22 Tokyo Electron Limited Method of adjusting the thickness of an electrode in a plasma processing system
US6391787B1 (en) 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI504317B (zh) * 2008-07-07 2015-10-11 Lam Res Corp 受夾固之單晶噴淋頭電極組件
CN102543644A (zh) * 2010-12-20 2012-07-04 上海华虹Nec电子有限公司 干法刻蚀设备反应腔的上部电极

Also Published As

Publication number Publication date
KR101057610B1 (ko) 2011-08-18
US20040084410A1 (en) 2004-05-06
TWI338725B (en) 2011-03-11
US6838012B2 (en) 2005-01-04
KR20040038875A (ko) 2004-05-08
TW200416304A (en) 2004-09-01
CN100399516C (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN100399516C (zh) 用于蚀刻介质材料的方法
KR100504614B1 (ko) 반도체 처리를 위한 가스 분산장치
KR101432832B1 (ko) 유전체 스페이서 링을 갖는 에지 링 어셈블리
CN100466152C (zh) 用于等离子工艺的电极以及制造和使用此电极的方法
US6464843B1 (en) Contamination controlling method and apparatus for a plasma processing chamber
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
CN101048856B (zh) 用于等离子室内的氧化钇绝缘体环
US5812362A (en) Method and apparatus for the use of diamond films as dielectric coatings on electrostatic chucks
US6394026B1 (en) Low contamination high density plasma etch chambers and methods for making the same
JP7565947B2 (ja) 基板処理チャンバ
CN1914712A (zh) 用于减少等离子体反应器蚀刻速率漂移的温控热边缘环组件
JP2001501379A (ja) パーティクル制御方法及びプラズマ処理チャンバー
KR20040111691A (ko) 반도체 공정용 플라즈마 반응기를 위한 다중부재 전극 및다중부재 전극의 일부를 교체하는 방법
JP2012134535A (ja) 遊離炭素の除去方法
JP2002338388A (ja) ダイヤモンドコート部材
EP1068632B1 (en) Contamination controlling method and plasma processing chamber
US20060108069A1 (en) Plasma reaction chamber and captive silicon electrode plate for processing semiconductor wafers
TW202014555A (zh) 用於處理腔室的塗層材料
JPH11340207A (ja) エッチング方法
WO2021003070A1 (en) Modulating film properties by optimizing plasma coupling materials
CN218548366U (zh) 等离子体处理装置及hdp-cvd设备
US6258204B1 (en) Electrically planar upper electrode cover
TW202437434A (zh) 具有先進塗層技術之半導體腔室組件
CN115440562A (zh) 喷淋头、电极组件、气体供给组件、基片处理装置和系统
CN117594407A (zh) 聚焦环、等离子体蚀刻装置及基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20201031

CF01 Termination of patent right due to non-payment of annual fee