CN1510828A

CN1510828A - 一种任意分频器及其实现方法

Info

Publication number: CN1510828A
Application number: CNA021399395A
Authority: CN
Inventors: 斌李; 李斌; 王艳儒; 谢俊杰
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2004-07-07
Anticipated expiration: 2022-12-26
Also published as: CN100373770C

Abstract

一种任意分频器及其实现方法，主要包括与逻辑D4，两个寄存器RA、RB，加法器D1，减法器D2，选择器D3，在实现方法中，分成五个步骤：确定寄存器RA、RB所存输入、输出参考频率参数A、B；加法器D1在输入频率信号的下降沿对输出频率参数B及选择器D3的输出信号AS求和，输出信号S；减法器D2对信号S及输入频率参数A求差，将S－A的差值以信号X输出，同时在S≥A时，将信号Y置1，否则，信号Y置0；选择器D3在信号Y为1时选择信号X输出到信号AS，否则选择信号S输出到信号AS；与逻辑D4或触发器D4进行相应动作，输出频率信号；此分频器，可以任意分频，并消除了分频误差，简化系统确定方法。

Description

一种任意分频器及其实现方法

技术领域

本发明属于数字分频领域，具体地说涉及一种任意分频器及其实现方法。

背景技术

分频器即为一种能够把输入的高频率的信号经过处理输出低频率信号的装置，目前所普遍存在的数字分频器，需要较高价格的高频振荡晶体，当需要改系统频率时，必需重新设计电路，花费设计时间，并且以前所制作的相关元件无法使用，不适合集成。

在CN 961 20110号专利中公开了一种分频器电路，该分频器通过改变其专利说明书中所描述的“位元码”来改变输出信号的频率。位元码换算法则如下：

(所需频率/系统频率)×2位元码个数＝位元码 (公式1)

该电路对传统的分频器做了改善，但阅读该发明专利说明书还可以发现该分频器电路存在如下缺点：

1、只有在(所需频率/系统频率)×2位元码个数结果为整数的情况下才能够得到准确的分频输出，否则，将存在分频误差；

2、在公式1中，存在“位元码个数”及“位元码”两个待确定变量，公式1为二元一次方程，确定系统参数不方便。

发明内容

本发明的主要目的是解决上述专利中存在的问题，提出一种不存在分频误差的任意分频器及其实现方法，消除分频误差，简化系统确定方法。

为了实现上述目的，本发明的技术解决方案是提出一种任意分频器，包括有与逻辑D4，两个寄存器RA、RB，加法器D1，减法器D2，选择器D3，其特征在于：

寄存器RA、寄存器RB、选择器D3、加法器D1、减法器D2和与逻辑D4之间的联系为：寄存器RB存放的输出频率参数B和选择器D3的输出信号AS为加法器D1的两个加数；减法器D2、选择器D3通过信号X相连；寄存器RA和减法器D2通过寄存器RA存放的输入频率参数A输出给减法器D2相连；加法器D1和减法器D2通过信号S相连；加法器D1和选择器D3通过信号AS相连；减法器D2和信号Y通过减法器D2的输出信号X控制信号Y来相连；选择器D3和与逻辑D4通过信号Y相连。

所述的任意分频器，其所述与逻辑D4为一触发器。

所述的任意分频器，其还设置参数接口D5，连接寄存器RA和寄存器RB，在系统需要动态修改输入频率信号或输出频率信号时使用。

所述的任意分频器的实现方法，其主要步骤为：

a.寄存器RA，所存输入参考频率参数A，当需要得到指定频率的输出频率信号时，该寄存器存放参数A的计算方法为：

A＝输入频率信号的频率/FD，其中，FD为分频后输出频率信号的频率精度；

寄存器RB，所存输出参考频率参数B，当需要得到指定频率的输出频率信号时，该寄存器存放参数B的计算方法为：

B＝输出频率信号的频率/FD，其中，FD为分频后输出频率信号的频率精度；

b.加法器D1在输入频率信号的下降沿对输出参考频率参数B及选择器D3的输出信号AS求和，输出信号为S；

c.减法器D2，对信号S及输入参考频率参数A求差，将S-A的差值以信号X输出，同时在S≥A时，将信号Y置1，否则，信号Y置0；

d.选择器D3在信号Y为1时选择信号X输出到输出信号AS，否则选择信号S输出到输出信号AS；

e.与逻辑D4将信号Y与输入频率信号相与输出输出频率信号。

所述任意分频器的实现方法，其所述步骤a中，寄存器RB，所存输出参考频率参数B，当需要得到指定频率的输出频率信号时，该寄存器RB存放输出频率参数B的计算方法为：B＝输出频率信号的频率×2/FD，其中，FD为分频后输出频率信号的频率精度。

所述任意分频器的实现方法，其所述需要指定频率的输出频率为任意值。

所述任意分频器的实现方法，其所述寄存器存放参数A或B的参数不为整数时，A、B同时乘以一个相同的数使它们为整数。

所述任意分频器的实现方法，其所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥D)进行分频时，设置A＝C，B＝D。

所述任意分频器的实现方法，其所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥2×D)进行分频时，设置A＝C，B＝2×D。

所述任意分频器的实现方法，其所述B＝输出频率信号的频率×2/FD或当按分数(C/D，C≥2×D)进行分频时，与逻辑D4为触发器，在输入频率信号下降沿，若Y为1，将输出频率信号反向，输出输出频率信号。

所述任意分频器的实现方法，其通过参数设置接口D5，可以设置输入参考频率参数A、输出参考频率参数B。

采用本发明所述方法和装置，可有如下优点：

1、由于该发明电路为纯数字设计，因而便于用单片集成电路实现，尤其适用于可编程逻辑实现；

2、系统参数确定方法简单；

3、无分频误差。

附图说明

图1是本发明的一个具体实施电路的示意图；

图2是本发明按分数分频，A＝C，B＝D方法实现的一个7/2分频的时序图。

图3是本发明按分数分频，A＝C，B＝2×D方法实现的一个7/2分频的时序图。

图4是本发明通过TMS320C54x系列处理器，动态修改参数A、B的时序图，即参数设置接口D5的一个具体实施例的时序图。

具体实施方式

实施例1：

参看图1，为按分数分频，输入频率参数A＝C，输出频率参数B＝D方法来实现的分频器结构，主要包括一个输入频率信号Fin111，一个输出频率信号Fout112，与逻辑D4106，两个寄存器RA101、寄存器RB102，加法器D1103，减法器D2104，选择器D3105，参数设置接口D5 107，其中，寄存器RA101和寄存器RB102通过参数设置接口D5 107相连；寄存器RB102、选择器D3105和加法器D1103之间的联系为：寄存器RB 102存放的输出频率参数B 115、选择器D3 105的输出信号AS 113为加法器D1 103的两个加数；减法器D2 104、选择器D3 105通过信号X 117相连；寄存器RA 101和减法器D2 104通过寄存器RA 101存放的输入频率参数A输出给减法器D2 104相连；加法器D1 103和减法器D2 104通过信号S 114相连；加法器D1 103和选择器D3 105通过信号S 114相连；减法器D2 104和信号Y 118通过减法器D2 104的输出信号X 117控制信号Y 118来相连；选择器D3 105和与逻辑D4 106通过信号Y 118相连。

参看图2，为按分数分频，输入频率参数A＝C，输出频率参数B＝D方法实现的一个7/2分频的时序图。该图示出了输入频率信号Fin 111、输出频率信号Fout 112及中间信号S 114、Y 118及AS 113的时序变化。具体描述如下：

1、首先，设置参数A＝C＝7，参数B＝D＝2，并假设在时刻①之前，各信号初始状态如图所示。即：信号S 114＝信号AS 113＝0，信号Y 118及输出频率信号Fout 112为低电平。

2、在时刻①，加法器D1 103对B及AS 113进行加法运算，输出信号S 114，即信号S 114＝信号AS 113+参数B＝0+2＝2；

3、在时刻①到时刻②之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118，即信号X 117＝信号S 114-参数A＝2-7＝-5。由于信号S 114＜参数A，所以信号Y 118＝0；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝2；

4、在时刻②，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114，即信号S 114＝信号AS 113+参数B＝2+2＝4；

5、在时刻②到时刻③之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118，即信号X 117＝信号S 114-参数A＝4-7＝-3。由于信号S 114＜参数A，所以信号Y 118＝0；

选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝4；

6、在时刻③，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114，即信号S 114＝信号AS 113+参数B＝4+2＝6；

7、在时刻③到时刻④之间：

·减法器D2 104对信号S114及参数A进行减法运算，输出信号X 117及信号Y 118，即信号X 117＝信号S 114-参数A＝6-7＝-1。由于信号S 114＜参数A，所以信号Y 118＝0；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝6；

8、在时刻④，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝6+2＝8；

9、在时刻④到时刻⑤之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118。信号X 117＝信号S 114-参数A＝8-7＝1。由于信号S 114＞参数A，所以信号Y 118＝1；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝1，所以，信号AS 113＝信号X 117＝1；

10、在时刻⑤，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝1+2＝3；

11、在时刻⑤到时刻⑥之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118。信号X 117＝信号S 114-参数A＝3-7＝-4。由于信号S 114＜参数A，所以信号Y 118＝0；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝3；

12、在时刻⑥，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝3+2＝5；

13、在时刻⑥到时刻⑦之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118。信号X 117＝信号S 114-参数A＝5-7＝-2。由于信号S 114＜参数A，所以信号Y 118＝0；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝5；

14、在时刻⑦，加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝5+2＝7；

15、在时刻⑦到时刻⑧之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118。信号X 117＝信号S 114-参数A＝7-7＝0。由于信号S 114≥参数A，所以信号Y 118＝1；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号X 117＝0；

16、其它周期，各部分电路工作状态与1-14中描述的一个周期情况类似；

17、在整个分频过程中，与逻辑D4 106对信号Y 118及输入频率信号Fin 111进行逻辑与操作，输出输出频率信号Fout 112。

实施例2：

参看图1，为按分数分频，输入频率参数A＝C，输出频率参数B＝2×D方法来实现的分频器结构，其各部件之间的连接关系与实施例一相同，不再重述。

参看图3，为按分数分频，输入频率参数A＝C，输出频率参数B＝2×D方法实现的一个7/2分频的时序图。该图示出了输入频率信号Fin 111、输出频率信号Fout 112及中间信号S 114、Y 118及AS 113的时序变化。具体描述如下：

1、首先，设置参数A＝7，参数B＝4，并假设在时刻①之前，各信号初始状态如图所示。即：信号S 114＝信号AS 113＝0，信号Y 118及输出频率信号Fout 112为低电平。

2、在时刻①：

·加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝0+4＝4；

·与逻辑D4 106根据信号Y 118的状态判断是否需要将输出频率信号Fout 112反向。由于信号Y 118＝0，所以，输出频率信号Fout118＝0；

3、在时刻①到时刻②之间：

·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118。信号X 117＝信号S 114-参数A＝4-7＝-3。由于信号S 114＜参数A，所以信号Y 118＝0；

·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝4；

4、在时刻②：

·加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 114。信号S 114＝信号AS 113+参数B＝4+4＝8；

·与逻辑D4 106根据信号Y 118的状态判断是否需要将输出频率信号Fout 112反向。由于信号Y 112＝0，所以，输出频率信号Fout＝0；

5、在时刻②到时刻③之间：

6、在时刻③：

·加法器D1 103对参数B及信号AS 113进行加法运算，输出信号S 113。信号S 113＝信号AS 113+参数B＝1+4＝5；

·与逻辑D4 106根据信号Y 118的状态判断是否需要将输出频率信号Fout 112反向。由于信号Y 118＝1，所以，输出频率信号Fout＝(Fout反向)＝1；

7、其它时刻，各部分电路工作状态与2，3，4，5，6中描述的情况类似。

至于分频器需要得到按指定频率的输出频率信号时，除了参数A、参数B的确定方法和上述两个实施例不同外，其它分频器的工作过程相同，当参数A、参数B的计算方法为：

参数A＝输入频率信号Fin的频率/FD，参数B＝输出频率信号Fout的频率/FD；其中，FD表明分频后输出频率信号的频率精度时，举例说明如下：

输入参考频率信号(Fin)为50MHz，要求输出频率信号(Fout)以10Hz(FD)为单位可调，即输出频率可设置为n×10Hz(0Hz≤n×10Hz≤50MHz)，参数：

A＝50MHz/10Hz＝50 000 000/10＝5 000 000；

当要求的输出频率信号频率为37.687 13MHz时，参数：

B＝37.687 13MHz/10Hz＝37 687 130/10＝3 768 713。

如果得到参数A、参数B的值不是整数时，可以把参数A、参数B同时乘以一个相同的数，使它们同时成为整数，此计算为普通的数学计算。

确定好参数A、B后，分频器各部分工作状态和实施例1相同。

当参数A＝输入频率信号Fin的频率/FD，参数B＝(输出频率信号Fout的频率/FD)×2；其中，FD表明分频后输出频率信号的频率精度时，举例说明如下：

输入参考频率信号(Fin)为50MHz，要求输出频率信号(Fout)以10Hz(FD)为单位可调，即输出频率可设置为n×10Hz(0Hz≤n×10Hz≤25MHz)，参数：

A＝50MHz/10Hz＝50 000 000/10＝5 000 000；

当要求的输出频率信号频率为17.687 13MHz时，参数：

B＝(17.687 13MHz/10Hz)×2＝(17 687 130/10)×2＝3 537426。

确定好参数A、B后，分频器各部分工作状态和实施例2相同。

实施例3：

参看图4，为通过TMS320C54x系列处理器，动态修改参数A、B的时序图，即参数设置接口D5 107的一个具体实施例的时序图。图中Clkout为处理器的工作时钟。参数设置接口D5 107的输入主要包括处理器地址总线Adress，处理器数据总线Data，处理器外部存储空间访问允许信号Mst寄存器RB 102，为低电平时表明允许对外部存储空间进行写操作。参数设置接口D5 107的输出为寄存器RA 101和寄存器RB 102的数据。参数设置接口D5 107还包括译码器EA和EB。图中ACS和BCS分别为译码器EA和EB生成的寄存器RA 101、寄存器RB 102设置允许信号。假设在设置参数前，寄存器RA中的值为A1，寄存器RB中的值为B1，现在需要把寄存器RA中的值修改为A2，寄存器RB中的值修改为B2。

其具体过程为：

1、在时刻1，处理器开始通过参数设置接口D5 107修改寄存器RA 101的值，译码器EA根据处理器的地址总线产生寄存器RA 101的设置允许信号ACS_。

2、在时刻2，在外部存储器访问允许信号Mst寄存器RB 102的触发下，数据线Data的值被锁存到寄存器RA 101，寄存器RA 101的值由A1修改为A2。

3、在时刻3，处理器开始通过参数设置接口D5 107修改寄存器RB 102的值，译码器EB根据处理器的地址总线产生寄存器RB 102的设置允许信号BCS_。

4、在时刻4，在外部存储器访问允许信号Mst寄存器RB 102的触发下，数据线Data的值被锁存到寄存器RB 102，寄存器RB 102的值由B1修改为B2。

Claims

1、一种任意分频器，包括有与逻辑D4，两个寄存器RA、RB，加法器D1，减法器D2，选择器D3，其特征在于：

2、如权利要求1所述的任意分频器，其特征在于，所述与逻辑D4为一触发器。

3、如权利要求1所述的任意分频器，其特征在于，还设置参数接口D5，连接寄存器RA和寄存器RB，在系统需要动态修改输入频率信号或输出频率信号时使用。

4、如权利要求1、2或3所述的任意分频器的实现方法，其特征在于，主要步骤为：

e.与逻辑D4将信号Y与输入频率信号相与输出输出频率信号。

5、如权利要求4所述任意分频器的实现方法，其特征在于，所述步骤a中，寄存器RB，所存输出参考频率参数B，当需要得到指定频率的输出频率信号时，该寄存器RB存放输出频率参数B的计算方法为：B＝输出频率信号的频率×2/FD，其中，FD为分频后输出频率信号的频率精度。

6、如权利要求4或5所述任意分频器的实现方法，其特征在于，所述需要指定频率的输出频率为任意值。

7、如权利要求4所述任意分频器的实现方法，其特征在于，所述寄存器存放参数A或B的参数不为整数时，A、B同时乘以一个相同的数使它们为整数。

8、如权利要求4所述任意分频器的实现方法，其特征在于，所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥D)进行分频时，设置A＝C，B＝D。

9、如权利要求4所述任意分频器的实现方法，其特征在于，所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥2×D)进行分频时，设置A＝C，B＝2×D。

10、如权利要求5或9所述任意分频器的实现方法，其特征在于，所述B＝输出频率信号的频率×2/FD或当按分数(C/D，C≥2×D)进行分频时，与逻辑D4为触发器，在输入频率信号下降沿，若Y为1，将输出频率信号反向，输出输出频率信号。

11、如权利要求4所述任意分频器的实现方法，其特征在于，通过参数设置接口D5，可以设置输入参考频率参数A、输出参考频率参数B。