CN1474973A - 具有减少的引线计数的串行压缩总线接口 - Google Patents

具有减少的引线计数的串行压缩总线接口 Download PDF

Info

Publication number
CN1474973A
CN1474973A CNA018191878A CN01819187A CN1474973A CN 1474973 A CN1474973 A CN 1474973A CN A018191878 A CNA018191878 A CN A018191878A CN 01819187 A CN01819187 A CN 01819187A CN 1474973 A CN1474973 A CN 1474973A
Authority
CN
China
Prior art keywords
data
serial
division multiplexing
time division
consumers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018191878A
Other languages
English (en)
Other versions
CN1218258C (zh
Inventor
T・E・霍尔兰德
T·E·霍尔兰德
卡尔斯加尔德
E·S·卡尔斯加尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
International Digital Madison Patent Holding SAS
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1474973A publication Critical patent/CN1474973A/zh
Application granted granted Critical
Publication of CN1218258C publication Critical patent/CN1218258C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)

Abstract

一种具有减少的引线计数的串行压缩总线接口包含一个串并行转换器,该转换器具有单个串行数据输入线,该串行数据输入线适合于从多个数据源接收时分多路复用的串行数据。启动逻辑适合于输入至少一个数据有效信号,该信号标识该时分多路复用的串行数据对其有效的多个数据消费者中的每一个。

Description

具有减少的引线计数的串行压缩总线接口
技术领域
本发明总体上涉及数字数据通信,并且具体地涉及一种具有减少的引线计数的串行压缩总线接口。
背景技术
常规的串行压缩数据总线专用于单个压缩的数据流。而且,这种总线需要至少三到四个引线。通常的三线接口由一个串行数据信号、一个时钟信号和一个同步或帧同步信号组成。该数据在大小固定的分组中进行传递,并且分组的第一个比特由驱动该同步或帧信号活动来指示。
一种可供替换的三线接口使用有效信号来代替同步信号。该有效信号指示数据在该接口上何时有效。如前面所述的接口一样,这个接口也要求分组的长度固定。分组的第一个比特由驱动该有效信号活动来指示。然后,要求该有效信号在分组的持续时间内保持活动,并在该分组的结束处驱动为低。当该有效信号为不活动时,该数据被接收装置忽略。由于有效信号的活动边沿用于指示分组的第一个比特,因此该有效信号必须被驱动为对分组之间的至少一个比特时间是不活动的。
一种被广泛接受的串行传输接口使用四条线来传递数据、时钟、同步和有效信号。与三线接口一样,驱动该同步信号活动来指示分组的第一个比特。同样,使用该有效信号来识别数据在该接口上何时有效。这种方法给出了增加的灵活性,即:数据间隙可能在一个分组时间内存在。此外,因为同步信号指示一个新分组的开始,所以不需要在连续分组之间存在间隙。
根据此现有技术水平的现状,需要一种串行压缩数据总线,它传递多于一个的单独压缩数据流。并且,还需要这样一种串行压缩数据总线接口,它具有的引线数目少于常规串行压缩数据总线所需的引线数目。
发明内容
通过本发明,即一种具有减少的引线计数的串行压缩总线接口,不仅可以解决上述问题,还可以解决本技术领域的其它相关问题。
本发明通过将多个压缩的数据流时分多路复用到一条共享数据线上,而减少与常规串行压缩总线相关的引线计数。此外,本发明有利地对数据有效和数据请求握手信号进行编码,而不是像在常规串行压缩总线中所做的那样,对每个压缩数据流都使用一个独一无二的握手信号对。
根据下面对结合附图的优选实施例的详细说明,本发明的这些和其它方面、特征和优点将会更为清楚。
附图说明
图1是一种根据本发明的说明性实施例的串行压缩总线和串行压缩总线接口的框图;
图2是解释根据本发明的说明性实施例来对CB_DV[2:0]信号进行编码的图表;
图3是解释根据本发明的说明性实施例来对CB_REQ[3:0]信号进行编码的图表;
图4是解释根据本发明的说明性实施例的、总线的一些信号的时序关系的时序图;
图5是解释根据本发明的说明性实施例的、总线的一些信号的一些定时参数的图表;
具体实施方式
应该明白,本发明可以通过各种形式的硬件、软件、固件、专用处理器或它们的组合来实现。优选地,可以用硬件和软件的组合来实现本发明。
还应该明白,由于附图中描述的一些组成系统的部分可以通过软件来实施,那么根据本发明编程方式的不同,在系统各部分之间的实际连接也可不同。根据这里的指导,本领域的技术人员将能够执行本发明的这些以及类似的实施方案。
图1是根据本发明说明性实施例的一个串行压缩总线100和一个串行压缩总线接口199的框图。在此说明性实施例中,串行数据通过总线100进入一个集成电路。总线100用单个的串行数据线实施,该数据线在多个数据源的每一个之间被时间多路复用。来自不同数据源的分组数据在字节界限上被交织到该单个的串行数据线上。这些数据源的每一个被传递到接收应用设备的一个或更多个数据消费者。像这里使用的一样,术语“应用”表示压缩数据流的一个消费者或处理器,例如一个MPEG2视频解码器或一个AC-3音频解码器。
为了支持对多个同时的音频和视频流进行解码和显示,总线100将具有对多达七个单独的应用解码器的支持。就是说,总线100可以传递对应于七个应用解码器的七个压缩数据流。可以理解的是,尽管图1的说明性实施例中显示使用七个压缩数据流,但是本发明不限于此,而是根据本发明,可以使用任意可行数目的压缩数据流,同时不脱离本发明的精神和范围。
在当前的现有技术水平中,七个压缩数据流会在七个压缩数据接口上被传递。其中每一个接口通常会由至少三个信号组成,那么对于七个压缩数据流一共需要二十一个信号。根据本发明,总线100通过九个外部信号来传递七个压缩数据流,这九个外部信号是:CB_CLK;CB_DATA;CB_DV[2:0];以及CB_REQ[3:0]。通过将七个压缩数据流时分多路复用到一个共享数据线上,来减少总线100的引线计数。降低总线100的引线计数的另一个方法是对DV(数据有效)和REQ(数据请求)握手信号进行编码,而不是对每个压缩数据流都使用一个独一无二的握手信号对。
总线100包含下面五个输入:CB_CLK;CB_DATA;和CB_DV[2:0]。CB_CLK信号是压缩总线串行时钟,它支持的最高速度为100MHz。CB_DATA信号是压缩总线串行数据,它在CB_CLK的上升沿有效。CB_DV[2:0]信号指示:CB_DATA上的数据对于七个支持的应用设备中的一个是有效的。
每个BUF_FULL[6:0]信号代表一个压缩数据缓冲器。可以理解:词组“压缩数据缓冲器”和术语“FIFO”(先入先出)在这里可以互换地使用。当BUF_FULL[6:0]信号之一被设为A1”时,就指示该相应的压缩数据缓冲器已满,不能接受更多的数据。
总线100包含下面的输出:CB_REQ[3:0]。CB_REQ[3:0]信号对应于来自至少一个应用设备的请求。
每个BUF_SEL[6:0]信号代表一个应用设备。当BUF_SEL[6:0]信号之一被设为A1”时,就表示:该数据将被从该应用指定的FIFO中移除,并被发送至公共的传输解多路复用电路150。
一个总线接口电路199包含一个串并行转换器110、启动逻辑112,以及一个请求控制电路114。总线接口电路199被耦合到多个压缩数据缓冲器130-136,而这些压缩数据缓冲器接下来被通过多路复用器140和传输解多路复用器150耦合到主存储器。来自转换器110、启动逻辑112和请求控制电路114的信号被用于向多个压缩数据缓冲器130-136执行写入。
串并行转换器110将串行数据转换为并行数据。该串行数据被时分多路复用,并通过CB_DATA信号输入。并行数据是8比特(1字节)宽,并通过CDATA信号输出。该CDATA信号被提供到多个压缩数据缓冲器130-136。
启动逻辑112根据向其输入的CB_DV[2:0]信号,选择一个要向其写入数据的特定压缩数据缓冲器。依此,启动逻辑112输出BUF_SEL[6:0]信号。
请求控制电路114输入BUF_FULL[6:0]信号并输出CB_REQ[3:0]信号。因此,请求控制电路114指示:一个或更多个的压缩数据缓冲器130-136何时是满的,且因此没有更多数据可以写入其中。
如上所述,CB_DV[2:0]信号用于指示:对于七个应用FIFO 130-136之一,在CB_DATA上出现了有效信号。图2是解释根据本发明的说明性实施例来对CB_DV[2:0]信号进行编码的图表。编码是如此选择的:使支持三个单独选通信号以将数据选通至视频解码器中的外部IC能够与总线100一同工作,并且还支持两个压缩视频流和一个压缩音频流。CB_DV[2:0]信号将在CB_CLK信号的上升沿更改状态。CB_DV[2:0]信号将在最少八个CB_CLK周期内和在若干的八个CB_CLK周期内保持一个状态。在CB_DATA信号上出现的数据在一个时间上只可对一个应用FIFO有效。
如上面所述,每个应用的串行数据被转换成字节宽的并行格式,并发送到合适的压缩数据缓冲器。对于每个应用设备实现一个FIFO(FIFO130-136之一)。应该理解的是,为所有应用设备接收的累积数据速率不应该超过所有输入信道的最大数据速率的总和。
CB_REQ[3:0]信号被用于为应用设备130-136的每一个请求压缩数据。当在应用FIFO中有可用的空间时,相应的CB_REQ线将被驱动为高。当在应用FIFO中没有可用的空间时,相应的CB_REQ线将被驱动为低。CB_REQ[]线中的几个可以同时为高。
在本发明的说明性实施例中,CB_REQ[3:0]可以唯一地标识来自多至四个唯一的应用设备的数据请求。在这个实施例中可以了解,将其中四个应用设备聚合成组,使它们共享一条单独的CB_REQ线。然而可以理解的是,本发明不需要应用设备的任何特殊的分组或在应用设备之间共享CB_REQ线。根据在这里提供的本发明的指导,本领域技术人员可以容易地想出这些应用设备的不同分组来共享可用的CB_REQ线,或可以构想出一种本发明的实施方案,其中允许唯一地标识来自每个应用设备的请求。图3是解释根据本发明的说明性实施例来对CB_REQ[3:0]信号进行编码的图表。
CB_REQ[1]信号映射到PIP/记录信道视频。在一个系统中,一个单独广播转发器上可以出现多个视频。为了允许对出现在一个单独的转发器上的多达四个的视频进行同时解码,CB_REQ[1]信号实际上映射到四个分开的压缩数据缓冲器上。当映射到CB_REQ[1]信号的所有压缩数据缓冲器都准备好接受数据时,那时CB_REQ[1]信号被驱动为高。如果映射到CB_REQ[1]信号的任意一个缓冲器未准备好去接收数据,则CB_REQ[1]信号保持为低。如果由转发器携带的数据没有以允许对所有出现的视频进行同时视频解码的方式进行多路复用,则有可能下溢一个或更多个由CB_REQ[1]服务的比特缓冲器。在此功能块中,没有作出从此状态恢复的规定。然而,根据这里提供的本发明的指导,相关领域的技术人员可以容易地想出总线100的各种修改配置,它们保持了本发明的精神和范围,同时允许从下溢状态的恢复。图4是解释根据本发明的说明性实施例的总线100的一些信号的时序关系的时序图。图5是解释根据本发明的说明性实施例的总线100的一些信号的一些时间参数的图表。
尽管这里已经参照附图描述了说明性的实施例,但是应该明白,本系统和方法不限于这些确切的实施例,本领域的技术人员也可以在不脱离本发明的范围或精神的基础上进行各种其它改动和修正。这种改动和修正被预定为包含在本发明的范围之中,如附带的权利要求书所定义的。

Claims (10)

1.一种串行压缩总线接口,包含:
具有一个单独串行数据输入线的串并行转换器(110),该串行数据输入线适合于从多个数据源接收时分多路复用的串行数据(CB_DATA);和
启动逻辑电路(112),适合于输入至少一个数据有效信号,该数据有效信号识别该时分多路复用串行数据对其有效的多个数据消费者的每一个。
2.根据权利要求1的串行压缩总线接口,其中所述串并行转换器还适合于将该时分多路复用的串行数据(CB_DATA)转换成并行数据(CDATA),且将该并行数据输出到该多个数据消费者。
3.根据权利要求1的串行压缩总线接口,还包含一个请求控制电路(114),它适合于输出至少一个请求信号(CB_REQ),为该多个数据消费者之中的至少一个请求该时分多路复用的串行数据(CB_DATA)。
4.根据权利要求3的串行压缩总线接口,还包含至少一个编码器,它适合于对至少一个数据有效信号和至少一个请求信号中的至少一个进行编码,以对应于该多个数据消费者之中的多于一个的数据消费者。
5.根据权利要求3的串行压缩总线接口,其中请求控制电路(114)还适合于对该至少一个请求信号(CB_REQ)进行编码,以对应于该多个数据消费者之中的多于一个的数据消费者。
6.一种用于将串行压缩数据从多个数据源发送到多个数据消费者的方法,包含步骤:
对来自该多个数据源的串行压缩数据(CB_DATA)进行时分多路复用,来产生时分多路复用的串行压缩数据(CDATA);和
将该时分多路复用的串行压缩数据发送到该多个数据消费者。
7.根据权利要求6的方法,其中所述发送步骤是在一条单独的数据线上发送该时分多路复用的串行压缩数据。
8.根据权利要求6的方法,还包含对一个数据有效信号进行编码的步骤,以指示该时分多路复用的串行压缩数据对于该多个数据消费者之中的多于一个的数据消费者是有效的。
9.根据权利要求6的方法,还包含对一个请求信号(CB_REQ)进行编码的步骤,以指示该时分多路复用的串行压缩数据被该多个数据消费者之中的多于一个的数据消费者请求。
10.一种用于将串行压缩数据从多个数据源发送到多个数据消费者的方法,包含步骤:
对来自该多个数据源的串行压缩分组数据(CB_DATA)进行交织,来产生时分多路复用的串行压缩数据(CDATA);和
将该时分多路复用的串行压缩数据发送到该多个数据消费者。
CN018191878A 2000-11-20 2001-11-08 具有减少的引线计数的串行压缩总线接口 Expired - Fee Related CN1218258C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/716,721 US7359376B1 (en) 2000-11-20 2000-11-20 Serial compressed bus interface having a reduced pin count
US09/716,721 2000-11-20

Publications (2)

Publication Number Publication Date
CN1474973A true CN1474973A (zh) 2004-02-11
CN1218258C CN1218258C (zh) 2005-09-07

Family

ID=24879158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN018191878A Expired - Fee Related CN1218258C (zh) 2000-11-20 2001-11-08 具有减少的引线计数的串行压缩总线接口

Country Status (10)

Country Link
US (1) US7359376B1 (zh)
EP (1) EP1337924B1 (zh)
JP (1) JP4073312B2 (zh)
KR (1) KR100795465B1 (zh)
CN (1) CN1218258C (zh)
AU (1) AU2002227278A1 (zh)
DE (1) DE60128257T2 (zh)
MX (1) MXPA03004365A (zh)
MY (1) MY128536A (zh)
WO (1) WO2002041576A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187947B1 (en) 2000-03-28 2007-03-06 Affinity Labs, Llc System and method for communicating selected information to an electronic device
CA2809894C (en) 2001-06-27 2017-12-12 Skky Incorporated Improved media delivery platform
TWI443557B (zh) * 2010-09-30 2014-07-01 Wintek Corp 觸控面板資料傳輸方法
US9832037B2 (en) 2014-12-22 2017-11-28 Sierra Wireless, Inc. Method and apparatus for register setting via multiplexed chip contacts
JP7078842B2 (ja) * 2018-02-08 2022-06-01 富士通株式会社 送信装置、受信装置、クロック転送方法およびプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2478913A1 (fr) * 1980-03-20 1981-09-25 Telediffusion Fse Concentrateur de systeme de communication pour relier plusieurs terminaux asynchrones de teleinformatique
US4656620A (en) 1984-09-19 1987-04-07 Itt Corporation Apparatus for obtaining reduced pin count packaging and methods
US4700341A (en) * 1985-10-30 1987-10-13 Racal Data Communications Inc. Stochastic time division multiplexing
US5202884A (en) 1991-06-28 1993-04-13 Digital Equipment Corporation Multiplexing scheme for modem control signals
KR950012069B1 (ko) * 1993-09-18 1995-10-13 엘지산전 주식회사 직렬통신을 이용한 외부데이타 입력장치
JP2694807B2 (ja) * 1993-12-16 1997-12-24 日本電気株式会社 データ伝送方式
US5621901A (en) 1994-10-31 1997-04-15 Intel Corporation Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other
US5835498A (en) 1995-10-05 1998-11-10 Silicon Image, Inc. System and method for sending multiple data signals over a serial link
US5926120A (en) * 1996-03-28 1999-07-20 National Semiconductor Corporation Multi-channel parallel to serial and serial to parallel conversion using a RAM array
US6108726A (en) 1996-09-13 2000-08-22 Advanced Micro Devices. Inc. Reducing the pin count within a switching element through the use of a multiplexer
JPH10173723A (ja) 1996-12-12 1998-06-26 Fujitsu Ltd データ転送方法及びデータ転送装置
US6094696A (en) * 1997-05-07 2000-07-25 Advanced Micro Devices, Inc. Virtual serial data transfer mechanism
US5940402A (en) 1997-06-06 1999-08-17 Timeplex, Inc. Method and apparatus for TDM interrupt transmissions between multiple devices and a processor
US6269435B1 (en) * 1998-09-14 2001-07-31 The Board Of Trustees Of The Leland Stanford Junior University System and method for implementing conditional vector operations in which an input vector containing multiple operands to be used in conditional operations is divided into two or more output vectors based on a condition vector
US6044030A (en) 1998-12-21 2000-03-28 Philips Electronics North America Corporation FIFO unit with single pointer
US6636483B1 (en) * 1999-02-25 2003-10-21 Fairchild Semiconductor Corporation Network switch with zero latency flow control
US6611538B1 (en) * 1999-05-27 2003-08-26 3Com Corporation Data transmission synchronization system
US6944186B2 (en) * 1999-12-14 2005-09-13 General Instrument Corporation MPEG re-multiplexer having multiple inputs and multiple outputs

Also Published As

Publication number Publication date
DE60128257T2 (de) 2007-10-31
WO2002041576A2 (en) 2002-05-23
WO2002041576A3 (en) 2003-03-27
EP1337924B1 (en) 2007-05-02
MXPA03004365A (es) 2003-08-19
JP4073312B2 (ja) 2008-04-09
MY128536A (en) 2007-02-28
AU2002227278A1 (en) 2002-05-27
US7359376B1 (en) 2008-04-15
DE60128257D1 (de) 2007-06-14
KR20030059229A (ko) 2003-07-07
KR100795465B1 (ko) 2008-01-17
EP1337924A2 (en) 2003-08-27
CN1218258C (zh) 2005-09-07
JP2004514379A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
US7356051B2 (en) Digital visual interface with audio and auxiliary data cross reference to related applications
CN1091336C (zh) 标题数据处理电路及其方法
US8000350B2 (en) Reducing bandwidth of a data stream transmitted via a digital multimedia link without losing data
USRE41569E1 (en) Method of processing variable size blocks of data by storing numbers representing size of data blocks in a fifo
US20130002953A1 (en) Transmission apparatus, receiving apparatus, transmission method, and receiving method
US7567588B2 (en) Transmission system
US5424733A (en) Parallel path variable length decoding for video signals
CN1509569A (zh) 数据发送方法、数据接收方法、数据发送装置以及数据接收装置
CN1905655A (zh) 通过标准视频电缆提供音频
CN112653861A (zh) 一种基于gt接口的多通道视频数据传输方法及装置
CN1218258C (zh) 具有减少的引线计数的串行压缩总线接口
CN102420981B (zh) 转码装置和转码方法
US7792152B1 (en) Scheme for transmitting video and audio data of variable formats over a serial link of a fixed data rate
US5825778A (en) VSB modulator input interfrace using simple standard
US6993139B2 (en) Method of and apparatus for decoding audio data
US6445825B2 (en) Apparatus and method of generating compressed data
JP2003274216A (ja) データ同期化装置
KR102633455B1 (ko) 멀티 채널 영상의 인코딩 장치
US20240330229A1 (en) Efficient transmission of Video and Audio over Slave FIFO Interface
KR0183137B1 (ko) 고선명 텔레비젼 부호화 시스템
EP1030525A2 (en) Data generation for multichannel video/audio signals
KR100783971B1 (ko) 음성 데이터 수신모듈
JPH0993131A (ja) デコード装置
JP2001197130A (ja) データ伝送方法及びデータ伝送装置
JPS6229329A (ja) スタツフ多重送信回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING S.A.

Address before: French Boulogne

Patentee before: THOMSON LICENSING S.A.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190131

Address after: Paris France

Patentee after: International Digital Madison Patent Holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

Effective date of registration: 20190131

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING S.A.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050907

Termination date: 20201108