CN1464546A - 浅沟道隔离物的制造方法及部分去除氧化层的方法 - Google Patents

浅沟道隔离物的制造方法及部分去除氧化层的方法 Download PDF

Info

Publication number
CN1464546A
CN1464546A CN 02123098 CN02123098A CN1464546A CN 1464546 A CN1464546 A CN 1464546A CN 02123098 CN02123098 CN 02123098 CN 02123098 A CN02123098 A CN 02123098A CN 1464546 A CN1464546 A CN 1464546A
Authority
CN
China
Prior art keywords
isolating member
density
etchant
oxide layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 02123098
Other languages
English (en)
Other versions
CN1224091C (zh
Inventor
李培瑛
吴昌荣
何慈恩
陈逸男
苏显文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CN 02123098 priority Critical patent/CN1224091C/zh
Publication of CN1464546A publication Critical patent/CN1464546A/zh
Application granted granted Critical
Publication of CN1224091C publication Critical patent/CN1224091C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)

Abstract

本发明提供一种浅沟道隔离物的制造方法，首先，提供一形成有沟道(其深宽比例如大于3)的半导体基底。然后顺应性地在所述沟道的侧壁与底部以及所述半导体基底的表面形成一氧化层，接着，利用旋转喷洒方式在所述沟道填入液体蚀刻遮蔽物，以当作蚀刻遮蔽物，其具有第一密度。其次，利用旋转喷洒方式在所述半导体基底表面施以蚀刻剂，去除部分所述氧化层，以露出所述半导体基底的上表面并且留下所述沟道底部的氧化层，其中所述蚀刻剂具有第二密度，而所述第二密度小于所述第一密度。

Description

浅沟道隔离物的制造方法及部分去除氧化层的方法
技术领域
本发明涉及一种半导体集成电路(semiconductor integrated circuits)的制造技术，特别涉及一种应用旋转喷洒蚀刻步骤(spin spray etching)的无孔洞(void-free)的浅沟道隔离物(5tallow trench isolation)的制造方法。
背景技术
用来区分半导体基底的主动区域(active region)的沟道隔离物的方法，例如浅沟道隔离物(shallow trench isolation，STI)或是凹槽二氧化硅(recessedsilicon dioxide isolation；ROI)已广泛地应用于目前的集成电路制作过程。所述沟道隔离物的方法例；如在半导体基底的既定位置形成沟道；然后利用化学气相沉积法(chemical vapor deposition，CVD)在所述沟道填入绝缘材料(insulating materials)，接着利用化学机械研磨法(chemical mechanicalpolishing；CMP)进行平坦化步骤，以构成表面平坦的浅沟道隔离物。
然而，随着集成电路技术的发展，当作主动元件之间的隔离区的浅沟道隔离物的尺寸已经缩小至0.11μm或是0.11μm以下，浅沟道的深宽比(亦即深度/宽度)甚至高达3或4以上，即使采用填沟能力较佳的高密度电浆化学气相沉积法，依然无法避免在浅沟道隔离物内产生孔洞(void)或是缝隙(seam)，所述孔洞或是缝隙的存在，有可能使得后续沉积于半导体基底表面的导电材料，陷于浅沟道隔离物之内的孔洞，进而导致元件之间不当的短路。
发明内容
本发明的目的在于提供一种高深宽比(high aspect ratio)的浅沟道隔离物的制作方法，能够消除浅沟道隔离物内部的孔洞，进而改善孔洞所衍生的问题。
根据所述目的，本发明提供一种浅沟道隔离物的制造方法，首先，提供一形成有沟道(其深宽比例如大于3)的半导体基底。然后顺应性地在所述沟道的侧壁与底部以及所述半导体基底的表面形成一氧化层，接着，利用旋转喷洒方式在所述沟道填入液体蚀刻遮蔽物，其具有第一密度。其次，利用旋转喷洒方式在所述半导体基底表面施以蚀刻剂，去除部分所述氧化层，以露出所述半导体基底的上表面并且留下所述沟道底部的氧化层，其中所述蚀刻剂具有第二密度，而所述第二密度小于所述第一密度。
再者，所述浅沟道隔离物的制造方法中，在利用蚀刻剂去除所述氧化层之后还包括下列步骤：利用去离子水清洗所述蚀刻剂、所述液体蚀刻遮蔽物；干燥所述半导体基底；以及在残留于所述沟道底部的氧化层上方形成一沉积氧化层。
再者，所述浅沟道隔离物的制造方法中，填入液体蚀刻遮蔽物的旋转速度大约控制在介于1000-500rpm。并且，填入蚀刻剂的旋转速度大约控制在介于1500-2000rpm。
再者，所述浅沟道隔离物的制造方法中，液体蚀刻遮蔽物例如为界面活性剂，如聚丙烯酸(polyacylic aiccd)，或是其他高密度、低黏度、低毒性、价格便宜的化合物。例如磷酸、醋酸、乙二醇等。
并且，所述蚀刻剂是稀释氢氟酸溶液(diluted hvdrofluoric acid solution)或是缓冲氧化蚀刻剂(buffered oxide etchant；BOE)，其密度小于所述液体蚀刻遮蔽物，并且两者不容易互溶。具体而言，所述液体蚀刻遮蔽物的密度在室温下(25℃)大约介于1.1-2.0g/cm3，并且所述蚀刻剂的密度大约为1g/cm3。
再者，所述浅沟道隔离物的制造方法，填入液体蚀刻遮蔽物的操作温度可以控制在大约介于25-40℃之间。具体方式例如提高半导体基底的温度。
再者，所述浅沟道隔离物的制造方法中，氧化层是利用高密度电浆化学气相沉积法形成的二氧化硅层。
再者，所述浅沟道隔离物的制造方法中，液体蚀刻遮蔽物的黏度最好小于所述蚀刻剂的黏度。
再者，本发明的方法，不限于应用在浅沟道隔离物的制作过程，其也适用于形成有沟道的半导体基底的氧化物的去除方法，包括下列步骤：顺应性地在所述沟道的侧壁与底部以及所述半导体基底的表而形成一氧化层；利用旋转喷洒方式在所述沟道填入液体蚀刻遮蔽物，以当作蚀刻遮蔽物，其具有第一密度：以及利用旋转喷洒方式在所述半导、体基底表面施以蚀刻剂，去除部分所述氧化层，以露出所述半导体基底的上表面并且留下所述沟道底部的氧化层，其中所述蚀刻剂具有第二密度，而所述第二密度小于所述第一密度。
为了让本发明的所述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1显示本发明实施例使用的旋转喷蚀刻装置的示意图；
图2-图6显示本发明实施例的浅沟道隔离物的制作过程剖面图。
具体实施方式
以下利用图1所示的旋转喷蚀刻装置的示意图，以及2图-图6所示的浅沟道隔离物的制作过程剖面图，以更详细地说明本发明的实施例。
如图1所示，本发明实施例所采用的旋转喷蚀刻装置包括旋转喷洒蚀刻机台1的外周(enclosure)20；喷嘴配件(nozzle assembly)25，其连接于图中显示的蚀刻剂供给装置，用来喷洒蚀刻剂24或是液体蚀刻遮蔽物；晶片平台(wafer plate)21，经由旋转轴(spin shaft)22连接于旋转控制机构(spincontrollable mechanism)23于半导体晶片或是半导体基底100。
其次，请参照图2，其显示本发明实施例形成浅沟道隔离物的制作过程起始步骤，利用传统方法在半导体基底100的既定位置形成氮化硅等材料构成的硬罩幕(为了简化，图未显示)，然后以所述硬罩幕为蚀刻罩幕，选择性蚀刻所述半导体基底100，以形成高宽比例如介于3-6的沟道102。接着，利用高密度电浆化学气相沉积法(high density plasma chemical vapor deposition；HDPCVD)，顺应性地(conformally)在所述沟道的侧壁(sidewall)与底部(bottom portion)形成氧化层104，此氧化层104延伸于半导体基底100的上表面。
接着，请参照图3，利用图1所示的旋转喷洒蚀刻机台1之中的喷嘴配件25提供液体蚀刻遮蔽物(liquid etching shiela)106于放置并固定于晶片平台21上方的半导体基底100，此时，利用旋转控制机构23控制旋转轴22以控制旋转速度大约介于1000-1500rpm，使得液体蚀刻遮蔽物106填入所述沟道102，以在后续蚀刻步骤保护形成于沟道102底部的氧化层104。所述液体蚀刻递蔽物例如为不易溶于水的有机溶剂，其密度例如介于1.1-2.0之间。所述液体蚀刻遮蔽物的具体例为1，1-二氯乙烷或1，2二氯乙烷。当然，为了液体蚀刻遮蔽物106能够更有效率地填入沟道102，可以视需要将操作温度控制在25-40℃。
之后，请参照图4与图5：同样在所述旋转喷洒蚀刻机台1之中利用旋转啧洒方式在所述半导体基底100表面施以蚀刻剂(etchant)108，例如提供稀释氢氟酸或是缓冲氧化蚀刻剂(BOE)，其密度在室温下(大约25℃)大约为1，也就是在同一温度下小于所述液体蚀刻遮蔽物106的密度，使得两者不易互溶，并且蚀刻剂能够浮在所述液体蚀刻遮蔽物106的上方，并且控制旋转速度大约为1500-2000，去除部分所述氧化层104，以露出所述半导体基底100的上表面，并且留下所述沟道102底部与侧壁的氧化层104a。然后，利用去离子水(deionized water)清洗所述蚀刻剂108、所述液体蚀刻遮蔽物106以及蚀刻残留物质(residues)，接着，干燥所述半导体基底100。
然后，请参照图6，至少利用一吹高密度电浆化学气相沉种步骤，在残留于所述沟道102底部的氧化层104a上方形成一沉积氧化层110，以形成用来区隔主动区域的浅沟道隔离物STI。所述沉积氧化层110有可能经过二次以上的沉积步骤完成，并且最后必须利用化学机械研磨法或是旋转喷洒蚀刻机台1进行平坦化步骤。
发明功效
根据本发明实施例浅沟道隔离物的制作方法，能够消除浅沟道隔离物内部的孔洞，进而改善孔洞所衍生的问题。
虽然本发明已以较佳实施例公开，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当以权利要求为准。

Claims (13)

1.一种浅沟道隔离物的制造方法，其特征在于，它包括下列步骤：
提供一形成有沟道的半导体基底；
顺应性地在所述沟道的侧壁与底部以及所述半导体基底的表面形成一氧化层；
利用旋转喷洒方式在所述沟道填入液体蚀刻遮蔽物，其具有第一密度；以及
利用旋转喷洒方式在所述半导体基底表面施以蚀刻剂，去除部分所述气化层，以露出所述半导体基底的上表面并且留下所述沟道底部的氧化层，其中所述蚀刻剂具有第二密度，而所述第二密度小于所述第一密度。
2.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的在利用蚀刻剂去除所述氧化层之后还包括下列步骤：
利用去离子水清洗所述蚀刻剂、所述液体蚀刻遮蔽物；
干燥所述半导体基底；以及
在残留于所述沟道底部的氧化层上方形成一沉积氧化层
3.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述填入液体蚀刻遮蔽物的旋转速度大约介于1000-1500rpm。
4.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述填入蚀刻剂的旋转速度大约介于1500-2000rpm。
5.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述液体蚀刻遮蔽物是聚丙烯酸的界面活性剂。
6.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述蚀刻剂是稀释氢氟酸溶液或是缓冲氧化蚀刻剂。
7.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述沟道的深宽比大约介于3-6之间。
8.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述第一密度在室温下大约介于1.1-2.0，并且所述第二密度大约为l。
9.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述填入液体蚀刻遮蔽物的操作温度大约介于25-40℃之间。
10.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述氧化层是利用高密度电浆化学气相沉积法形成的二氧化硅层。
11.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述液体蚀刻遮蔽物的黏度小于所述蚀刻剂的黏度。
12.如权利要求1所述的浅沟道隔离物的制造方法，其特征在于所述的所述液体蚀刻遮蔽物是磷酸、醋酸、或是乙二醇。
13.一种部分去除氧化层的方法，通用于形成有沟道的半导体基底，其特征在于，包括下列步骤：
顺应性地在所述沟道的侧壁与底部以及所述半导体基底的表面形成一氧化层；
利用旋转喷洒方式在所述沟道填入液体蚀刻遮蔽物，以当作蚀刻遮蔽物，其具有第一密度；以及
利用旋转喷洒方式在所述半导体基底表面施以蚀刻剂，去除部分所述气化层，以露出所述半导体基底的上表面并且留下所述沟道底部的氧化层，其中所述蚀刻剂具有第二密度，而所述第二密度小于所述第一密度。
14.如权利要求13所述的部分去除氧化层的方法，在利用蚀刻剂去除所述氧化层之后，还包括下列步骤：利用去离子水清洗所述蚀刻剂、所述液体蚀刻遮蔽物。
CN 02123098 2002-06-12 2002-06-12 浅沟道隔离物的制造方法及部分去除氧化层的方法 Expired - Lifetime CN1224091C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02123098 CN1224091C (zh) 2002-06-12 2002-06-12 浅沟道隔离物的制造方法及部分去除氧化层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02123098 CN1224091C (zh) 2002-06-12 2002-06-12 浅沟道隔离物的制造方法及部分去除氧化层的方法

Publications (2)

Publication Number Publication Date
CN1464546A true CN1464546A (zh) 2003-12-31
CN1224091C CN1224091C (zh) 2005-10-19

Family

ID=29743436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02123098 Expired - Lifetime CN1224091C (zh) 2002-06-12 2002-06-12 浅沟道隔离物的制造方法及部分去除氧化层的方法

Country Status (1)

Country Link
CN (1) CN1224091C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1869284B (zh) * 2006-04-06 2010-08-04 株洲南车时代电气股份有限公司 一种旋转喷腐方法的化学挖槽工艺方法及装置
CN102361018A (zh) * 2011-10-13 2012-02-22 上海华力微电子有限公司 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN108878254A (zh) * 2017-05-11 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及光刻胶图案的清洗方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891401B1 (ko) * 2007-06-28 2009-04-02 주식회사 하이닉스반도체 반도체 소자의 화학적기계적 연마 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1869284B (zh) * 2006-04-06 2010-08-04 株洲南车时代电气股份有限公司 一种旋转喷腐方法的化学挖槽工艺方法及装置
CN102361018A (zh) * 2011-10-13 2012-02-22 上海华力微电子有限公司 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN102361018B (zh) * 2011-10-13 2013-12-18 上海华力微电子有限公司 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN108878254A (zh) * 2017-05-11 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件及光刻胶图案的清洗方法

Also Published As

Publication number Publication date
CN1224091C (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
KR100818708B1 (ko) 표면 세정을 포함하는 반도체소자 제조방법
TW201905987A (zh) 半導體裝置與其形成方法
US6287957B1 (en) Self-aligned contact process
CN108321083B (zh) 半导体结构及其形成方法
KR20010033345A (ko) Ｈｓｑ로 갭이 채워진 패턴화된 전도성층들에 대한 매우완전한 보더리스 비아들
CN1224091C (zh) 浅沟道隔离物的制造方法及部分去除氧化层的方法
KR100641506B1 (ko) 반도체 소자 세정 방법
US20230402288A1 (en) Method of removing step height on gate structure
US6794270B2 (en) Method for shallow trench isolation fabrication and partial oxide layer removal
US10002785B2 (en) Air-gap assisted etch self-aligned dual Damascene
CN111463169B (zh) 半导体装置的制造方法
KR100485167B1 (ko) 반도체 소자 및 그 제조 방법
CN110931485A (zh) 半导体存储器电容连接线结构及制备方法
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
US10796943B2 (en) Manufacturing method of semiconductor structure
KR100527530B1 (ko) 반도체소자의 제조방법
KR100254175B1 (ko) 반도체장치의텅스텐플러그형성방법
US7361546B2 (en) Method of forming conductive stud on vertical memory device
KR100490836B1 (ko) 박막 커패시터 및 그 제조 방법
KR100503350B1 (ko) 박막 커패시터 및 그 제조 방법
KR100450569B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100259170B1 (ko) 반도체 소자의 플러그 금속막 형성방법
KR20010058464A (ko) 반도체 소자의 캐패시터 제조 방법
CN115117060A (zh) 埋入式字线结构及其制造方法
KR19980038845A (ko) 반도체 장치의 금속 콘택방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20051019

CX01 Expiry of patent term