CN1455513A - 消除控制电路接收的信号中的自抖动的锁相环电路和方法 - Google Patents
消除控制电路接收的信号中的自抖动的锁相环电路和方法 Download PDFInfo
- Publication number
- CN1455513A CN1455513A CN03128693A CN03128693A CN1455513A CN 1455513 A CN1455513 A CN 1455513A CN 03128693 A CN03128693 A CN 03128693A CN 03128693 A CN03128693 A CN 03128693A CN 1455513 A CN1455513 A CN 1455513A
- Authority
- CN
- China
- Prior art keywords
- signal
- phase
- phase difference
- circuit
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims abstract description 7
- 230000006870 function Effects 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000011084 recovery Methods 0.000 claims description 16
- 230000015654 memory Effects 0.000 claims description 7
- 230000009022 nonlinear effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种用于消除控制电路接收的信号中的自抖动的PLL电路，包括相位比较电路(18)，用于产生指示收到的信号和来自PLL电路(17)的反馈输出信号之间的相位差的相位差信号；包括环路滤波器(1)，用于滤波所产生的相位差信号；包括振荡器(27)，由滤波后的相位差信号控制，用于产生PLL电路(17)的输出信号；环路滤波器(1)具有非线性传递函数。
Description
技术领域
本发明涉及一种用于消除控制电路接收的信号中自抖动的PLL电路，特别是在接收机中的时钟和数据恢复电路(CDR)发出的信号中的自抖动。
背景技术
图1根据现有技术示出ADPLL电路(ADPLL：全数字锁相环)。PLL电路可以是模拟的或是数字的。PLL电路是锁相环，并被用于同步两个振荡的频率和相位。在这种情况下，PLL电路主要包括：相位比较电路，用于产生相位差信号并确定收到的信号和来自PLL电路的反馈输出信号之间的相位差；下行环路滤波器，用于滤波产生的相位差信号；以及振荡器，由滤波的相位差控制并产生PLL电路的输出信号。
图2a根据现有技术示出用在图1所示的传统ADPLL电路中的数字环路滤波器(P-调节器)。图2b示出图2a所示的传统数字环路滤波器(P-调节器)的相关传输特性。
PLL电路是其中由参考频率来同步频率直到输出信号和参考信号在频率和相位上相匹配的电路。收到的信号通常是参考时钟信号。如果通过在接收机中的时钟和数据恢复电路CDR(时钟数据恢复)获得参考时钟信号，收到的信号受到从时钟和数据恢复电路CDR的自抖动和从数据抖动形成的抖动。
图2中描述的具有环路抖动的传统PLL电路用于稳定所应用的参考时钟信号。如图1所示，传统PLL电路作用就像其中所应用的参考时钟信号高频信号分量被滤除而低频信号分量通过的低通滤波器。结果，PLL电路抑制高频信号干扰，但是如果参考时钟信号的频率改变，则参考时钟信号会慢慢地发散。
图6a示出例如由时钟和数据恢复电路CDR产生并作用于PLL电路中的相位比较电路的参考时钟信号的自抖动。
如图2a所示，如图1所示的根据现有技术的传统PLL电路，包含线性P-调节器和线性环路滤波器。如图6a所示，如图2所示的数字环路滤波器的线性传递函数意味着依照增益因数k的设定值放大收到的信号的自抖动信号分量。依照数字环路滤波器的增益因数k的设定值放大时钟和数据恢复电路CDR产生的自抖动。增益因数k的设定值越高，自抖动信号分量的增益也越高。如果如图2a所示的线性P-调节器的增益因数k设置得较小，尽管以相同的方式减少了自抖动的增益，但如果增益因数k的设定值太低，ADPLL电路将不再能够跟随由时钟和数据恢复电路CDR发出的参考时钟信号。在这种情况下，由PLL电路稳定的时钟信号的频率离开收到的数据信号的频率，而且当向由稳定后的时钟信号定时的数据寄存器传送收到的数据时可能发生数据丢失。
发明内容
因此，本发明的目的是提供一种PLL电路，能够完全消除控制电路接收的信号中的自抖动，而且可以跟随在收到的信号中的频率变化。
根据本发明，通过具有在专利权利要求1中详细说明的特征的PLL电路，以及通过具有在专利权利要求10中详细说明的特征的方法来实现此目的。
本发明提供一种PLL电路，用于消除控制电路接收的信号中的自抖动，所述PLL电路具有：相位比较电路，用于产生指示收到的信号和来自PLL电路的反馈输出信号之间的相位差的相位差信号；环路滤波器，用于滤波所产生的相位差信号；振荡器，由滤波后的相位差信号控制，用于产生PLL电路的输出信号；环路滤波器具有非线性传递函数。
在PLL电路的一个优选实施例中，传递函数关于零点点对称。
这提供了在两个相位差振幅方向完全消除同样关于零点对称地发生的自抖动的优势。
在根据本发明的PLL电路的一个特别优选实施例中，环路滤波器的非线性传递函数具有三个传输范围：在第一传输范围中，环路滤波器具有用于小于等于第一阈值的小相位差的零信号增益；在第二传输范围中，环路滤波器具有用于第一阈值和第二阈值之间的中间相位差的非线性信号增益；以及在第三传输范围中，环路滤波器具有用于大于第二阈值的大相位差的恒定的最大信号振幅。
环路滤波器最好是数字的。
在根据本发明的PLL电路的一个特别优选实施例中，数字环路滤波器包括系数存储器，用于存储信号增益系数，并具有由相位差信号控制的、并且向乘法器传递存储的信号增益系数的多路复用器，所述乘法器将相位差信号与传递过来的信号增益系数相乘。
根据本发明的用于数字环路滤波器的系数存储器最好是可编程的。
在根据本发明的PLL电路的替换实施例中，环路滤波器是模拟的。
控制电路最好是用于接收机中的时钟和数据恢复电路，其中，恢复的时钟信号作用于相位比较电路。
本发明还提供一种方法，用于消除控制电路接收的信号中的自抖动，所述方法包括以下步骤，即：计算由控制电路接收的信号的相位和标称相位之间的相位差；放大控制电路接收的信号，其中，以非线性方式放大接收的信号，作为计算的相位差的函数。
在根据本发明用于消除控制电路接收的信号中的自抖动的方法的一个优选实施例中，计算的相位差与可编程的相位差阈值进行比较，对小于等于第一相位差阈值的小相位差，以第一传输范围中的零信号增益因数放大由控制电路接收的信号；对在第一相位差阈值与第二相位差阈值之间的中间相位差，在第二传输范围中以非线性方式通过作为计算的相位差的函数的可编程信号增益因数来放大由控制电路接收的信号；以及对大于相位差第二阈值的大相位差，以第三传输范围中的恒定最大信号振幅输出由控制电路接收的信号。
最好由信号处理器执行根据本发明的方法。
信号处理器最好是数字信号处理器DSP。
附图说明
为了解释对本发明重要的特征，在如下参照附图的文字中将描述用于消除控制电路接收的信号中的自抖动的、根据本发明的PLL电路和根据本发明的方法的优选实施例。
在图中：
图1示出根据现有技术的PLL电路；
图2a示出根据现有技术的环路滤波器；
图2b示出根据现有技术的传统环路滤波器的传递函数；
图3a示出根据本发明的环路滤波器的一个优选实施例；
图3b示出根据本发明的环路滤波器的另一优选实施例；
图4a示出如图3所示的根据本发明的环路滤波器的传递函数；
图4b示出根据本发明的模拟环路滤波器的另一传递函数；
图5示出针对参考时钟稳定使用根据本发明的PLL电路的接收电路；
图6a示出由时钟和数据恢复电路CDR发出的参考时钟信号的自抖动；
图6b示出根据本发明的PLL电路发出的如图6a所示的稳定输出时钟信号中的调节的自抖动。
图7示出用于消除接收的信号中的自抖动的根据本发明的方法的一个优选实施例的流程图。
具体实施方式
图3a示出用于根据本发明的用于消除接收的信号中的自抖动的PLL电路的具有非线性传递函数的环路滤波器的第一实施例。在图3中描述的环路滤波器1是数字的。在替换实施例中，环路滤波器是模拟的。
在图3a中描述的数字环路滤波器1是用在根据本发明的PLL电路中的非线性P-调节器。数字环路滤波器具有用于通过信号线3接收数字数据偏差信号的信号输入2。作用于信号输入2的相位差信号通过内部线路4被传递给分支节点5，并通过内部控制线路6控制包含在环路滤波器1中的多路复用器7。分支节点5还通过内部线路8与乘法器9相连。多路复用器7的输出同样通过线路10与乘法器9相连。乘法器9将来自多路复用器7的输出数值乘以相位差数值或相位差信号，并从数字环路滤波器1向信号输出12通过线路11发出加权相位差信号。
多路复用器7具有多个通过线路14与寄存器16中的系数存储单元15相连的信号输入13。在根据本发明的PLL电路的一个实施例中，寄存器16的信号增益系数KI是可变的或可编程的。
多路复用器7由施加于数字环路滤波器1的输入2的相位差信号通过控制线6控制，并且该多路复用器将一个输入13-i传递给输出线路10，用于和相位差信号相乘，作为应用的相位差数值的函数。
图3b示出根据本发明的数字环路滤波器1的简化实施例。在这个实施例中，在存储器16中直接存储传递函数的输出值。此实施例的优势是不需要乘法器。
图4a示出用于如图3a、3b所示的根据本发明的数字环路滤波器1的一个典型实施例的传递函数。作用于数字环路滤波器1的信号输入2的相位差数值依照非线性传递函数进行乘法，并作为加权相位差数值在环路滤波器1的输出12被发出。正如从图4a中可以看到的那样，传递函数关于相位差数值零点对称。
在环路滤波器1的第一传输范围I中，相位差数值小，而且为这个传输范围存储的信号增益系数是从零到第一相位差阈值PD1。如果作用于环路滤波器1的信号输入2的相位差数值在第一传输范围I中，也就是说在负第一相位差阈值-PD1和正阈值+PD1之间，多路复用器7向输出10传递信号增益系数ki，作为相位差数值的函数，这是存储在寄存器16中并具有数值零的信号增益系数ki。
如果相位差数值在第二传输范围II中，也就是说在第一相位差阈值PD1和第二相位差阈值PD2之间，非线性放大所应用的相位差数值。在另一实施例中，在范围II中线性放大相位差。
如果所应用的相位差数值在第三传输范围III中，也就是说相位差大于第二阈值PD2，将第二相位差数值限制在最大值Outmax。
在替换实施例中，环路滤波器1可以是模拟的。图4b示出由模拟元件形成的环路滤波器1的传递函数。
由时钟和数据恢复电路CDR发出的信号上的自抖动具有小振幅。在传输范围I中，因为信号增益因数是零，根据本发明的数字环路滤波器1完全去除或消除输入抖动。在范围II中，也就是说在第一相位差阈值PD1和第二相位差阈值PD2之间，依照系数的设定值不线性地放大所应用的相位差信号。如果所应用的相位差数值在第二阈值和最大数值PD2之上，以最大信号增益因数kmax乘以或放大相位差数值或相位差信号以形成最大输出信号Outmax。结果，PLL电路能够没有任何限制地跟随具有超过此最大数值的振幅的信号。
图5示出用于根据本发明用于消除自抖动的PLL电路的应用示例。根据本发明的PLL电路17包含图3中描述的环路滤波器1。PLL电路17还包含具有第一信号输入19和第二信号输入20的相位比较电路18。相位比较电路18具有通过线路22与数字环路滤波器1的输入2相连的信号输出21。相位比较电路18通过信号输入19和内部线路23与PLL电路17的输入24相连。
环路滤波器1的输出12通过线路25与可控振荡器27的输入26相连。如果根据本发明的PLL电路17是数字的，可控振荡器27是数字可控振荡器DCO。如果按照本发明的PLL电路17是模拟的，振荡器27的一个优选实施例是压控振荡器VCO。可控振荡器17具有通过线路29与PLL电路17的输出30相连的信号输出28。此外，振荡器27的输出28通过反馈线路31与相位比较电路18的第二信号输入20相连。
在图5描述的典型实施例中，接收机中的时钟和数据恢复电路31通过数据线路32接收数据。时钟和数据恢复电路利用收到的数据来获得用于数据信号的接收时钟，并通过时钟线路33向PLL电路17的信号输入24发出获得的时钟信号CDR-CLK。收到的时钟信号CDR-CLK被用作用于PLL电路17的参考时钟信号，并通过内部线路23被传递给相位比较电路18的第一信号输入19。相位比较电路18比较所应用的时钟信号的相位和来自可控振荡器27经过线路31反馈回来的输出信号的相位，并形成通过线路22作用于环路滤波器1的信号输入2的相位差信号。环路滤波器1通过利用如图4所示的传递函数放大信号来滤波相位差信号。所应用的相位差信号和相位差数值的信号增益在这种情况下是非线性的，而且最好利用关于相位差信号的零数值点对称的传递函数来执行信号放大。由于传输范围I，根据本发明的PLL电路17完全抑制了由CDR电路31产生的自抖动。但是，PLL电路17能够没有任何限制地跟随参考时钟信号CDR-CLK中的缓慢频率变化。如果作用于CDR电路31的数据信号的数据传输速率改变，由PLL电路17产生的稳定时钟信号的时钟频率跟随这个数据频率变化。
在图5所示的示例中，PLL电路17的信号输出通过时钟线路34与数据寄存器36的时钟信号输入35相连。在输入侧，数据寄存器36与来自时钟和数据恢复电路31的数据线路37相连，并接收恢复的数据。由曾经具有由CDR电路31从其上去除的自抖动的稳定时钟信号CLKout定时数据寄存器36，从而从数据寄存器36通过数据线路38发出的数据同样具有由CDR电路31从其上去除的自抖动。如果由CDR电路31接收的数据的数据传输速率，以及因此已经产生的参考时钟信号CDR-CLK的频率发生改变，PLL电路17跟随差频率变化而且以改变后的时钟频率定时数据寄存器36。这确保由CDR电路31接收的数据的数据接收频率和从PLL电路17发出的稳定时钟信号CLKout的时钟频率不是互不相同，从而可以不发生数据丢失。
图6a示出在PLL电路17的信号输入24处，由CDR电路31发出的恢复的参考时钟信号CDR-CLK上的自抖动。
图6b示出如图6a所示在PLL电路17的信号输出30处，用输入信号(在这种情况下，自抖动CDR)在从PLL电路17发出的稳定时钟信号CLKout上调节的自抖动。如从图6b可以看到的那样，根据本发明的PLL电路17完全去除了CDR电路31的内在抖动或自抖动。借助于非线性P-调节器1或非线性环路滤波器1关于零点去除内在抖动。
图7示出用于消除控制电路31发出的信号的自抖动的根据本发明的方法的特别优选实施例的流程图。
在根据本发明的方法中，首先确定在控制电路接收的信号的相位和标称相位之间的相位差，然后以非线性方式放大控制电路接收的信号，作为确定的相位差数值的函数。在这种情况下，计算的相位差最好与可编程的相位差阈值相比较。
在开始步骤S0之后，在第一步骤S1中计算收到的参考时钟信号的相位和标称相位的相位差和相位差数值。
在步骤S2中，计算的相位差数值(相位误差)PE与最大阈值PD2比较。如果相位误差PE大于最大第二阈值PD2，在步骤S3中，以最大信号增益因数kmax放大所应用的相位差信号或相位差数值PE，并作为最大输出信号Outmax输出，在步骤S11中处理结束。
如果作为在步骤S1中计算的相位误差或相位差PE小于最大第二阈值PD2，在步骤S4中相位差与第一、较低的阈值数值PD1相比较。如果发现确定的相位差PE大于第一、较低的阈值PD1，在步骤S5中以非线性方式用编程的信号增益因数ki乘以相位差PE、发出相位差PE，而且在步骤S11中结束处理。
如果发现在步骤S4中计算的相位差数值PE也低于第一、较低的阈值PD1，在步骤S6中相位差PE与负第一阈值-PD1相比较。如果相位差数值PE大于负第一阈值PD1，相位差位于图4中描述的传递函数的传输范围I中，并在步骤S7中用信号增益因数零乘以相位差数值，而且在步骤S11中结束处理。这消除了具有小振幅的自抖动。
如果发现在步骤S6中相位差小于负第一阈值PD1，在步骤S8中执行检查以确定计算的相位差数值PE是大于还是小于负第二最大阈值PD2。如果相位差PE大于负第二阈值-PD2，相位差数值在传输范围IIB中，而且在步骤S9中依照非线性传递函数以信号增益因数ki乘以相差PE，而且在步骤S11中结束处理。
如果计算的相位差PE小于负第二阈值-PD2，那么这样相位差数值就在传递函数范围IIIB中，在步骤S10中以最大增益因数kmax乘以相位差数值以形成最大可能的负输出信号值-Outmax，输出，而且在步骤S11中结束处理。
最好在信号处理器中实现根据本发明的方法。信号处理器最好是数字信号处理器DSP。
如图7所示，根据本发明的方法也可以与更复杂的滤波器一起使用。如果作用于PLL电路的输入信号的中心频率与PLL的中心频率不相同，那么使用PI-调节器作为环路滤波器。在这种情况下，由根据本发明的数字环路滤波器1在PI-调节器中形成P-调节器。I-调节器与P-调节器并联。
依靠根据本发明的PLL电路17的自抖动的消除作为结果与抖动标准“E1ETS300011/ITU-TI.431多路存取”和抖动标准“T1G824/ITU-TI.431”相兼容。除了兼容于抖动标准，根据本发明的P-调节器和根据本发明的环路滤波器1提供了它们最大程度上减少功率消耗和串扰的优势。
附图标记对照表1 数字环路滤波器2 输入3 线路4 线路5 分支点6 控制线7 多路复用器8 线路9 乘法器10 线路11 线路12 输出13 多路复用器输入14 线路15 系数存储单元16 存储器17 PLL电路18 相位比较电路19 输入20 输入21 输出22 线路23 线路24 PLL电路输入25 线路26 输入27 可控振荡器28 输出29 线路30 PLL电路输出31 用于时钟和数据恢复的电路32 数据线33 时钟线34 时钟线35 时钟输入36 数据寄存器37 数据线38 数据线
Claims (13)
1、一种用于消除控制电路接收的信号中的自抖动的PLL电路，包括：
(a)相位比较电路(18)，用于产生指示收到的信号和来自PLL电路
(17)的反馈输出信号之间的相位差的相位差信号；
(b)环路滤波器(1)，用于滤波所产生的相位差信号；
(c)振荡器(27)，由滤波后的相位差信号控制，用于产生PLL电路
(17)的输出信号；
其中
(d)环路滤波器(1)具有非线性传递函数。
2、按照权利要求1所述的PLL电路，其特征在于传递函数是点对称的。
3、按照权利要求1或2所述的PLL电路，其特征在于环路滤波器(1)的非线性传递函数具有三个传输范围(I，II，III)：在第一传输范围(I)中，环路滤波器(1)具有用于小于等于第一阈值(PD1)的小相位差的零信号增益；在第二传输范围(II)中，环路滤波器(1)具有用于第一阈值(PD1)和第二阈值(PD2)之间的中间相位差的非线性信号增益；以及在第三传输范围(III)中，环路滤波器(1)具有用于大于第二阈值(PD2)的大相位差的恒定的最大信号振幅。
4、按照上述权利要求中之一所述的PLL电路，其特征在于环路滤波器(1)是数字的。
5、按照权利要求4所述的PLL电路，其特征在于数字环路滤波器(1)包括存储器(16)，用于存储信号增益系数(Ki)，以及包括由相位差信号控制的、并向乘法器(9)传递所存储的作为相位差信号的函数的信号增益系数的多路复用器(7)，所述乘法器(9)将相位差信号与传递过来的信号增益系数(K1)相乘。
6、按照权利要求4所述的PLL电路，其特征在于数字环路滤波器(1)包括存储器(16)，用于存储来自数字环路滤波器(1)的输出值(outi)，以及包括由相位差信号控制的、并传递作为相位差信号的函数的存储的输出数值的多路复用器(7)。
7、按照权利要求5或6所述的PLL电路，其特征在于存储器(16)是可编程的。
8、按照权利要求1到3之一所述的PLL电路，其特征在于PLL电路(17)是模拟的。
9、按照上述权利要求中之一所述的PLL电路，其特征在于控制电路(31)是用于接收机中的时钟和数据恢复CDR的电路，其中，恢复的时钟信号作用于相位比较电路(18)。
10、一种用于消除控制电路(31)接收的信号中的自抖动的方法，包括以下步骤：
(a)计算由控制电路(31)接收的信号(CDR-CLK)的相位和标称
相位之间的相位差，
(b)放大由控制电路(31)接收的信号，其中，以非线性方式放大
接收的信号，作为计算的相位差的函数。
11、按照权利要求10所述的方法，其特征在于计算的相位差(PE)与相位差的阈值进行比较，对小于等于第一相位差阈值(PD1)的小相位差，以第一传输范围(I)中的零信号增益因数放大由控制电路接收的信号；对在第一相位差阈值(PD1)与第二相位差阈值(PD2)之间的中间相位差，在第二传输范围(II)中以非线性方式通过作为计算的相位差(PE)的函数的可编程信号增益因数放大由控制电路接收的信号；以及对大于第二阈值(PD2)的大相位差，以第三传输范围(III)中的恒定最大信号增益因数(kmax)放大由控制电路接收的信号，从而输出信号设定为最大值outmax。
12、一种用于执行权利要求10所要求方法的信号处理器。
13、按照权利要求12所述的信号处理器，其特征在于信号处理器是数字信号处理器(DSP)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10219857.8 | 2002-05-03 | ||
| DE10219857A DE10219857B4 (de) | 2002-05-03 | 2002-05-03 | PLL-Schaltung und Verfahren zur Eliminierung von Eigenjitter eines von einer Regelungsschaltung empfangenen Signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1455513A true CN1455513A (zh) | 2003-11-12 |
| CN1237719C CN1237719C (zh) | 2006-01-18 |
Family
ID=29265047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031286933A Expired - Lifetime CN1237719C (zh) | 2002-05-03 | 2003-05-06 | 消除控制电路接收的信号中的自抖动的锁相环电路和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6836188B2 (zh) |
| CN (1) | CN1237719C (zh) |
| DE (1) | DE10219857B4 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102474497A (zh) * | 2009-07-30 | 2012-05-23 | 松下电器产业株式会社 | 符号率检测器和接收装置 |
| CN101657968B (zh) * | 2007-04-12 | 2012-07-25 | 泰拉丁公司 | 成本有效的低噪声单环路合成器 |
| CN101902219B (zh) * | 2005-02-09 | 2012-12-05 | 美国亚德诺半导体公司 | 用于数字视频接口的可适应的锁相环路传递函数 |
| CN104113329A (zh) * | 2013-04-18 | 2014-10-22 | 瑞萨电子株式会社 | 锁频环电路和半导体集成电路 |
| CN111934842A (zh) * | 2020-07-08 | 2020-11-13 | 中北大学 | 一种电学稳相时钟分配系统及方法 |
| CN114754680A (zh) * | 2022-06-14 | 2022-07-15 | 探维科技(北京)有限公司 | 光栅尺及其测量精度的提升方法、装置、介质和设备 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004050411B4 (de) * | 2004-10-15 | 2006-08-31 | Infineon Technologies Ag | Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite |
| DE102004052416B4 (de) * | 2004-10-28 | 2012-05-10 | Infineon Technologies Ag | Regelkreisfilter |
| US7620136B2 (en) * | 2006-02-03 | 2009-11-17 | Infineon Technologies Ag | Clock and data recovery circuit having gain control |
| US9490968B2 (en) * | 2014-02-27 | 2016-11-08 | Cavium, Inc. | CDR voter with improved frequency offset tolerance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581074B2 (ja) * | 1987-05-20 | 1997-02-12 | ソニー株式会社 | デジタルｐｌｌ回路 |
| JPH02311893A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | 高精度ｐｌｌ装置 |
| US5402425A (en) * | 1990-07-10 | 1995-03-28 | Telefonaktiebolaget L M Ericsson | Phase locking circuit for jitter reduction in a digital multiplex system |
| US5168245A (en) * | 1991-10-30 | 1992-12-01 | International Business Machines Corporation | Monolithic digital phaselock loop circuit having an expanded pull-in range |
| FI98480C (fi) * | 1993-12-23 | 1997-06-25 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely silmukkasuodattimen ohjaamiseksi |
| US6011440A (en) * | 1997-03-18 | 2000-01-04 | Linear Technology Corporation | Amplifier having output range that exceeds supply voltage |
| DE10022486C1 (de) * | 2000-05-09 | 2002-01-17 | Infineon Technologies Ag | Digitaler Phasenregelkreis |
| JP2002057727A (ja) * | 2000-08-10 | 2002-02-22 | Hitachi Ltd | 半導体集積回路および光通信モジュール |
-
2002
- 2002-05-03 DE DE10219857A patent/DE10219857B4/de not_active Expired - Fee Related
-
2003
- 2003-05-02 US US10/429,188 patent/US6836188B2/en not_active Expired - Lifetime
- 2003-05-06 CN CNB031286933A patent/CN1237719C/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101902219B (zh) * | 2005-02-09 | 2012-12-05 | 美国亚德诺半导体公司 | 用于数字视频接口的可适应的锁相环路传递函数 |
| CN101657968B (zh) * | 2007-04-12 | 2012-07-25 | 泰拉丁公司 | 成本有效的低噪声单环路合成器 |
| CN102474497A (zh) * | 2009-07-30 | 2012-05-23 | 松下电器产业株式会社 | 符号率检测器和接收装置 |
| CN104113329A (zh) * | 2013-04-18 | 2014-10-22 | 瑞萨电子株式会社 | 锁频环电路和半导体集成电路 |
| CN104113329B (zh) * | 2013-04-18 | 2019-06-14 | 瑞萨电子株式会社 | 锁频环电路和半导体集成电路 |
| CN111934842A (zh) * | 2020-07-08 | 2020-11-13 | 中北大学 | 一种电学稳相时钟分配系统及方法 |
| CN114754680A (zh) * | 2022-06-14 | 2022-07-15 | 探维科技(北京)有限公司 | 光栅尺及其测量精度的提升方法、装置、介质和设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040012448A1 (en) | 2004-01-22 |
| CN1237719C (zh) | 2006-01-18 |
| US6836188B2 (en) | 2004-12-28 |
| DE10219857A1 (de) | 2003-12-04 |
| DE10219857B4 (de) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1026745C (zh) | 具有串联复合的多累加器的分数n合成 | |
| CN1193535C (zh) | 具有双锁相环的定时电路以及产生时钟信号的方法 | |
| CN1258259C (zh) | 利用波形发生器的频率调制器 | |
| CN1630196A (zh) | 时钟同步器 | |
| KR102384609B1 (ko) | 멀티 레인 데이터 수신기의 클럭 데이터 복구 | |
| US10211972B2 (en) | Deserialized dual-loop clock radio and data recovery circuit | |
| CN1302499A (zh) | 奈奎斯特滤波器及其方法 | |
| CN1606239A (zh) | 具有可选的常规或者快速锁定能力的数字锁相环 | |
| CN1535502A (zh) | 具有外部早/晚输入的时钟数据恢复系统 | |
| CN1444338A (zh) | 频率调制器，频率调制方法，和无线电线路 | |
| CN1455513A (zh) | 消除控制电路接收的信号中的自抖动的锁相环电路和方法 | |
| CN1815549A (zh) | 早反射再现设备和声场效果再现的方法 | |
| CN1867119A (zh) | 一种射频远端模块中时钟恢复方法和装置 | |
| CN1224178C (zh) | 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法 | |
| CN100337421C (zh) | 数据和时钟恢复电路以及包含多个这种电路的设备 | |
| US6553087B1 (en) | Interpolating bandpass filter for packet-data receiver synchronization | |
| CN1816183A (zh) | 一种基站远端射频装置及时钟恢复装置 | |
| CN1697324A (zh) | 传输信号去抖动的实现方法及其装置 | |
| CN1794618A (zh) | 数字时钟滤波器 | |
| CN1149739C (zh) | 锁相振荡电路 | |
| US11947381B2 (en) | Data formatting module of a low voltage drive circuit | |
| TWI226774B (en) | Clock and data recovery circuit | |
| CN1897583A (zh) | 基于“相位插值－选择”的多相正交时钟产生电路 | |
| CN1035300C (zh) | 压控声表面波振荡器 | |
| CN1801691A (zh) | 一种正交相位信号产生装置及数据回复电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG Effective date: 20110415 Owner name: LANTIQ DEUTSCHLAND GMBH Free format text: FORMER OWNER: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB Effective date: 20110415 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Federal Republic of Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110415 Address after: German Neubiberg Patentee after: Lantiq Deutschland GmbH Address before: German Neubiberg Patentee before: Infineon Technologies Wireless Solutions Ltd. Effective date of registration: 20110415 Address after: German Neubiberg Patentee after: Infineon Technologies Wireless Solutions Ltd. Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20180511 Address after: German Neubiberg Patentee after: LANTIQ BETEILIGUNGS GmbH & Co.KG Address before: German Neubiberg Patentee before: Lantiq Deutschland GmbH |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200805 Address after: California, USA Patentee after: INTEL Corp. Address before: German Neubiberg Patentee before: LANTIQ BETEILIGUNGS GmbH & Co.KG |
|
| TR01 | Transfer of patent right | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060118 |