CN1454410A - 数字时钟脉冲乘法电路的方法和装置 - Google Patents

数字时钟脉冲乘法电路的方法和装置 Download PDF

Info

Publication number
CN1454410A
CN1454410A CN00819866A CN00819866A CN1454410A CN 1454410 A CN1454410 A CN 1454410A CN 00819866 A CN00819866 A CN 00819866A CN 00819866 A CN00819866 A CN 00819866A CN 1454410 A CN1454410 A CN 1454410A
Authority
CN
China
Prior art keywords
signal
input
circuit
oscillating circuit
working point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00819866A
Other languages
English (en)
Inventor
K·M·李
J·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
Original Assignee
National University of Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore filed Critical National University of Singapore
Publication of CN1454410A publication Critical patent/CN1454410A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Abstract

包括用输入信号来驱动两个振荡电路的一种时钟脉冲乘法技术。其中的一个电路具有一个反相输入。该振荡电路的特性是传输函数具有以两个稳定区域为边界的一个不稳定区域。在不稳定区域内的每个电路的工作期间所产生的振荡被组合,以产生一个信号,其频率是输入频率的倍数。

Description

数字时钟脉冲乘法电路的方法和装置
相关申请的参考
本申请是美国申请号为09/558082、2002年4月25日公布的专利申请(代理记录号为19893-4.00US)的部分延续,并且对于所有的目的通过引用结合于此。
(1)技术领域
本发明涉及数字电路并且尤其涉及时钟脉冲乘法电路系统。
(2)背景技术
时钟脉冲乘法电路输出一个时钟脉冲频率,它是输入时钟脉冲频率的整数乘法的结果。倍频具有许多用途。例如,倍频允许微处理器以不同的时钟脉冲速率实现指令的执行。
常规的时钟脉冲乘法电路中使用锁相环。锁相环通常包括相位检测电路、放大器和压控振荡器。部分因为使用离散部件以实现这样的电路的复杂度,所以,常规上总是存在使用锁相环的磁阻。
美国专利号为5107264的专利中示出实现时钟脉冲乘法电路的另一种方法。如专利的图2所示,该电路需要使用Q-I延迟电路以取得频率是输入时钟脉冲频率的Q倍的一个输出。低频输入时钟脉冲的总Q-I延迟形式通过边缘检测器(36),它通过产生一个高频脉冲来响应脉冲的前沿。由于具有不同延迟的Q个低频时钟脉冲通过该边缘检测器,从而在不同时间产生Q个高频脉冲。所有这些高频脉冲由一个或门(40)组合以得到响应输入处的一个低频时钟脉冲的Q个时钟脉冲。
延迟电路和边缘检测器的数量随着倍频因数的增加而增加。此外,当相同输入时钟脉冲频率的倍频因数改变时,每个延迟电路的参数除了必须加入/删除延迟电路和边缘检测器之外还须被重新调节。当Q很大时该过程是不切实际的。
需要一种改进的数字时钟脉冲乘法技术。
(3)发明内容
一种倍频的方法包括产生在输入信号一个周期的前一半有n/2振荡而在该周期的后一半没有振荡的第一中间信号。在输入信号一个周期的前一半没有振荡而在周期的后一半有n/2振荡的第二中间信号与第一信号组合,从而产生倍增的信号。
按照本发明,该第一和第二信号通过一个由传输函数定义的电路产生,该传输函数的特征在于具有一个不稳定的工作区域,该工作区域由第一稳定工作区域和第二稳定工作区域限定。当电路的工作点移入不稳定区域时,它产生振荡输出。当电路的工作点进入第一和第二稳定区域中的任何一个区域时,它产生非振荡输出。本方法还包括:强迫工作点进入不稳定区域以产生振荡输出。本方法进一步包括把工作点强加在一个稳定区域以终止振荡。
发明的电路是有利的因为其振荡的起始和停止实质上是同时的。振荡器的“通”和“断”状态之间不存在瞬变现象。另一个优点在于“通”状态期间振荡的第一个周期与该“通”状态期间随后的周期相同。不需要额外的支持电路元件或特殊电路来保持电容器内的备用电平。该电路不需要任何外部自由运行的振荡。当该电路由启用信号触发时会产生其自有的振荡。该电路固有地与启用信号同步。通过调节电路参数而不改变电路配置,可以改变振荡的占空比和频率。电路输出处选通的振荡不和启用信号重叠,并且因此不需要额外的电路将它们分离。
(4)附图说明
通过考虑下面结合附图的详细描述,可以容易地理解本发明的示教。
图1A-1C示出本发明的时钟脉冲乘法技术的一个典型实施例的可供选择的电路布置图;
图2说明图1的门控振荡器一般使用的电路的传输函数;
图3示意地说明用于强迫稳定和不稳定区域间的工作点的电路布置;
图4-6是按照本发明的电路配置的例子;
图7说明取自按照本发明构造的电路的度量;以及
图8A和8B说明本发明的操作。
(5)具体实施方式
参考图1A和1B,示意的框图说明按照本发明的时钟脉冲乘法电路100的一个实施例,它包括用来接收具有第一频率的时钟脉冲输入信号的输入终端102。提供时钟脉冲输入信号的常规时钟脉冲源10已被示出。输出终端110发送具有第二频率的输出信号,该频率高于第一频率。
输入终端102将时钟脉冲输入信号馈入一对门控振荡器电路104、106。门控振荡器电路104从输入终端102接收一个非反相信号。门控振荡器电路106包括一个反相器电路,以便使在输入终端102所接收的信号反转。从图1B中可见,门控振荡器106的输入信号反转可以由反相器112提供。
正如下面将讨论的,门控振荡器由输入信号启用。当输入信号水平为“高”时启用门控振荡器104。相反地,因为门控振荡器106的反相电路,当输入信号水平变“低”时它才被启用。该两种门控振荡器均产生脉冲序列。
假定期望的倍频因数为n,调节门控振荡器104从而在输入信号的每半个周期产生n/2个振荡。换句话说,在输入信号为“高”的期间,门控振荡器104产生n/2个脉冲。同样,在输入信号的“低”周期期间,门控振荡器106产生n/2个脉冲。
这两个门控振荡器中每个的输出均流入组合电路108。在一个实施例中,组合电路108包括一个二输入端或门。在该实施例中,每个输出注入或门的一个输入端。在另一个实施例中,组合电路是一个常规模拟加法电路。这里,每个门控振荡器104、106的输出注入加法器的输入。
门控振荡器产生的振荡由组合电路108进行组合,以产生其频率是输入频率的几倍的输出。这样,在输入信号的前半个时期内,时钟脉冲乘法电路100的输出110包括来自门控振荡器104的n/2个振荡和在此期间处于“低”状态的门控振荡器106的输出。在输入信号的后半个时期内,输出110包括来自门控振荡器106的n/2个振荡和在此期间处于“低”状态的门控振荡器104的输出。结果是输入时钟脉冲频率乘以因数n。
值得注意的是,总的来说,倍频因数可被容易地改变以实现任何倍频因数(m+n)。正如将变得明显的,可以用不同的方式调节门控振荡器104和106从而使门控振荡器104在被启用时产生m个振荡而门控振荡器106在被启用时产生n个振荡。当终端102处的输入时钟脉冲信号为“高”时,门控振荡器104将产生m个振荡,而门控振荡器106则不产生任何振荡。当输入时钟脉冲信号为“低”时,门控振荡器106将产生n个振荡,而门控振荡器104则不产生任何振荡。当用模拟加法电路(或者一个或门)108来组合门控振荡器104和106的输出时,该输出110将包含是输入时钟脉冲频率的(m+n)倍的(m+n)个时钟脉冲。此外,该简单电路通过m和n的适当选择不但允许实现偶数倍频因数而且允许实现奇数倍频因数。
图1C示出数字系统内乘法电路100的典型使用。这里,时钟脉冲输入终端102处具有第一频率的时钟脉冲信号被传递到数字电路系统134。该时钟脉冲输入也注入乘法器100以产生具有第二频率的第二时钟脉冲输入110,它也注入数字电路系统134。
参考图2,按照本发明的门控振荡器电路显示一个传输函数,其曲线一般是N型的。对于本发明的目的,电路的“传输函数”是指该电路的任意两个状态变量间的关系。例如,电子电路一般以其I-V曲线为特征,两个状态变量是电流(I)和电压(V)。这样的曲线指示一个状态变量(例如,电流,I)怎样随着另一个状态变量(电压,V)的变化而变化。如图2所示,传输函数曲线202包含位于区域204内的一个部分,这里称为“不稳定”区域。该不稳定区域的任一边由区域206和208限定,区域206和208在这里都被称为“稳定”区域。如图2所示,传输函数曲线202的各个部分也位于稳定区域内。
按照本发明的电路具有一个相关“工作点”,它被定义为它在传输函数202上的位置。图2示出三个工作点位置:210、210’和210”。电路输出的性质取决于传输函数上工作点的位置。如果工作点定位在沿着区域204内的传输函数的部分214上,则电路的输出会显示振荡行为。因此,传输函数的这个部分所处的区域204被称为“不稳定区域”。如果工作点定位在沿着位于区域206和208内的传输函数的部分216、218上,则电路的输出会显示通常随时间变化但却是非振荡的行为。由此,区域206和208被称为“稳定区域”。
参考图2和图3,示出改变电路工作点的一般配置。该图示出具有由终端303和305定义的输入的电路302。电感元件304被耦合到终端305。函数生成器310被耦合在电感元件304的另一端和电路302的终端303之间,从而完成该电路。按照本发明,电路302的传输函数是N型的。此外根据本发明,电路302的特性在于其工作点可以根据函数生成器310的输出Vs的级别移入或移出不稳定区域204。该行动在电路302的输出Vout处控制振荡行为的开始和这种振荡行为的停止。把工作点强加在位于不稳定区域204内的传输函数的部分上会导致振荡行为。把工作点强加在位于稳定区域206、208之一中的传输函数上会导致非振荡行为。
显示N型传输函数的电路的一个例子是一种运算放大器,它用运算放大器输出和其非反相输入之间的反馈电阻器来配置。图4示出这样的电路400。运算放大器402包含正反馈通路,其中运算放大器的输出Vout通过阻值为Rf的反馈电阻器408反馈到其非反相输入。运算放大器402的部分输出电压被提供给其反相输入。图4示出包含阻值分别为R1和R2的电阻器404和406的分压电路,从而把运算放大器的部分输出回供给其反相输入。电路的结束是串联的电感器410和函数生成器310,它们被耦合在运算放大器402的非反相输入和地之间。可以使用现有的典型运算放大器,譬如通常可用的LM-358运算放大器。
图5示出具有N型传输函数的电路的另一个例子。这里,电路500包括通过电感元件410被耦合到函数生成器310的一个隧道二极管502。通过电阻器504获得输出Vout,该电阻器504被耦合在二极管502的另一端和地之间。
上述电路可以通过下面概括的一对描述双变量Van der Pol(VdP)振荡器的结合方程式来表示: L = dy dt = f ( t ) - x . . . . . . . ( 1 ) ϵ dx dt = y - Ψ ( x ) . . . . . . . . . ( 2 ) 其中x和y是VdP振荡器的状态变量,
L和ε是时变的强迫函数,它是可控的并且能用来移动VdP振荡器的工作点,以及
ψ(x)是变量x的三次函数。ψ(x)是建立可控VdP振荡器的关键。
方程式(1)和(2)涉及图4中的电路,通过分别用V和i替换变量x和y来表示普遍用于电路设计中的物理变量。因此, L = di dt = V s - V . . . . . . . . . ( 3 ) lim C → 0 C dV dt = i - Ψ ( V ) . . . . . . . . ( 4 )
方程式(4)中的参数C表示电压Vs上的一个小寄生电容器420,在图4中用虚线示出。Vs是作为强迫函数的函数生成器310的随时间变化的电压源。通过设置 dV dt = 0 di dt = 0 , 可以获得电路400的工作点。方程式(3)和(4)分别变为V=Vs和i=ψ(V)。i=ψ(V)是带有Rf、R1和R2组合的运算放大器的传输函数。因此,再参考图2可见,传输函数曲线202由i=ψ(V)定义。
V=Vs线与i=ψ(V)曲线的交点即定义了电路的工作点210。i=ψ(V)定义的传输函数202进一步显示,216、218部分具有正的斜率(di/dV>0)而214部分具有负的斜率(di/dV<0)。当运算放大器402(图4)达到饱和时,操作点210位于沿两个斜率为正的部分216、218之一。当运算放大器402线性地工作时,工作点位于沿斜率为负的部分。当工作点位于斜率为负的部分214上时,将会在电路400的输出端Vout观察到振荡行为。因此,可以说斜率为负的部分像工作点210一样处于不稳定区域204。当工作点210’、210”在斜率为正的部分上时,可以观察到非振荡的输出。因此,可以说斜率为正的部分位于稳定区域206、208。
通过改变被应用于电路400的输入的函数生成器310的输出Vs可以使工作点210沿着传输函数移动。特别是,当函数生成器提供一个启用信号时,工作点可以移入不稳定区域204。相反地,通过应用一个禁止信号,可以使工作点移出不稳定区域而进入稳定区域206、208之一。电路400产生的行为即为门控振荡器的行为。
图6示出本发明的门控振荡器的又一个实施例。如在上述附图内,函数生成器310提供一个可变的电压信号Vs。该信号通过电感器410,进入第一反相器602。反相器602的输出被耦合到第二反相器604。跨过电阻器608取得反相器604的输出,以产生输出Vout。通过电阻器606提供从反相器604的输出到反相器602的输入的一条反馈通路。
图1A和1B的门控振荡器电路104、106(同样,振荡电路)最好具有相同的设计。原因在于简化这些设备的制造的实际问题。然而,每个门控振荡器电路104、106可以有不同的设计并且仍然根据本发明起作用,这在本发明的范围之内。
现在参考图7,示出说明上述行为的示波器描迹。描迹1是被应用于电路400的输入的函数生成器310的输出Vs。描迹的第一部分构成“启用”信号。接着的第二部分构成“禁用”信号。函数生成器的输出最好是一个数字波形。例如,典型的数字波形是图7所示的方波。值得注意的是,数字波形一般不会沿时间轴对称,因为“开”时间和“关”时间将取决于门控振荡器的特定应用的性质。
描迹2是电路400的输出电压Vout。可以看见,当接收到一个启用信号时电路开始振荡。振荡在启用信号持续期间内继续。还可以看见,第一个周期的第一时间段T1与每个其余周期T2的持续时间相同。通过改变电路参数Rf、R1和R2或运算放大器的直流偏压VCC可以改变脉冲宽度。当接收到禁用信号时,电路同时停止振荡。
另外还可以观察到,工作点沿不稳定区域内的传输曲线的位置也会影响电路400的输出的振荡时期。可以通过调节强迫函数的水平来确定不稳定区域(以及就此而言的稳定区域)内的工作点的位置。由此可以看见,通过应用不同电平的启用信号,可以从电路400达到不同的振荡时期。因此,通过使用能控制启用信号电平的函数生成器,可以制造根据本发明的门控振荡器以产生不同的脉冲宽度。
由于本发明中的强迫函数是一个时钟脉冲输入(10,图1A),因此,强迫函数的级别将会是“低”信号电平或“高”信号电平;“低”信号电平不会改变,“高”信号电平不会改变。每个门控振荡器的振荡时期(及由此的倍频因数)将通过调节其电路参数来确定。同样可以看见,本发明的乘法电路和技术是有利的,因为它的倍频因数可以很容易地改变。例如,图4的电路允许只通过调节各种电阻参数来改变时期。
然而,值得注意的是,通过适当地削弱或放大该时钟脉冲信号电平,振荡时期将发生变化。改变振荡时期的方法可以主要由特定的应用来指定。
现在参考图8A和8B,现在将讨论时钟脉冲乘法技术的操作。图8A描绘图1B所示的每个块的电路图。用常规的运算放大器电路配置来实现反相器812和组合电路808。组合电路808用一个模拟加法电路表示。门控振荡器804、806可以用图4-6所示电路的任意组合来实现。在这种情况下,两个振荡器均使用图4中的电路。
图8B中的描迹801示出来自输入时钟脉冲10的时钟脉冲输入信号802。每个时钟脉冲周期的时期为T,并包含一个前半个时期的部分A和一个后半个时期的部分B。时钟脉冲输入注入门控振荡器804。在时钟脉冲部分A期间,当时钟脉冲为“高”时,门控振荡器804在其输出820处产生一个振荡序列。在这种情况下,调节门控振荡器804的电路的参数,以产生三个振荡。在时钟脉冲部分B期间,当时钟脉冲为“低”时,将不产生任何振荡。可以从描迹803中看到门控振荡器804的该输出行为。
根据本发明,时钟脉冲输入信号802被注入反相器812,它的输出被传递到门控振荡器806。在时钟脉冲部分A期间,当时钟脉冲为“高”时,反相器输出将为“低”,并且在门控振荡器806的输出830处将不会产生任何振荡。相反地,在时钟脉冲部分B期间,当时钟脉冲为“低”时反相器的输出将为“高”,并且在门控振荡器806的输出处会产生振荡。与门控振荡器804相同,调节门控振荡器806的电路的参数,以产生三个振荡。可以从描迹805中看到门控振荡器806的输出行为。
最终,通过反相的加法电路组合输出820和输出830,来给出描迹807所示的输出840。为了产生非反相信号,可以在组合电路808之后添加一个反相器电路。在该例中,输入时钟脉冲频率与因数6相乘。然而可以看到,通过适当调节任何一个或两个门控振荡器的参数,可以容易地得到不同的倍频因数。此外,两个门控振荡器都产生相同的振荡是不必要的。例如,也可以通过调节门控振荡器804以使每半个周期产生四个振荡,并且通过调节门控振荡器806以便每半个周期产生两个振荡,来得到倍频因数6。
这里描述的发明使用控制VdP振荡器的工作点的非常规方法,以产生大大简化的数字电路设计,从而提供倍频。本发明的电路适应不同的倍频因数,而不需要增加/除去元件。可以通过调节元件(例如,门控振荡器的Rf、R1和R2)或运算放大器的直流偏压,或者通过更改时钟脉冲信号的级别来应用不同级别的启用信号,而获得一个不同的倍频因数。
本发明只需要一个“强迫”VdP振荡器发生振荡的启用信号和一个停止振荡的禁用信号。这些信号可以通过任何一些已知的电路设计来产生。
另一个优点在于:当电路被启用信号启用时,产生其自有的振荡。结果,这考虑到数字电路应用中功耗的大大降低。在许多当今的数字应用的低功率要求已给定时,这是尤其有利的。
还有一个优点,电路与启用信号是固有同步的。通过调节电路参数而不改变电路配置,可以改变振荡的占空比和频率。电路输出端处的门控振荡不与启用信号重叠,因此不需要额外的电路系统来分离这些信号,从而实现门控振荡器电路系统内的简化。

Claims (28)

1.输入信号倍频的一种方法,该输入信号具有第一信号电平和第二信号电平以及第一频率,其特征在于包括:
产生第一个中间信号,它在该输入信号的第一个周期的前一半有m个振荡而在该第一个周期的后一半没有任何振荡,包括把该输入信号注入第一振荡电路的一个输入端;
产生第二个中间信号,它在该输入信号的第一个周期的前一半没有任何振荡而在该第一个周期的后一半有n个振荡,包括使该输入信号反相以产生一个反相信号,并把该反相信号注入第二振荡电路的一个输入端;以及
组合该第一和第二个中间信号以产生一个具有第二频率的输出信号,该频率是该第一频率的倍数,
每个该振荡电路都具有一个工作点,它根据其输入端的信号电平而改变,每个该振荡电路还有一个传输函数,它的特征是具有以第一稳定工作区域和第二稳定工作区域为边界的一个不稳定的工作区域,所以使该电路在该工作点被改变而进入该不稳定的工作区域时产生振荡的输出,而在该工作点被改变而进入任一个该第一和第二稳定区域时产生非振荡的输出。
2.如权利要求1所述的方法,其特征在于,m不等于n。
3.如权利要求1所述的方法,其特征在于,m等于n。
4.如权利要求1所述的方法,其特征在于,m+n是一个奇数。
5.按照权利要求1的方法,其特征在于:
当该输入信号处于上述第一信号电平时,该第一振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当该输入信号处于上述第二信号电平时该工作点被强迫改变而进入任一上述稳定工作区域以终止该至少一个振荡;以及
当该反相信号处于上述第一信号电平时该第二振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当该反相信号处于上述第二信号电平时该工作点被强迫进入任一上述稳定区域以终止该至少一个振荡。
6.如权利要求1所述的方法,其特征在于,该组合包括把该第一和第二中间信号注入加法电路的输入端。
7.如权利要求1所述的方法,其特征在于,该组合包括把该第一和第二中间信号注入或门的输入端。
8.按照权利要求1的方法,其特征在于,一个该振荡电路包含一个具有反馈的运算放大器,该振荡电路之一有通过电感器的连续输入,其中,该不稳定工作区域是负阻抗区域,并且,其中,通过改变施加在该电感器上的电压来强迫该工作点进入该不稳定区域;以及
其中,另一个上述振荡电路包含一个带有负阻抗的元件,该振荡电路有通过电感器的连续输入,其中,该不稳定工作区域是负阻抗区域,并且,其中,通过该电感器而施加的变化电流强迫该工作点进入该不稳定区域。
9.如权利要求8所述的方法,其特征在于该元件是一个隧道二极管。
10.如权利要求1所述的方法,其特征在于,至少一个该振荡电路包括一个具有反馈的运算放大器,至少一个该振荡电路有通过电感器的连续输入,其中,该不稳定工作区域是负阻抗区域,并且其中通过施加在该电感器上的变化电压强迫该工作点进入该不稳定区域。
11.如权利要求1所述的方法,其特征在于,至少一个该振荡电路包括带有负阻抗的元件,至少一个该振荡电路有通过电感器的连续输入,其中该不稳定工作区域是负阻抗区域,并且其中,通过该电感器而施加的变化电流强迫该工作点进入该不稳定区域。
12.如权利要求11所述的方法,其特征在于该元件是一个隧道二极管。
13.一种倍频电路,其特征在于包括:
用来接收具有第一频率的输入信号的一个信号输入终端,该输入信号具有第一信号电平和第二信号电平;
具有一个输入端的第一振荡电路,该输入端被耦合,以从该信号输入终端接收信号,并且还具有一个输出端;
具有一个输入端的反相器电路,该输入端被耦合,以从该信号输入终端接收信号,并且还具有一个输出端;
具有一个输入端的第二振荡电路,该输入端被耦合以从该反相器电路的所述输出端接收反相信号,并且还具有一个输出端;以及
具有一个输入端的组合电路,该输入端被耦合以从该振荡电路的所述输出端接收信号,该组合电路还具有一个信号输出终端,
配置每个该振荡电路以使其传输函数具有以第一稳定工作区域和第二稳定工作区域为边界的一个不稳定的工作区域,该传输函数定义一组工作点,该工作点取决于上述振荡电路输入端的信号电平,
进一步配置每个该振荡电路,使在该工作点被改变而进入该不稳定区域时产生振荡的输出,还匹配每个该振荡电路,使其在该工作点被改变而进入任一个该第一和第二稳定区域时产生非振荡的输出。
14.按照权利要求13的电路,其特征在于,当接收到处于该第一信号电平的信号时,该第一振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当接收到处于该第二信号电平的信号时,该工作点被强迫改变而进入任一上述稳定工作区域以终止该至少一个振荡;以及
当接收到处于该第一信号电平的信号时该第二振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当接收到处于该第二信号电平的信号时该工作点被强迫改变而进入任一上述稳定工作区域以终止该至少一个振荡。
15.按照权利要求13的电路,其特征在于该组合电路是一个加法电路。
16.按照权利要求13的电路,其特征在于该组合电路是一个或门。
17.按照权利要求13的电路,其特征在于,该第一和第二振荡电路中的一个包括第一负阻抗元件,其中,该不稳定工作区域是第一负阻抗区域,并且其中通过已接收信号的信号电平,强迫该工作点进入该不稳定区域;以及
其中,该第一和第二振荡电路中的另一个包括第二负阻抗元件,该振荡电路具有通过电感器的连续输入,其中,该不稳定工作区域是一个负阻抗区域,并且,其中,通过该电感器而施加的变化电流强迫该工作点进入该不稳定区域。
18.按照权利要求17的电路,其特征在于该第二负阻抗元件是一个隧道二极管。
19.按照权利要求18的电路,其特征在于,每个该振荡电路都包括一个负阻抗元件,其中,该不稳定工作区域是一个负阻抗区域,并且,其中,通过已接收信号的信号电平,强迫该工作点进入该不稳定区域。
20.按照权利要求18的电路,其特征在于,每个该振荡电路都包括一个负阻抗元件,每个该振荡电路具有通过电感器的连续输入,其中该不稳定工作区域是一个负阻抗区域,并且,其中,通过该电感器而施加的变化电流强迫该工作点进入该不稳定区域。
21.按照权利要求20的电路,其特征在于该元件是一个隧道二极管。
22.一个数字系统,其特征在于包括:
第一数字电路系统;以及
在操作上被耦合到该第一数字电路系统的第二数字电路系统,该第二数字电路系统包括一个数字时钟脉冲乘法器,
该数字时钟脉冲乘法器包括:
用来接收具有第一频率的时钟脉冲信号的一个时钟脉冲输入终端,该时钟脉冲信号具有第一信号电平和第二信号电平;
具有一个输入端的第一振荡电路,该输入端被耦合,以从该时钟脉冲输入终端接收信号,并且还包括一个输出端;
具有一个输入端的反相器电路,该输入端被耦合,以从该时钟脉冲输入终端接收信号,并且还具有一个输出端;
具有一个输入端的第二振荡电路,该输入端被耦合,以从该反相器电路的输出端接收反相信号,并且还具有一个输出端;以及
具有一个输入端的组合电路,该输入端被耦合,以从该振荡电路的输出端接收信号,该组合电路还具有一个时钟脉冲输出终端,
每个该振荡电路具有一个传输函数,该传输函数具有以第一稳定工作区域和第二稳定工作区域为边界的一个不稳定的工作区域,该传输函数定义每个该振荡电路的一组工作点,每个该振荡电路被匹配,以便在该工作点被改变而进入该不稳定区域时产生振荡的输出,并且,每个该振荡电路被进一步匹配,以便在该工作点被改变而进入任一个该第一和第二稳定区域时产生非振荡的输出。
23.如权利要求22所述的系统,其特征在于,当接收到处于该第一信号电平的信号时,该第一振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当接收到处于该第二信号电平的信号时,该工作点被强迫改变而进入任一上述稳定工作区域以终止该至少一个振荡;当接收到处于该第一信号电平的信号时,该第二振荡电路的所述工作点被强迫进入该不稳定区域以产生至少一个振荡,当接收到处于该第二信号电平的信号时,该工作点被强迫改变而进入任一上述稳定工作区域以终止该至少一个振荡。
24.按照权利要求22的电路,其特征在于该元件是一个或门。
25.通过因数(m+n)对输入信号倍频的一种方法,其特征在于包括:
产生第一信号,它在该输入信号的第一周期的前一半有m个振荡而在该第一周期的后一半没有振荡;
产生第二信号,它在该输入信号的第一周期的前一半没有振荡而在该第一周期的后一半有n个振荡;以及
组合该第一和第二信号以产生第三信号,它的频率为该输入信号的频率的(m+n)倍。
26.如权利要求25所述的方法,其特征在于m不等于n。
27.如权利要求25所述的方法,其特征在于m等于n。
28.如权利要求25所述的方法,其特征在于(m+n)是一个奇数。
CN00819866A 2000-08-04 2000-08-04 数字时钟脉冲乘法电路的方法和装置 Pending CN1454410A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2000/001164 WO2002013385A1 (en) 2000-08-04 2000-08-04 Method and apparatus for a digital clock multiplication circuit

Publications (1)

Publication Number Publication Date
CN1454410A true CN1454410A (zh) 2003-11-05

Family

ID=11003964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00819866A Pending CN1454410A (zh) 2000-08-04 2000-08-04 数字时钟脉冲乘法电路的方法和装置

Country Status (7)

Country Link
JP (1) JP2004506370A (zh)
KR (1) KR20030028557A (zh)
CN (1) CN1454410A (zh)
AU (1) AU2000264633A1 (zh)
CA (1) CA2417021A1 (zh)
GB (1) GB2381679B (zh)
WO (1) WO2002013385A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929153A (zh) * 2013-01-11 2014-07-16 北大方正集团有限公司 一种倍频处理方法和装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630897B2 (en) 1999-10-28 2003-10-07 Cellonics Incorporated Pte Ltd Method and apparatus for signal detection in ultra wide-band communications
US20010031023A1 (en) * 1999-10-28 2001-10-18 Kin Mun Lye Method and apparatus for generating pulses from phase shift keying analog waveforms
US6452530B2 (en) 1999-10-28 2002-09-17 The National University Of Singapore Method and apparatus for a pulse decoding communication system using multiple receivers
US6907090B2 (en) 2001-03-13 2005-06-14 The National University Of Singapore Method and apparatus to recover data from pulses
US6498572B1 (en) * 2001-06-18 2002-12-24 The National University Of Singapore Method and apparatus for delta modulator and sigma delta modulator
US7054360B2 (en) 2001-11-05 2006-05-30 Cellonics Incorporated Pte, Ltd. Method and apparatus for generating pulse width modulated waveforms
US20030112862A1 (en) * 2001-12-13 2003-06-19 The National University Of Singapore Method and apparatus to generate ON-OFF keying signals suitable for communications
US6724269B2 (en) 2002-06-21 2004-04-20 Cellonics Incorporated Pte., Ltd. PSK transmitter and correlator receiver for UWB communications system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107264A (en) * 1990-09-26 1992-04-21 International Business Machines Corporation Digital frequency multiplication and data serialization circuits
JPH1174766A (ja) * 1997-08-27 1999-03-16 Sony Corp クロックパルス逓倍装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103929153A (zh) * 2013-01-11 2014-07-16 北大方正集团有限公司 一种倍频处理方法和装置
CN103929153B (zh) * 2013-01-11 2016-12-28 北大方正集团有限公司 一种倍频处理方法和装置

Also Published As

Publication number Publication date
CA2417021A1 (en) 2002-02-14
JP2004506370A (ja) 2004-02-26
GB0302538D0 (en) 2003-03-12
GB2381679B (en) 2004-07-28
KR20030028557A (ko) 2003-04-08
WO2002013385A1 (en) 2002-02-14
AU2000264633A1 (en) 2002-02-18
GB2381679A (en) 2003-05-07

Similar Documents

Publication Publication Date Title
CN102832930B (zh) 数字锁相回路系统及方法
US6906562B1 (en) Counter-based clock multiplier circuits and methods
US6061418A (en) Variable clock divider with selectable duty cycle
US6583674B2 (en) Fractional multimodulus prescaler
EP0716511A1 (en) Method and apparatus for a frequency detection circuit for use in a phase locked loop
CN1454410A (zh) 数字时钟脉冲乘法电路的方法和装置
US20100176852A1 (en) Spread spectrum clock generator using arrival locked loop technology
US9013208B1 (en) Method and apparatus for clocking
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
US8823464B2 (en) Reconfigurable multivibrator element based on chaos control
Hu et al. FPGA-based high resolution DPWM control circuit
EP1780893A1 (en) Circuit to reset a phase locked loop after a loss of lock
US7881422B1 (en) Circuits and methods for dividing frequency by an odd value
CN102739249A (zh) 信号发生装置和频率合成器
US6614274B1 (en) 2/3 full-speed divider using phase-switching technique
US20040027181A1 (en) Clock multiplying PLL circuit
US6108393A (en) Enhanced prescaler phase interface
CN1761157A (zh) 适用各种环振锁相环的动态电压模相位内插电路
CN1282305C (zh) 分频器及分频器设计的方法
KR0144051B1 (ko) 인버터에서의 데드 타임 발생회로
GB2030745A (en) Digital frequency quadrupler
CN1452810A (zh) 数字电路中选通振荡器的方法和设备
KR19980078445A (ko) 주파수 발생장치
CN116404985A (zh) 一种基于混合信号的晶体振荡电路及方法
JP2928485B2 (ja) 位相比較器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication