CN1445863A - 结势垒控制肖特基二极管终端及方法 - Google Patents
结势垒控制肖特基二极管终端及方法 Download PDFInfo
- Publication number
- CN1445863A CN1445863A CN 03110075 CN03110075A CN1445863A CN 1445863 A CN1445863 A CN 1445863A CN 03110075 CN03110075 CN 03110075 CN 03110075 A CN03110075 A CN 03110075A CN 1445863 A CN1445863 A CN 1445863A
- Authority
- CN
- China
- Prior art keywords
- film
- sio
- active area
- junction
- junction depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000004888 barrier function Effects 0.000 title claims description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
结势垒控制肖特基二极管终端及方法，属于半导体器件终端技术领域。现有结势垒控制肖特基二极管有关斜场板这一终端是单阶斜场板，其降低表面电场的幅度有待提高，同时，由于各有源区结P+结深相同，造成本来应当避免的P+区面积增大、肖特基势垒区面积的减小的不利结果。本发明采用了双阶斜场板，并将各有源区内结P+的结深减小，使其小于两侧的有源区主结P+的结深，从而消除上述不利后果。并且在相应芯片工艺中，用热氧化法生成下层SiO2膜，用低温、低压的CVD法生成上层SiO2膜，并控制上层SiO2膜的腐蚀速率大于下层SiO2膜的腐蚀速率。这一终端可用于结势垒控制肖特基二极管(JBS)的终端技术领域。
Description
技术领域
本发明属于半导体器件终端技术领域。
背景技术
参见图1，据IEEE.ED.Vol.ED-40 pp1307-1315 1993，L.Tu and B.J.Baliga，IEEE.EDVol.ED-30 pp2131-2132 1993，M.Mehrotre and B.J.Baliga报导，二十世纪九十年代中期，出现了一种称为结势垒控制肖特基二极管(JBS)。它由阳极金属1、SiO2膜2、有源区主结P+3、有源区内结P+4、n-外延层5、N+衬底6和阴极金属7构成。SiO2膜2窗口边缘与阳极金属1形成单阶斜场板8，在有源区内加入若干结P+4，这些终端技术在一定程度上提高了肖特基二极管(SBD)的正向特性和反向特性。
发明内容
在现有技术中，单阶斜场板8的形成固然在一定程度上改善了JBS的特性，如降低表面电场，不过这种单阶斜场板8并未最大程度地提高JBS特性。另外，有源区主结P+3与有源区内结P+4的结深9相同。如果要使JBS高耐压，如100V，则需使P+的结深d1达到2μm左右，这直接导致有源区结P+的面积S1的增大。结P+的面积S1实际等于窗口面积加上横向扩散面积，因此，结深d1的增大，会使结P+的面积S1大幅度增大。如果芯片面积不变，势必使肖特基势垒区面积S2大幅度减少，肖特基势垒区电流减少，最终导致正向压降增大。
为了使斜场板这一终端技术更大发挥其作用，以及在制成有源区内结P+4的同时，不致于降低JBS正向特性，全面提高JBS的正向特性和反向特性，我们发明了本发明之结势垒控制肖特基二极管终端及方法。
本发明是这样实现的，见图1、图2，在SiO2膜2上、阳极金属1下再加一层SiO2膜9，形成双阶斜场板10，称SiO2膜9为上层SiO2膜，SiO2膜2为下层SiO2膜，再将各有源区P+4的结深d1减小为有源区内结P+11的结深d2，也就是使有源区内结P+11的结深小于两侧有源区主结P+3结深。
在相应的芯片工艺中，选定了两方面的工艺方法，一是下层SiO2膜用热氧化法生成，上层SiO2膜用低温、低压的CVD法生成；二是将上层SiO2膜的腐蚀速率控制为大于下层SiO2膜的腐蚀速率。
双阶斜场板10的形成，更大幅度降低表面电场，提高了JBS的反向特性，如以结深均为0.8μm时为例，现有技术之JBS耐压为103V，而本发明之JBS耐压为122V，提高19V。这种双阶斜场板10对于更高的电压，如150V，其效果更好。有源区内结P+4的结深由d1减小为d2，P区面积S1减小为S3，从而肖特基势垒区的面积S2增大为S4，由于有源区内结P+4之间以及有源区主结P+3与有源区内结P+4之间呈夹持状态，即使减小有源区内结P+4的深度，其反向夹断作用依然存在。但由于肖特基势垒区面积S2增大，从而降低正向压降，改善正向性能。从另外一个角度来说，此时减小整个芯片的面积，仍能保证原JBS的特性，如以10A电流测试，正向压降为0.55V，现有技术之JBS的芯片面积为2.9×2.9mm2，耐压102V；而本发明之JBS耐压105V(有所提高)，其芯片面积只需2.5×2.5mm2，减小25％。
附图说明
图1是现有的JBS的剖面示意图。图2是本发明之JBS的剖面示意图。图3是双阶斜场板10形成过程示意图。
具体实施方式
参见图3，在n-外延层上采用热氧化方法制成下层SiO2膜2，再在其上用低温、低压的CVD法生成上层SiO2膜9，后者密度小于前者，然后涂胶、光刻、腐蚀，由于SiO2膜9密度小于SiO2膜2，将对SiO2膜9的腐蚀速率控制为3000/m，则SiO2膜2的腐蚀速率为2000/m，腐蚀速率大，被腐蚀的部分多，就形成了图2所示的双阶斜场板10。经上述工序开窗口后，采用离子注入法制成结深为2μm的硼有源区主结P+3，见图2，再以相同的工序和方法制成400条深0.8μm的硼有源区内结P+11，芯片面积2.5×2.5mm2，最后以溅射的方法制成阳极金属1。
Claims (3)
1、一种结势垒控制肖特基二极管终端，涉及到由阳极金属(1)与SiO2膜(2)所形成的单阶斜场板(8)，以及有源区主结P+(3)和有源区内结P+(4)，其特征在于，在SiO2膜(2)上，阳极金属(1)下再加一层SiO2膜(9)，形成双阶斜场板(10)，再将各有源区内结P+(4)的结深减小，成为有源区内结P+(11)，该结深小于两侧有源区主结P+(3)的结深。
2、根据权利要求1所述的终端，其特征在于上层SiO2膜(9)的密度小于下层SiO2膜(2)。
3、一种与权利要求1所述终端相应的芯片工艺，其特征在于选定了两方面的工艺方法：
(1)用热氧化法生成下层SiO2膜，用低温低压的CVD法生成上层SiO2膜；
(2)将上层SiO2膜的腐蚀速率控制为大于下层SiO2膜的腐蚀速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031100759A CN1181562C (zh) | 2003-04-19 | 2003-04-19 | 结势垒控制肖特基二极管终端及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031100759A CN1181562C (zh) | 2003-04-19 | 2003-04-19 | 结势垒控制肖特基二极管终端及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1445863A true CN1445863A (zh) | 2003-10-01 |
| CN1181562C CN1181562C (zh) | 2004-12-22 |
Family
ID=27814535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031100759A Expired - Lifetime CN1181562C (zh) | 2003-04-19 | 2003-04-19 | 结势垒控制肖特基二极管终端及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1181562C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184947A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 一种高压半导体结构及其制备方法 |
| CN103606515A (zh) * | 2013-11-14 | 2014-02-26 | 中国科学院微电子研究所 | 一种宽禁带功率器件场板的制造方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
| CN111180528A (zh) * | 2020-02-14 | 2020-05-19 | 重庆邮电大学 | 一种SiC肖特基二极管三阶斜台面结终端结构 |
| CN117059674A (zh) * | 2023-10-13 | 2023-11-14 | 西安电子科技大学 | 一种复合终端结构的氧化镓肖特基二极管及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8713131B2 (en) | 2010-02-23 | 2014-04-29 | RHPiscan Systems, Inc. | Simultaneous image distribution and archiving |
-
2003
- 2003-04-19 CN CNB031100759A patent/CN1181562C/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184947A (zh) * | 2011-03-15 | 2011-09-14 | 上海集成电路研发中心有限公司 | 一种高压半导体结构及其制备方法 |
| CN103606515A (zh) * | 2013-11-14 | 2014-02-26 | 中国科学院微电子研究所 | 一种宽禁带功率器件场板的制造方法 |
| CN103606515B (zh) * | 2013-11-14 | 2016-03-16 | 中国科学院微电子研究所 | 一种宽禁带功率器件场板的制造方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
| CN111180528A (zh) * | 2020-02-14 | 2020-05-19 | 重庆邮电大学 | 一种SiC肖特基二极管三阶斜台面结终端结构 |
| CN117059674A (zh) * | 2023-10-13 | 2023-11-14 | 西安电子科技大学 | 一种复合终端结构的氧化镓肖特基二极管及其制备方法 |
| CN117059674B (zh) * | 2023-10-13 | 2024-01-23 | 西安电子科技大学 | 一种复合终端结构的氧化镓肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1181562C (zh) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105633077B (zh) | 反向导通型半导体装置 | |
| CN102903746B (zh) | 一种大电流密度的横向超薄绝缘栅双极型晶体管 | |
| CN104617145B (zh) | 半导体装置 | |
| CN105977154B (zh) | 一种基于扩散工艺具有双缓冲层快恢复二极管芯片制造方法 | |
| CN104241400B (zh) | 场效应二极管及其制备方法 | |
| US7786511B2 (en) | Semiconductor device with Schottky and ohmic electrodes in contact with a heterojunction | |
| US9231093B2 (en) | High electron mobility transistor and method of manufacturing the same | |
| US20120217541A1 (en) | Igbt with integrated mosfet and fast switching diode | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN103003948A (zh) | 二极管 | |
| CN111477690B (zh) | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 | |
| JPWO2011024214A1 (ja) | 高速回復ダイオード | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| CN1445863A (zh) | 结势垒控制肖特基二极管终端及方法 | |
| CN113903802A (zh) | 基于阵列条的增强型开关晶体管及其制作方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN111863961B (zh) | 异质结场效应晶体管 | |
| CN202307905U (zh) | 具有高反向阻断性能肖特基二极管 | |
| CN111211161A (zh) | 一种双向散热的纵向氮化镓功率晶体管及其制备方法 | |
| CN104201213A (zh) | 一种结势垒肖特基二极管 | |
| CN203165902U (zh) | 一种高效率、高耐压肖特基芯片 | |
| TW513815B (en) | Silicon carbide dual metal trench Schottky diode and its manufacture method | |
| CN103489917A (zh) | 一种高雪崩耐量能力的纵向双扩散金属氧化物半导体结构 | |
| CN205911315U (zh) | 混合阳极电极结构的GaN基肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: JILIN MAGIC SEMICONDUCTOR Co.,Ltd. Assignor: JILIN SINO-MICROELECTRONICS Co.,Ltd. Contract fulfillment period: 2005.2.1 to 2023.4.18 Contract record no.: 2009220000064 Denomination of invention: Terminal of Schottky diode controlled by junction barrier and method Granted publication date: 20041222 License type: Exclusive license Record date: 20090902 |
|
| LIC | Patent licence contract for exploitation submitted for record |
Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2005.2.1 TO 2023.4.18; CHANGE OF CONTRACT Name of requester: JILIN MAIJIKE SEMICONDUCTOR CO., LTD. Effective date: 20090902 |
|
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: JILIN MAGIC SEMICONDUCTOR Co.,Ltd. Assignor: JILIN SINO-MICROELECTRONICS Co.,Ltd. Contract record no.: 2009220000064 Date of cancellation: 20161117 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161215 Address after: 132013 Shenzhen street, Jilin, No. 99, No. Patentee after: JILIN MAGIC SEMICONDUCTOR Co.,Ltd. Address before: 132013 Shenzhen street, Jilin, No. 99, No. Patentee before: JILIN SINO-MICROELECTRONICS Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20041222 |