CN1445829A - 一种晶圆型态封装及其制作方法 - Google Patents
一种晶圆型态封装及其制作方法 Download PDFInfo
- Publication number
- CN1445829A CN1445829A CN 02107397 CN02107397A CN1445829A CN 1445829 A CN1445829 A CN 1445829A CN 02107397 CN02107397 CN 02107397 CN 02107397 A CN02107397 A CN 02107397A CN 1445829 A CN1445829 A CN 1445829A
- Authority
- CN
- China
- Prior art keywords
- wafer
- encapsulation according
- wafer form
- form encapsulation
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一晶圆背面先利用一研磨装置研磨；一玻璃贴附于晶圆背面，适合之材质包含，但不限定为环氧树脂(epoxy)，玻璃可以利用习知技术之贴附技术加以附着，然后，利用一具有特定图案之光阻作为蚀刻罩幕，蚀刻上述之晶圆用以分离IC；一绝缘材质涂布于晶圆之第二面；一研磨制程可以选择性地使用，以研磨在具有电路那一侧之晶圆表面上之环氧树脂；复数个开孔形成于黏着物质之中以及对应于晶粒上之垫(pad)，接着，电路重新分布设置于环氧树脂之表面上，部分电路接触垫以建立电性连接；一锡膏罩幕作为一绝缘，锡膏罩幕暴露电路特定区域，这电路被暴露之区域为预定来置放导体球之区域；一印刷制程用来涂布锡膏于上述特定区域之上；然后利用热流过程将锡膏变成锡球。
Description
技术领域
本发明是有关于一种半导体制程的方法，特别是有关于的晶圆型态封装及其制作方法。
背景技术
随着半导体技术之快速演进，电子产品在轻薄短小、多功能速度快之趋势的推动下，IC半导体的I/O数目不但越来越多密度亦越来越高，使得封装组件的引脚数亦随之越来越多，速度的要求亦越来越快，导致组件耗功率越来越大，所以增进封装之散热效果，则日趋重要。半导体芯片通常个别地封于塑料或陶瓷材料之封装体之内。封装体之结构必须可以保护芯片以及将芯片操作过程中所产生之热散出，传统之封装亦被用来作为芯片功能测试时之用。目前，封装也越做越小以符合目前之趋势，而高数量I/O之封装也伴随球矩阵排列封装技术(ball grid array；以下简称BGA封装)技术之发展而有所突破，因此，IC半导体承载的封装趋向于利用球矩阵排列封装技术(BGA)。BGA构装的特点是，负责I/O的引脚为球状较导线架构装组件之细长引脚距离短且不易受损变形，其封装组件之电性的传输距离短速度快，可符合目前及未来数字系统速度的需求。
目前已经有许多不同型态之半导体封装，不论是哪一种型态之封装，绝大部分之封装为先行切割成为个体之后在进行封装。然而，晶圆型态封装为半导体封装之一种趋势，其中之一种技术将如下所述。参阅图1，复数之晶粒(dies)4形成于半导体晶圆2之表面，一玻璃8利用黏着物质6贴附于晶圆2之表面上。然后，没有晶粒的那一面将被研磨以降低其厚度，通常称做背面研磨(back grinng)，如图2所示。接着，晶圆被蚀刻用以分离IC以及部分之黏着物质6将被暴露，参阅图3。请参阅图4，另一玻璃12利用黏着物质10贴附于相对于具有晶粒之那一面。下一步骤显示于图5，一膜层(compliant layer)14形成于第一玻璃8之上，接着蚀刻该第一玻璃8以及蚀刻进入黏着物质8、10之部分，如图6所示，通称为切口制程(notchprocess)，因而形成一沟渠16于玻璃8以及黏着物质6、10之中，锡球将在后续制程中形成于膜层14之上。
一由铅所组成之膜层18将被图案化于第一玻璃8之表面上，以及沿着沟渠16之表面，以提供电性连接，膜层18也覆盖膜层14，如图7所示。请参阅图8，一锡膏罩幕20接着形成于铅膜层18之表面以及玻璃8之上以暴露对应于膜层14之表面，参阅图9与图10，锡球22然后利用传统之植球技术植于被锡膏罩幕20所暴露之铅膜层18表面，下一步骤为执行一切割制程以藉由沟渠14蚀刻该黏着物质10穿透该玻璃12以分离该晶粒，如习知技术，在此步骤实施之前，一切割胶带先行贴附于第二玻璃之上。
然而，上述之制程过于复杂，其需要切口制程以及切割第二玻璃之步骤用以分离晶粒，此外，其包含形成陡峭之沟渠斜面，形成于其上之铅将不易附着而导致开路，因此组件之品质性能将因而降低。
发明内容
本发明之目的为提供一具有真实芯片大小之封装。
本发明之另一目的为提供一低制作成本以及揭露一种晶圆型态封装以及其制程。
本发明之再一目的为提供一可以适用于晶圆型态测试之晶圆型态封装，以利于晶圆型态崩应测试以及其它之测试。
一晶圆背面先利用一研磨装置研磨，在实施此步骤之前，晶圆胶带先行贴附于晶圆之正面，以及研磨之后再将其移除。一玻璃贴附于晶圆背面，适合之材质包含，但不限定为环氧树脂(epoxy)，玻璃可以利用习知技术之贴附技术加以附着，然后，利用一具有特定图案之光阻作为蚀刻罩幕，蚀刻上述之晶圆用以分离IC。最佳之状态为光阻开口对应于晶圆上之切割道(scribe line)，以暴露该切割道。一黏着物质具有1-2mil之厚度涂布于晶圆之第二面，最佳为利用真空涂布制程，黏着物质可以为环氧树脂(epoxy)，此步骤近似于现有胶带之原理，将其改良应用于晶圆表面之保护层。此真空涂布制程可以防止泡泡形成于其中，且环氧树脂(epoxy)将填入沟渠之中。一固化之步骤可以利用紫外线照射或加热处理以硬化上述之环氧树脂(epoxy)。一研磨制程可以选择性地使用，用以研磨在具有电路那一侧之晶圆表面上之环氧树脂(epoxy)。复数个开孔形成于黏着物质之中以及对应于晶粒上之垫(pad)，接着，电路重新分布设置于环氧树脂(epoxy)之表面之上，部分之电路接触垫以建立电性之连接。一锡膏罩幕作为一绝缘，锡膏罩幕暴露电路特定之区域，这电路被暴露之区域为预定来置放导体球之区域。一印刷制程用来涂布锡膏于上述特定之区域之上。然后利用热流过程将锡膏变成锡球。
本发明之晶圆型态封装，包含：一具有复数个晶粒形成于其上之晶圆，其中该晶圆具有沟渠形成于该切割道之上，一材质利用第一黏着材质贴附于该晶圆之背面，第二黏着材质位于该复数个晶粒之上以及填入该沟渠，该复数个晶粒具有复数个垫形成于其上，一电路布局形成于该第二黏着材质之上，以及连接该复数个垫，一锡球罩幕覆盖该电路布局以及该第二黏着材质，以及暴露部分之该电路布局以及锡球形成于该被暴露之部分之上以及连接该电路布局。
附图说明
图1至图10为传统技术之截面图；
图11所显示为本发明披附一玻璃于晶圆背面以及蚀刻晶圆步骤之半导体晶圆截面图；
图12所显示为本发明真空涂布环氧树脂(epoxy)于晶圆上步骤之半导体晶圆截面图；
图13所显示为本发明以雷射开垫穿孔(pad open)步骤之半导体晶圆截面图；
图14所显示为热流锡膏步骤之半导体晶圆截面图；
图15所显示为本发明披附一玻璃于晶圆背面以及蚀刻晶圆步骤之半导体晶圆截面图。
图号说明：
1 玻璃 3 环氧树脂(epoxy)
5 晶圆 7 切割道
9 沟渠 11 环氧树脂(epoxy)
13 垫 15 开孔
17 电路 19 锡膏罩幕
21 锡球
2 晶圆 4 晶粒
6 环氧树脂(epoxy) 8 玻璃
10 环氧树脂(epoxy) 12 玻璃
14 膜层 16 沟渠
18 铅膜层 20 锡膏罩幕
22 锡球
具体实施方式
本发明揭露一种晶圆型态封装以及制作晶圆型态封装之方法，详细说明如下，所述之较佳实施例只做一说明非用以限定本发明，参阅图1，一晶圆背面(或第一面)先利用一研磨装置研磨，在实施此步骤之前，晶圆胶带先行贴附于晶圆5之正面，以及贴附一材质如玻璃之后再将其移除。在较佳之实施例之中，在经过研磨后之晶圆5厚度约为6-8mil。接续，一材质3例如玻璃贴附于具有复数个晶粒形成于其上之晶圆背面，适合之材质包含，但不限定为环氧树脂(epoxy)，玻璃1可以利用习知技术之贴附技术加以附着，较佳为玻璃1之厚度约为1-2mil，实际上之厚度与制程之其它参数有关。石英或陶瓷可以取代玻璃1。在贴附制程中所选用之材料如具有接近晶圆之热膨胀系数较佳，通常，硅之热膨胀系数为3cm/cm/℃，以及玻璃之热膨胀系数为3-5cm/cm/℃。
然后，利用一具有特定图案之光阻(未图标)作为蚀刻罩幕，蚀刻上述之晶圆用以分离IC。最佳之状态为光阻开口对应于晶圆上之切割道(scribeline)，以暴露该切割道7。然后利用湿蚀刻蚀刻晶圆以使得利用本步骤所形成之沟渠具有斜面，此可以利用传统之蚀刻技术控制蚀刻配方而得到。
参阅图11至图13，一绝缘材质11具有1-2mil之厚度涂布于晶圆5之第二面，最佳为利用真空涂布制程，绝缘材质11可以为环氧树脂(epoxy)或是使用BCB此材质可以防止使气泡产生，使性能提升。此真空涂布制程可以防止泡泡形成于其中，且环氧树脂(epoxy)将填入沟渠9之中。一固化之步骤可以利用紫外线照射或加热处理以硬化上述之环氧树脂(epoxy)。一研磨制程可以选择性地使用，用以研磨在具有电路之侧的晶圆表面上之绝缘材质11。
复数个开孔15形成于绝缘材质11之中以及对应于晶粒上之金属垫(pad)13，当然，这些金属垫13将被暴露出，必须注意的是环氧树脂(epoxy)对雷射而言为可透光材质，因此位于切割道上之对准标记将不会被环氧树脂(epoxy)所遮盖。换言之，对准标记对后续之对准装置而言为可见地。此外，绝缘材质11必须具有可流动性以及具有抗水气之特性。一导电层(13a)接着利用电镀之方式形成于金属垫(pad)13做为金属垫(pad)13之保护层。(padprotection layer)，以较佳实施例而言，做为上述保护层之材质可选用锌(Zn)/镍(Ni)或铬(Cr)等。
接着，导电信道布局或通称之垫电路重新分布设置于环氧树脂(epoxy)11之表面之上，如图14所示。电路17可以利用导电物质所组成例如金属或合金，较佳为利用Cr-Cu合金。部分之电路17接触垫13以建立电性之连接。举例而言，先形成一铜种子层(seeding layer)形成于上述之结构表面并沿着开孔之表面形成，此步骤可以利用无电镀(electroless Cu plating)之方式将铜种子层形成在膜层之表面上。接着，涂布一光阻图案于铜种子层之上，用以定义导线之图案分布。之后，以光阻图案做为阻障，成长金属导线。举例而言，利用电镀法可以形成铜材质于未被光阻图案覆盖之铜种子层之上完成导线之分布。完成之后再将光阻图案去除。上述之步骤可以称为导电信道布局或通称之电路重新分布。
仍请参阅图14，一锡膏罩幕19遮住电路17作为一绝缘且锡膏罩幕19暴露电路17特定之区域，这电路17被暴露之区域为预定来置放导体球之区域。一印刷制程用来涂布锡膏21于上述特定之区域之上。然后利用热流过程将锡膏变成锡球，此热流之温度可以利用已知之制程温度，参阅图15。半导体晶粒5将耦合于上述之锡球21，锡球可以利用已知的BGA技术加以制作，较佳之锡球分布为一数组排列，锡球连接上述之电路因而建立电性连接。
然后，晶圆传送至晶圆型态测试装置中进行晶圆型态测试，例如崩应测试(burn-in)，完成晶圆型态测示之后，然后进行切割用以分离个别之晶粒。切割过程主要沿着切割道切割而得到芯片尺寸封装(chip scale package；CSP)。下表为晶圆型态芯片尺寸封装(wafer level CSP)与芯片型态芯片尺寸封装(chip level CSP)之比较。
表一
| 晶圆型态CSP | 芯片型态CSP |
| 整着晶圆进行封装(Whole waferpackaging)最大之尺寸至晶粒交界(Max sizeextends to dies treet)每一接脚约美金0.1到0.5分(Economy of scale0.1 to 0.5 cent/lead) | 个别芯片封装(Individual chippackaging)最大尺寸：晶粒尺寸+百分之二十(Max size：die size+20percentage)每一接脚约美金1到5分(Costly1 to 5 cent/lead) |
表二为本发明之晶圆型态封装与其它技术之比较。
表二
| 晶圆型态CSP | Tessera(micro-BGA) | Rigid laminate | |
| 成本(美金分/每一接脚) | 晶圆型态；多组制程小于0.5美金分/每一接脚 | 个别芯片封装；大于1美金分/每一接脚 | 个别芯片封装；大于1美金分/每一接脚 |
| 产品设计 | 初期投资小于10k美金；可弹性变换；变换周期：一天之内 | 初期投资大于50k美金；变换成本昂贵；变换周期：数月 | 初期投资大于30k美金；变换成本昂贵；变换周期：数月 |
| 进入成本 | 中等：可以利用晶圆厂之设备 | 中等 | 低 |
| 可靠度 | “真实”封装，具抗湿、温度以及烘烤、cye. | 硅暴露于一面 | Glob top on flex |
| 组成 | BGA | BGA | BGA |
| 弹性 | 只变更罩幕 | 需要新的设计以及制作 | 需要大幅度之新的设计以及制作 |
| 尺寸 | 晶粒大小 | 大于晶粒大小 | 超过晶粒尺寸之百分之二十 |
| 晶粒缩减(Dieshrink) | 可以提供，布局可以到边界(30u) | 受限于空间，自边界其布局300u | 受限于空间，金线焊线(wire bonding)而牺牲缩小化 |
| 制程 | 晶圆厂制程+其它 | TAB/lead bond | Wire bond/Flip chip |
| 应用 | Memory，logic，ASIC，IPC，smartmedia，ahalog，RF | Memory，logic | Memory，Logic |
| 接脚数目 | 小于200pins | 小于200pins | 没有限制 |
| 中央垫(Centerpads) | 特级super | 不容易 | 尚可 |
本发明以较佳实施例说明如上，而熟悉此领域技艺者，在不脱离本发明之精神范围内，当可作些许更动润饰，其专利保护范围更当视后附之中请专利范围及其等同领域而定。
Claims (22)
1.一种晶圆型态封装的制作方法，该制程包含：
提供一具有复数个晶粒形成于其上之晶圆；
研磨该晶圆之背面；
使用黏着物质贴附一材质于该晶圆之该背面；
蚀刻该晶圆上之切割道用以分离该复数个晶粒；
涂布绝缘材质于该被蚀刻之晶圆上；
执行一金属垫开孔步骤以暴露该复数晶粒上之该复数金属垫；
形成金属垫保护层于该金属垫之上，上述保护层之材质可选用锌(Zn)/镍(Ni)或铬(Cr)等；
执行电路重新分布步骤，将电路布局于该绝缘材质之上；
形成一锡膏罩幕于该第二黏着物质之上用以暴露一在该电路上之预定区域；
执行一锡膏印刷步骤以形成锡膏于该预定区域之上；以及
热流该锡膏。
2.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：该贴附之材质包含玻璃。
3.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：该贴附之材质包含陶瓷。
4.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：该贴附之材质包含石英。
5.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：该黏着材质包含环氧树脂(epoxy)。
6.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：该绝缘材质包含环氧树脂(epoxy)或BCB。
7.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：在研磨该晶圆之背面之前，更包含贴一胶带于该晶圆之上。
8.根据权利要求7所述的晶圆型态封装的制作方法，其特征在于：在贴附该材质于该晶圆之背面后，更包含去除该胶带。
9.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：在涂布该绝缘材质之后更包含固化该绝缘材质。
10.根据权利要求9所述的晶圆型态封装的制作方法，其特征在于：上述之固化为使用紫外线照射。
11.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：在执行该垫开孔步骤之前，更包含研磨该绝缘材质。
12.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：上述之垫开孔为利用雷射形成。
13.根据权利要求1所述的晶圆型态封装的制作方法，其特征在于：在执行该热流步骤之后，更包含测试该晶圆。
14.根据权利要求13所述的晶圆型态封装的制作方法，其特征在于：在执行该测试之后，更包含言该切割道切割该晶圆。
15.一种晶圆型态封装，包含：
一具有复数个晶粒形成于其上之晶圆，其中该晶圆具有沟渠形成于该切割道之上；
一材质利用黏着材质贴附于该晶圆之背面；
绝缘材质位于该复数个晶粒之上以及填入该沟渠，该复数个晶粒具有复数个垫形成于其上；
一电路布局形成于该绝缘材质之上，以及连接该复数个垫；
一锡球罩幕覆盖该电路布局以及该绝缘材质，以及暴露部分之该电路布局；以及
锡球形成于该被暴露之部分之上以及连接该电路布局。
16.根据权利要求15所述的晶圆型态封装，其特征在于：该贴附之材质包含玻璃。
17.根据权利要求15所述的晶圆型态封装，其特征在于：该贴附之材质包含陶瓷。
18.根据权利要求15所述的晶圆型态封装，其特征在于：该贴附之材质包含石英。
19.根据权利要求15所述的晶圆型态封装，其特征在于：该黏着材质包含环氧树脂(epoxy)。
20.根据权利要求15所述的晶圆型态封装，其特征在于：该绝缘材质包含环氧树脂(epoxy)或BCB。
21.根据权利要求15所述的晶圆型态封装，其特征在于：包含金属垫保护层位于该金属垫之上。
22.根据权利要求15所述的晶圆型态封装，其特征在于：上述保护层之材质可选用锌(Zn)/镍(Ni)或铬(Cr)等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107397 CN1215541C (zh) | 2002-03-20 | 2002-03-20 | 一种晶片型态封装及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02107397 CN1215541C (zh) | 2002-03-20 | 2002-03-20 | 一种晶片型态封装及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1445829A true CN1445829A (zh) | 2003-10-01 |
| CN1215541C CN1215541C (zh) | 2005-08-17 |
Family
ID=27811025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02107397 Expired - Fee Related CN1215541C (zh) | 2002-03-20 | 2002-03-20 | 一种晶片型态封装及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1215541C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324667C (zh) * | 2003-12-03 | 2007-07-04 | 育霈科技股份有限公司 | 扩散式晶圆型态封装的结构与其形成方法 |
| CN100372053C (zh) * | 2004-05-10 | 2008-02-27 | 育霈科技股份有限公司 | 晶圆形态封装的制具与晶片配置方法 |
| CN100385621C (zh) * | 2004-02-17 | 2008-04-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101870443A (zh) * | 2009-04-22 | 2010-10-27 | 昆山西钛微电子科技有限公司 | 多层线路导通型晶圆级微机电系统芯片 |
| CN112259495A (zh) * | 2020-10-22 | 2021-01-22 | 绍兴同芯成集成电路有限公司 | 一种晶圆印刷工艺 |
-
2002
- 2002-03-20 CN CN 02107397 patent/CN1215541C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1324667C (zh) * | 2003-12-03 | 2007-07-04 | 育霈科技股份有限公司 | 扩散式晶圆型态封装的结构与其形成方法 |
| CN100385621C (zh) * | 2004-02-17 | 2008-04-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US8278213B2 (en) | 2004-02-17 | 2012-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| CN100372053C (zh) * | 2004-05-10 | 2008-02-27 | 育霈科技股份有限公司 | 晶圆形态封装的制具与晶片配置方法 |
| CN101870443A (zh) * | 2009-04-22 | 2010-10-27 | 昆山西钛微电子科技有限公司 | 多层线路导通型晶圆级微机电系统芯片 |
| CN112259495A (zh) * | 2020-10-22 | 2021-01-22 | 绍兴同芯成集成电路有限公司 | 一种晶圆印刷工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1215541C (zh) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101355078B (zh) | 具有无串扰结构的半导体元件、封装系统及其制造方法 | |
| US7863757B2 (en) | Methods and systems for packaging integrated circuits | |
| CN100470742C (zh) | 芯片尺寸封装的结构与其形成方法 | |
| TW200411870A (en) | Method of manufacturing a semiconductor device | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| US20020001922A1 (en) | Wafer level fabrication and assembly of chip scale packages | |
| US6538317B1 (en) | Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| US20080136026A1 (en) | Structure and process for wl-csp with metal cover | |
| US20030173658A1 (en) | Semiconductor device, manufacturing method for semiconductor device and mounting method for the same | |
| CN101325188A (zh) | 具双面增层之晶圆级半导体封装及其方法 | |
| US20080085572A1 (en) | Semiconductor packaging method by using large panel size | |
| JPH07123122B2 (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| CN102194716A (zh) | 半导体装置的制造方法及半导体装置 | |
| US6573612B1 (en) | Resin-encapsulated semiconductor device including resin extending beyond edge of substrate | |
| US6352925B1 (en) | Method of making electrical conductor system for semiconductor device | |
| US20210028133A1 (en) | Polymer resin and compression mold chip scale package | |
| US8030138B1 (en) | Methods and systems of packaging integrated circuits | |
| US6114760A (en) | Ball grid array (BGA) semiconductor package member | |
| CN1215541C (zh) | 一种晶片型态封装及其制作方法 | |
| KR20040048351A (ko) | 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로 | |
| US6278618B1 (en) | Substrate strips for use in integrated circuit packaging | |
| CN101436553B (zh) | 芯片重新配置的封装结构中使用金属凸块的制造方法 | |
| DE10250634B4 (de) | Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung | |
| US20040087131A1 (en) | Method for the solder-stop structuring of elevations on wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050817 Termination date: 20160320 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |