CN1432856A - 使用具有多晶半导体层的晶体管的图象显示装置及其制造方法 - Google Patents
使用具有多晶半导体层的晶体管的图象显示装置及其制造方法 Download PDFInfo
- Publication number
- CN1432856A CN1432856A CN03101599A CN03101599A CN1432856A CN 1432856 A CN1432856 A CN 1432856A CN 03101599 A CN03101599 A CN 03101599A CN 03101599 A CN03101599 A CN 03101599A CN 1432856 A CN1432856 A CN 1432856A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor layer
- gate electrode
- image display
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 239000010409 thin film Substances 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 19
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 13
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 13
- 229910004444 SUB1 Inorganic materials 0.000 description 13
- -1 phosphonium ion Chemical class 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910004438 SUB2 Inorganic materials 0.000 description 5
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 101150018444 sub2 gene Proteins 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
使用漏极源极充分活性化的具有多晶半导体层的晶体管的图象显示装置。容易控制LDD区域的杂质浓度。多晶半导体层在上面隔着绝缘膜形成栅电极，把该栅电极一侧的多晶半导体层作为漏极区域，把另一侧的多晶半导体层作为源极区域，在多晶半导体层的栅电极的下侧(特别是正下方)的区域上注入被活性化后的p型杂质，在多晶的半导体层的上述栅电极的下侧(特别是正下方)以外的区域上注入被活性化后的n型杂质。该多晶半导体层，其特征在于：在从栅电极下侧的区域至漏极区域以及源极区域的各区域上，随着从栅电极的下侧至漏极区域以及源极区域，被活性化的p型杂质的分布为逐渐减少。
Description
技术领域
本发明涉及使用多晶薄膜晶体管的图象显示装置及其制造方法。
背景技术
例如液晶显示装置，在隔着液晶相对配置的各基板中一方基板的液晶一侧表面上，把用一对栅极信号线和一对漏极信号线包围的区域作为象素区域，其构成包含在该象素区域上靠来自单侧栅极信号线的扫描信号工作的薄膜晶体管，和经由该薄膜晶体管提供来自单侧漏极信号线的图象信号的象素电极。
另外，作为该薄膜晶体管，已知有其半导体层使用多晶型例如Si(多晶Si)的晶体管。
这样的半导体层，是在基板面上形成由非晶Si(a-Si)构成的层后，例如通过激光照射多晶化而形成。
另外，薄膜晶体管的构成过程是，把多晶化后的上述半导体层注入例如硼(B)制成p型，在该半导体层的表面上形成氧化膜后，在该氧化膜的上面形成栅电极呈与该半导体层交叉状，以该栅电极作为掩模通过注入例如磷(P)，在栅电极正下方区域的两侧区域，即漏极区域以及源极区域制成n型。
进而，通常是在上述漏极区域以及源极区域的形成时，在上述栅电极正下方的区域和漏极区域以及源极区域的各边界部上，使掩模(光刻胶)后退，注入该磷(P)作为n-型区域形成所谓的LDD区域(轻掺杂漏区)。
发明内容
但是，这样构成的多晶薄膜晶体管，存在在该半导体层中作为n型杂质的磷的活性化极其困难这一问题。
另外，由此还存在在上述LDD区域中的杂质浓度的控制困难的问题。
本发明的目的在于提供一种具有漏极和源极区域充分进行了活性化的多晶薄膜晶体管的显示特性优异的图象显示装置及其制造方法。
本发明的另一目的在于提供一种因为在多晶薄膜晶体管的LDD区域中的杂质浓度的控制容易，所以成品率高的图象显示装置及其制造方法。
在本申请揭示的发明中，如果简单地说明有代表性的概要则如下。
如果采用本申请的实施方式1，则使用具有本发明的多晶半导体层的晶体管的图象显示装置，其多晶半导体层在上面隔着绝缘层形成栅电极，把该栅电极一侧的多晶半导体层作为漏极区域，把另一侧的多晶半导体层作为源极区域，在多晶半导体层的上述栅电极的下侧(特别是正下方)的区域上注入被活性化后的p型杂质，在多晶半导体层的上述栅电极的下侧(特别是正下方)以外的区域上注入被活性化后的n型杂质。
通过这种构成，多晶薄膜晶体管其漏极以及源极区域被充分活性化，其结果可以提供显示特性优异的图象显示装置。
该多晶半导体层的特征在于，在从栅电极的下侧区域至漏极区域以及源极区域的各区域中，随着从栅电极的下侧至漏极区域以及源极区域，被活性化后的p型杂质的分布是逐渐减少。
另外，该多晶半导体薄膜晶体管的注入被活性化后的n型杂质的多晶半导体层，是在非晶晶体管中掺杂n型杂质，其后通过采用激光照射的退火形成。
如果采用本申请的实施方式，则在使用具有多晶Si层的晶体管的图象显示装置中，多晶Si层，是在上面隔着绝缘膜形成栅电极，把该栅电极一侧的多晶Si层作为漏极区域，把另一侧的多晶Si层作为源极区域，在多晶Si层的上述栅电极的下侧(特别是正下方)的区域上注入活性化后的硼，在多晶Si层的上述栅电极的下侧(特别是正下方)以外的区域上注入被活性化后的磷，在从栅电极的下侧区域至漏极区域以及源极区域的各区域中，随着从栅电极的下侧(特别是正下方)至漏极区域以及源极区域，被活性化后的硼的分布是逐渐减少。
通过这种构成，多晶Si晶体管其漏极以及源极区域被充分活性化，其结果可以提供显示特性优异的图象显示装置。
另外，其特征在于：该多晶Si晶体管的多晶Si层，是在非晶Si层上掺杂磷后通过采用激光照射的退火形成的。
如果采用本申请的另一实施方式，则在图象显示装置的制造方法中包含：向形成在基板上面的非晶Si层注入n型杂质的工序；通过在该非晶Si层上照射激光形成n型多晶Si层的工序；在该n型多晶Si层的上面形成绝缘膜的工序；在该n型多晶Si层的漏极区域以及源极区域之间的区域上有选择地注入p型杂质的工序；在注入有该p型杂质的区域上的一部分上形成栅电极的工序。
由此，可以在漏极以及源极区域被充分活性化下制造多晶Si晶体管，其结果可以制造显示特性优异的图象显示装置。
进而，还具有通过使栅电极过热进行p型杂质的活性化的工序。
栅电极的过热，是通过使用例如短波长弧光灯的RTA(快速热退火)进行。
如果采用本申请的实施方式，则在使用具有多晶Si层的晶体管的图象显示装置中包含：向形成在基板上面的非晶Si层注入磷离子n的工序；通过在该非晶Si层上照射激光光形成n型多晶Si层的工序；在该n型多晶Si层的上面形成绝缘膜的工序；在该n型多晶Si层的漏极区域以及源极区域之间的区域上有选择地注入硼离子的工序；在注入有该硼离子的区域上的一部分上形成栅电极的工序。
进而，具有使用短波长弧光灯进行上述p型杂质的活性化的工序。
附图说明
图1是展示表示本发明的薄膜晶体管的一实施例的多晶半导体层的杂质分布的说明图。
图2是展示形成采用本发明的薄膜晶体管的液晶显示装置的一实施例的构成图。
图3是展示本发明的液晶显示装置的象素的一实施例的平面图。
图4是图3的IV-IV线的断面图。
图5是展示采用本发明的薄膜晶体管的制造方法的一实施例的工序图。
具体实施方式
以下，用附图说明采用本发明的多晶薄膜晶体管及其制造方法的
实施例。
实施例1
《整体构成》
图2是展示适用本发明多晶薄膜晶体管的液晶显示装置的一实施例的整体构成图。同一图虽然是以等效电路表示，但是是与实际的几何配置对应描绘的。
首先，有隔着液晶相互相对配置的一对透明基板SUB1、SUB2，该液晶由兼作一方的透明基板SUB1对另一方的透明基板SUB2的固定的密封条SL密封。
在用密封材料SL包围的上述一方的透明基板SUB1的液晶侧的表面上，形成在其x方向上延伸在y方向上并列设置的栅极信号线GL和在y方向上延伸在x方向上并列设置的漏极信号线DL。
在用各栅极信号线GL和各漏极信号线DL包围的区域构成象素区域的同时，这些各象素区域的矩阵状的集合体构成作为显示区域的液晶显示部AR。
另外，在x方向上并列设置的各象素的各自上形成在这些各象素区域内走行的共用的电容信号线CL。该电容信号线CL与被形成在各象素区域上的电容元件Cstg的一方的电极连接，并被施加一定的电压。
在各象素区域上，形成靠来自其单侧栅极信号线GL的扫描信号工作的薄膜晶体管TFT，和经由该薄膜晶体管TFT提供来自单侧漏极信号线DL的图象信号的象素电极PX。该象素电极PX被连接在上述电容元件Cstg的另一电极上。该电容元件Cstg是为了比较长时间蓄积提供给象素电极PX的图象信号等而设置的。
该薄膜晶体管TFT的半导体层是由多晶型例如Si(多晶Si)构成的。
另外，象素电极PX，在另一方的透明基板SUB2的液晶侧的表面上在共同形成在各象素区域上的相对电极CT之间产生电场，由该电场控制液晶的光透过率。
上述栅极信号线GL的各自的一端延伸超过上述密封材料SL，其延长端与被形成在透明基板SUB1的表面上的垂直扫描驱动电路V连接。该垂直扫描线驱动电路V由多个MIS型的晶体管和连接它们的配线层构成。
同样，上述漏极信号线DL各自的一端延伸超过上述密封材料SL，其延长端与被形成在透明基板SUB2的表面上的图象信号驱动电路He连接。该图象信号驱动电路He也是由多个MIS型晶体管和与它们连接的配线层构成。
在此，构成上述垂直扫描驱动电路V以及图象信号驱动电路He的MIS型晶体管，其半导体层和上述薄膜晶体管TFT一样由多晶层形成。因此，在该MIS型晶体管的形成中通常是和该薄膜晶体管的形成一同进行。
另外，在x方向上并列设置的各象素区域上共用的上述电容信号线CL，例如在图中右侧的端部上共同连接，其连接线超过密封材料SL延长，在其延长端上构成端子CLT。
上述各栅极信号线GL，由来自垂直扫描电路V的扫描信号，顺序选择其1条。
另外，由图象信号驱动电路He，与上述栅极信号线GL的选择时刻一致地向上述各漏极信号线DL的各自提供图象信号。
《象素的构成》
图3是展示上述象素区域的一实施例的平面图。图4展示在该IV-IV线中的断面。
进而，该象素区域，例如，用在其x方向走行的假想的线分成2个区域，把上方的区域作为光透过区域，把下方的区域作为光反射区域，构成可以切换所谓的光透过模式和光反射模式使用的液晶显示装置。
在各图中，首先，在透明基板SUB1的液晶一侧的表面上形成由SiO或者SiN组成的基底层GW。形成该基底层GW是为了避免包含在透明基板SUB1中的离子性的杂质对后述的薄膜晶体管TFT的影响。
而后，在该基底层GW的表面上，形成例如由多晶硅层组成的半导体层PS。该半导体层PS用准分子激光器使由例如等离子CVD装置成膜的非晶Si膜多晶化。
该半导体层PS，被形成为与后述的栅极信号线GL相邻形成的带状部分和与该部分成为一体占据象素区域的大致一半(图中下侧)的大致矩形形状的部分。
带状部分的半导体层PS作为后述的薄膜晶体管TFT的半导体层形成，大致矩形形状部分的半导体层PS作为后述的电容元件Cstg的各电极中的一个电极形成。
而后，在这样形成有半导体层PS的透明基板SUB1的表面上，形成被覆该半导体层PS的例如由SiO2或者SiN组成的第1绝缘膜GI。
该第1绝缘膜GI在具有作为上述薄膜晶体管TFT的栅极绝缘膜功能的同时，具有作为后述的电容元件Cstg的介质膜之一的功能。
而后，在该第1绝缘膜GI的上面，形成在图中x方向延伸排列设置在y方向上的栅极信号线GL，该栅极信号线GL和后述的漏极信号线DL一同划分出矩形的象素区域。
进而，该栅极信号线GL只要是具有耐热性的导电膜即可，例如选择Al、Cr、Ta、TiW等。在本实施例中作为栅极信号线GL例如使用TiW。
该栅极信号线GL的一部分在象素区域内延伸，与上述带状的半导体层AS交叉重叠。该栅极信号线GL的延长部GL作为薄膜晶体管TFT的栅电极GT形成。
进而，该栅极信号线GL形成后，隔着第1绝缘膜GI进行杂质离子的注入，在上述半导体层PS中通过使除去上述栅电极GT正下方的区域导电化，在形成薄膜晶体管TFT的源极区域以及漏极区域的同时，形成电容元件Cstg的各电极中的一个电极。
另外，在象素区域中央的第1绝缘膜GI的上面形成在图中x方向上延伸的电容信号线CL，该电容信号线CL与在象素区域的图中下侧的区域上延伸的电容电极CT一体化。该电容信号线CL(电容电极CT)例如是和栅极信号线GL在同一层并且用同一材料形成的。
为了被覆上述栅极信号线GL以及电容信号线CL(电容电极CT)，在上述第1绝缘膜GI的上面例如由SiO2或者SiN形成第2绝缘膜IN。
进而，在该第2绝缘膜IN的上面，形成例如由铝(Al)构成的象素电极PX(R)，使其占据象素区域的大致一半的区域(图中下侧的区域)。该象素电极PX(R)兼作反射膜，在形成它的区域中形成反光部。
该象素电极PX(R)在接近上述薄膜晶体管TFT的部分上，通过被形成在上述第2绝缘膜IN以及第1绝缘膜GI上的连接孔CH1与上述半导体层PS连接。
和象素电极PX(R)连接的半导体层PS是与薄膜晶体管TFT的源极区域相当的部分，与此相反该薄膜晶体管TFT的漏极区域，把和上述栅电极GT重叠的部分作为区间形成在相反侧的半导体PS的区域上，在该部分上通过连接孔CH2和后述的漏极信号线DL连接。
另外，该象素电极PX(R)与上述电容电极CT重叠延伸到象素的大致中央部，还构成上述电容元件Cstg的一个电极。
由此，电容元件Cstg，并联连接把该电容电极CT作为一方的电极、把大致矩形的半导体层AS作为另一方的电极、把第1绝缘膜GI作为介质膜的第1电容元件；把该电容电极CT作为一方的电极、把象素电极PX(R)作为另一方的电极、把第2绝缘膜IN作为介质膜的第2电容元件，构成2级的电容元件。
另外，在第2绝缘层IN的上面上，形成在图中y方向上延伸在x方向上并列设置的漏极信号线DL。该漏极信号线DL用和上述的栅极信号线GL划分出象素区域。
漏极信号线DL，例如使用铝、以TiW为基底层的铝、以MoSi为基底层的铝。因为如果铝和多晶硅层直接接触，则在例如400℃以上的加工温度下有时产生导通不良，所以有效的方法是形成上述那样的基底层。
该漏极信号线DL其一部分通过被形成在第2绝缘膜IN以及第1绝缘膜GI上的连接孔CH2和上述薄膜晶体管TFT的漏极区域(在本说明书中把和漏极信号线DL连接的一侧定义为漏极区域)连接。
而后，为了被覆该漏极信号线DL以及上述象素电极PX(R)在第2绝缘膜IN的上面形成第3绝缘膜PSV。该第3绝缘膜PSV例如由SiO2或者SiN形成。但是，也可以用涂敷等形成有机膜。在用涂敷等形成有机膜的情况下，可以使其表面平坦化，可以把液晶的定向设置成良好的状态。
在该第3绝缘膜PSV的上面形成由例如ITO(氧化铟锡)膜构成的透光性材料的象素电极PX(T)，该象素电极PX(T)延伸形成到象素区域的上方部分。除去光反射区域的象素区域的约一半的区域通过该象素电极PX(T)作为光透过区域形成。
该象素电极PX(T)在与薄膜晶体管TFT相邻的部分上，通过被形成在上述第3绝缘膜PSV上的连接孔CH3和上述象素电极PX(R)连接。
由此，象素电极PX(T)经由上述象素电极PX(R)与薄膜晶体管TFT的源极连接，在该薄膜晶体管TFT导通时，来自漏极信号线DL的图象信号经由该薄膜晶体管TFT向象素电极PX(R)提供，当然还向象素电极PX(T)提供。
进而，上述象素电极PX(R)、PX(T)，在形成有这些象素电极PX(R)、PX(T)的透明基板SUB1和隔着液晶相对配置的另一透明基板SUB2的液晶侧的表面上，在共同形成在各象素区域上的透光性的相对电极之间产生电场，由该电场控制该液晶的透光率。
《薄膜晶体管》
图1是详细展示上述薄膜晶体管TFT的栅电极GT附近的例如由多晶Si层构成的半导体层PS的杂质浓度的说明图。
从同一图可知，栅电极GT正下方的上述半导体层PS成为p型导电型的区域，从该p型导电型的区域至漏极区域p型浓度的杂质大致线性地减少，换言之n型浓度的杂质大致线性地变浓，直至n型导电型的漏极区域。
同样，从栅电极GT的正下方的p型导电型的区域至源极区域p型浓度的杂质大致线性地减少，换言之n型浓度的杂质大致线性地变浓，直至n型导电型的源极区域。
具体地说，最初，半导体层PS在整个区域上被注入例如由磷(P)组成的活性化的n型杂质，其后，在相当于栅电极GT正下方的上述半导体层PS的区域上，在注入例如由硼(B)组成的被活性化后的p型杂质的同时，在从上述栅电极GT正下方至漏极区域以及源极区域的各区域的LDD区域上，随着从该栅电极GT正下方至漏极区域以及源极区域，被活性化后的p型杂质分布是逐渐减少。
进而，虽然在实施例中说明了把具有本发明的多晶半导体层的晶体管作为显示区域的各象素的开关元件使用的例子，但作为被配置在驱动电路区域上的电路(例如，扫描驱动电路或者图象信号电路或者可以形成在基板上的其他电路)的开关元件，可以使用具有本发明的多晶半导体层的晶体管制造图象显示装置。
《制造方法》
图5(a)至(g)，是展示上述薄膜晶体管的制造方法的一实施例的工序图。以下，顺序说明。
工序1
在透明基板SUB1的上面用例如CVD法形成由非晶Si层组成的半导体层AS。该半导体层的膜厚度例如约50nm是适宜的。
而后，从该半导体层的表面在例如15keV、1×1015cm2的条件下离子注入作为n型杂质的磷(P)(图5(a))。
在此，被离子注入的n型离子，注入量在所谓临界注入量(例如在磷的情况下是6×1014cm-2)以上。这是因为提高载流子浓度可以使电阻接触性良好的缘故。
工序2
在上述半导体层AS上例如照射准分子激光，通过使该半导体层AS多晶化，制成由n+型的多晶硅组成的半导体层PS(图5(b))。
在此，激光的照射是局部照射该半导体层AS，使其扫描该半导体层AS的整个区域。激光照射点的温度上升到约1000℃，通过扫描它不会对透明基板SUB1产生热的不良影响。
在该工序中的磷离子的活性化，不管该磷离子自身的活性化多困难，通过激光的高温处理可以容易进行。
工序3
为了被覆上述半导体层PS用例如CVD法在透明基板SUB1的表面上形成例如由SiO2层组成的绝缘膜GI。该绝缘膜GI的膜厚度例如约100nm是适宜的(图5(c))。
工序4
在透明基板SUB1的表面上形成光刻胶膜RE，通过光蚀刻技术，使被形成在上述半导体层PS的漏极区域以及相当于源极区域的部分的区域上的光刻胶膜RE留下。
而后，把留下的光刻胶膜RE作为掩模，从该掩模表面在例如30keV、1.1×1015cm2的条件下离子注入作为n型杂质的硼离子(B)(图5(d))。
这种情况下的p型离子的注入最好在所谓临界注入量(例如在硼的情况下是2×1016cm-2)以下的量。这是鉴于在此后的工序中的退火(工序6)中其温度低的缘故。
工序5
除去上述光刻胶膜RE，为了被覆上述半导体层PS，在用例如溅射法在透明基板SUB1的表面上形成例如由MoW组成的金属层后，通过图案化该金属层形成栅电极(图5(e))。
工序6
通过使用例如短波长弧光灯的RTA(快速热退火)实现半导体层中的硼(B)离子活性化。
这种情况下，栅电极被短波长弧光灯加热，通过该加热栅电极正下方的硼(B)离子被完全活性化，补偿那部分的n型多晶硅，形成p-型区域。
另外，随着从栅电极的形成区域至漏极区域或源极区域，RTA的温度降低，因为与此对应活性化率减少，所以可以自匹配形成具有浓度斜率的n-型多晶硅层(图5(f))
在该工序中的硼离子的活性化，例如在把该硼离子和磷离子的情况相比时，可以确认通过栅电极GT的发热可以极其有效地实现活性化。这是因为硼离子自身和例如磷离子相比是容易活性化的离子的缘故。
因此，LDD区域的浓度控制也极其容易。
工序7
形成半导体层PS的栅电极GT正下方及其附近的杂质浓度的分布如上述图1所示(图5(g))。
虽然在上述的实施例中，说明了被形成在象素区域内的薄膜晶体管TFT，但如上所述，因为构成扫描信号驱动电路V以及图象信号驱动电路He的MIS型晶体管，其半导体层也由多晶Si等的多晶半导体层形成，所以当然也可以适用于该MIS晶体管中。
虽然在上述的实施例中，说明了被形成在液晶显示装置中的多晶薄膜晶体管TFT，但当然也可以适用在例如被形成在EL(电致发光)等的图象显示装置或者其他装置中的多晶晶体管中。
从以上说明可知，如果采用本发明，则可以提供具有漏极区域以及源极区域被充分活性化后的薄膜晶体管，显示特性优异的图象显示装置及其制造方法。另外，如果采用本发明，因为容易控制在多晶薄膜晶体管的LDD区域中的杂质浓度，所以可以提供成品率高的图象显示装置。
Claims (10)
1.一种图象显示装置，其特征在于：
在使用具有多晶半导体层的晶体管的图象显示装置中，
上述多晶半导体层上面隔着绝缘膜形成有栅电极，把该栅电极一侧的多晶半导体层作为漏极区域，把另一侧的多晶半导体层作为源极区域，
在上述多晶半导体层的上述栅电极的下侧区域中注入有活性化后的p型杂质，
在上述多晶半导体层的上述栅电极的下侧以外的区域中注入有活性化后的n型杂质。
2.权利要求1所述的图象显示装置，其特征在于：
上述多晶半导体层，在从上述栅电极的下侧区域至上述漏极区域以及上述源极区域的各区域上，随着从上述栅电极的下侧至上述漏极区域以及上述源极区域，上述被活性化的p型杂质的分布为逐渐减少。
3.权利要求1或者2的图象显示装置，其特征在于：被注入有活性化后的n型杂质的上述多晶半导体层，是向非晶半导体中掺杂n型杂质，其后通过照射激光进行退火形成的。
4.权利要求1或者2的图象显示装置，其特征在于：
具有上述多晶半导体层的晶体管，被作为在上述图象显示装置中显示区域的各象素中的开关元件使用。
5.权利要求1或者2的图象显示装置，其特征在于：
具有上述多晶半导体层的晶体管，被用于上述图象显示装置中的扫描驱动电路或者图象信号驱动电路。
6.一种图象显示装置，其特征在于：
在使用具有多晶Si层的晶体管的图象显示装置中，
上述多晶Si层，在上面隔着绝缘膜形成有栅电极，把该栅电极一侧的多晶Si层作为漏极区域，把另一侧的多晶Si层作为源极区域，
在上述多晶Si层的上述栅电极的下侧区域中注入有活性化后的硼，
在上述多晶Si层的上述栅电极下侧以外的区域中注入有活性化后的磷，
在从上述栅电极的下侧区域至上述漏极区域以及上述源极区域的各区域上，随着从上述栅电极的下侧至漏极区域以及源极区域，被活性化后的硼的分布为逐渐减少。
7.权利要求6所述的图象显示装置，其特征在于：
上述多晶Si层，是在非晶Si层中掺杂磷，其后通过照射激光进行退火形成的。
8.一种图象显示装置的制造方法，其特征在于：包含，
向被形成在基板上面的非晶Si层注入n型杂质的工序；
通过在该非晶Si层上照射激光形成n型多晶硅层的工序；
在该n型多晶硅层上形成绝缘膜的工序；
在上述n型多晶Si层的漏极区域以及源极区域之间的区域上选择性注入p型杂质的工序；
在注入有该p型杂质的区域的一部分上形成栅电极的工序。
9.权利要求8所述的图象显示装置的制造方法，包含通过使上述栅电极过热进行上述p型杂质的活性化的工序。
10.权利要求9所述的图象显示装置的制造方法，其特征在于：上述栅电极的加热，使用短波长的弧光灯进行。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP005845/2002 | 2002-01-15 | ||
| JP2002005845 | 2002-01-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1432856A true CN1432856A (zh) | 2003-07-30 |
| CN1213338C CN1213338C (zh) | 2005-08-03 |
Family
ID=27644769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031015999A Expired - Lifetime CN1213338C (zh) | 2002-01-15 | 2003-01-15 | 使用具有多晶半导体层的晶体管的图象显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7009205B2 (zh) |
| KR (1) | KR100547070B1 (zh) |
| CN (1) | CN1213338C (zh) |
| TW (1) | TWI224395B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745293B2 (en) | 2004-06-14 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519377B1 (ko) * | 2003-04-08 | 2005-10-06 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 및 그 제조방법 |
| KR100977223B1 (ko) * | 2003-09-25 | 2010-08-23 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR100611652B1 (ko) * | 2004-06-28 | 2006-08-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) * | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| TWI313059B (zh) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
| JP2002184710A (ja) * | 2000-12-18 | 2002-06-28 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
-
2003
- 2003-01-07 US US10/337,370 patent/US7009205B2/en not_active Expired - Lifetime
- 2003-01-14 KR KR1020030002365A patent/KR100547070B1/ko active IP Right Grant
- 2003-01-15 TW TW092100772A patent/TWI224395B/zh not_active IP Right Cessation
- 2003-01-15 CN CNB031015999A patent/CN1213338C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745293B2 (en) | 2004-06-14 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping |
| CN1770474B (zh) * | 2004-06-14 | 2011-12-14 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7009205B2 (en) | 2006-03-07 |
| CN1213338C (zh) | 2005-08-03 |
| US20030164489A1 (en) | 2003-09-04 |
| TWI224395B (en) | 2004-11-21 |
| KR20030061677A (ko) | 2003-07-22 |
| TW200306450A (en) | 2003-11-16 |
| KR100547070B1 (ko) | 2006-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1282023C (zh) | 在各像素具备辅助电容的有源矩阵型显示装置 | |
| CN1185533C (zh) | 显示装置及其制造方法 | |
| CN1279509C (zh) | 显示装置 | |
| CN1196201C (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 | |
| CN1244162C (zh) | 沟道蚀刻薄膜晶体管 | |
| CN1801492A (zh) | 薄膜晶体管阵列板 | |
| CN1573453A (zh) | 显示装置及其制造方法 | |
| CN1678952A (zh) | 包括薄膜电路元件的电子器件的制造 | |
| CN1399165A (zh) | 显示器件 | |
| CN1217806A (zh) | 电流驱动型发光显示装置及其制造方法 | |
| CN1892395A (zh) | 多晶硅薄膜晶体管液晶显示面板及其制造方法 | |
| CN1573491A (zh) | 薄膜晶体管阵列板和包含该板的液晶显示器 | |
| CN1870296A (zh) | 薄膜晶体管及使用其的液晶显示器件 | |
| CN1652165A (zh) | 显示装置 | |
| CN1218291C (zh) | 半导体显示装置及其制造方法和有源矩阵型显示装置 | |
| CN1151085A (zh) | 半导体器件及其制造方法 | |
| CN1248038A (zh) | 半导体器件及其形成方法 | |
| CN1489217A (zh) | 薄膜晶体管阵列面板 | |
| CN1456931A (zh) | 电光装置及半导体装置的制造方法 | |
| CN1841779A (zh) | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 | |
| CN1794069A (zh) | 薄膜晶体管阵列面板 | |
| CN1637548A (zh) | 透射反射型液晶显示器件及其制造方法 | |
| CN1619397A (zh) | 薄膜面板 | |
| CN1475839A (zh) | 液晶显示装置 | |
| CN1288254A (zh) | 半导体器件和有源矩阵衬底的制造方法及电光器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: HITACHI DEVICE ENGINEERING CO., LTD. Owner name: IPS ALPHA SUPPORT CO., LTD. Owner name: HITACHI DISPLAY CO., LTD. Free format text: FORMER OWNER: HITACHI,LTD. Effective date: 20111122 Owner name: PANASONIC LCD CO., LTD. Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111122 Address after: Chiba County, Japan Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Co-patentee before: IPS pioneer support society Patentee before: Hitachi Displays, Ltd. Effective date of registration: 20111122 Address after: Chiba County, Japan Co-patentee after: Hitachi Device Engineering Co.,Ltd. Patentee after: Hitachi Displays, Ltd. Address before: Tokyo, Japan Co-patentee before: Hitachi Device Engineering Co.,Ltd. Patentee before: Hitachi, Ltd. Effective date of registration: 20111122 Address after: Chiba County, Japan Co-patentee after: IPS Pioneer Support Society Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Patentee before: Hitachi Displays, Ltd. Effective date of registration: 20111122 Address after: Chiba County, Japan Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Co-patentee before: Hitachi Device Engineering Co.,Ltd. Patentee before: Hitachi Displays, Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: JAPAN DISPLAY, INC. Free format text: FORMER NAME: APAN DISPLAY EAST, INC. Owner name: APAN DISPLAY EAST, INC. Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: Japan Display East Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Hitachi Displays, Ltd. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. Address after: Chiba County, Japan Patentee after: JAPAN DISPLAY Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Japan Display East Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan Patentee after: JAPAN DISPLAY Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: JAPAN DISPLAY Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20030730 Assignee: BOE TECHNOLOGY GROUP Co.,Ltd. Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd. Contract record no.: 2013990000688 Denomination of invention: Image display unit with transistor possessing polycrystal semiconductor layer and its making process Granted publication date: 20050803 License type: Common License Record date: 20131016 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050803 |