CN1426583A

CN1426583A - 数据在线的方法和装置

Info

Publication number: CN1426583A
Application number: CN01808467A
Authority: CN
Inventors: T·G·R·哈尔; P·科利
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2000-12-22
Filing date: 2001-12-10
Publication date: 2003-06-25
Also published as: JP2004517429A; US20020083393A1; GB0031439D0; US6877126B2; TW556161B; WO2002052559A1; EP1346360A1

Abstract

对于以线性序列记录在一个光盘上的实际多光束DVD系统(或一个CD系统)公开了一个结构范围。该数据加上了内部和外部差错保护码(PI，PO)，根据数据块(ECC帧)的预确定大小来加上该外部码。每个字块包括一系列的好几个扇区。读出的多信道并行地提供一组N个子序列，没有对所述字块或子字块边界的限制地开始。在每个信道(a，b，c，d)内，检测扇区ID码以便识别形成数据块一部分的一系列子字块，并且甚至在没有来自字块(标记为*的字块)开始的数据情况下，外部的差错保护电路216处理子字块以便累加与所述字块有关的一个部分差错保护校正子。在到达所述字块的结尾之后，在子序列内下一字块的一个校正子被累积。随后，其结尾部分已经被处理了的形成同一字块开始部分的子字块在不同的信道中被识别，并且被处理(216)以便累加所述校正子的剩余部分。读出光束(a，b，c，d)跳到一个新的位置组(a′，b′等等)以便覆盖盘的另外部分。

Description

说明书数据在线的方法和装置

技术领域

本发明涉及用于数据再现的方法和设备，特别是用于检索和解码从诸如数字万用光盘(DVD)之类的旋转运载体中的数据。

背景技术

大市场量的光数据存储是以众所周知的CD-ROM光盘格式的形式所熟知的。对这些以及其它存储媒体的一个历史回顾及技术说明可以在PC技术指南中找到，它本身可提供在CD-ROM上，以及在http：//www.pctechguide.com/10dvd.htm处。DVD就它的标准(″1x”)数据速率以及它的数据容量方面在CD-ROM的容量之上进行了扩展。例如在WO-A-99/48097中描述了一种DVD/CD解码器。包含适当电路的集成电路(ICs)可以从菲力普半导体(例如产品SAA7335)中获得。

当前的CD-ROM驱动器以CD媒体被设计的标准数据速率的许多倍来再现被存储的数据，并且相应地被称为”24x”，”32x”，”48x”。增加数据速率最简单的方式是增加盘在光提取上旋转的速度。构造更快光盘驱动器的竞争继续着，但是在盘抗张强度方面以及在功耗方面的物理限制已经对旋转速度提出限制在200和400Hz之间。对于DVD，这等于20-40x的”x”额定值。

对从标准光盘中提供更高数据速率而不必增加旋转速度的这个问题的一种解决方案是所谓的”多光束”方法。在多光束系统中，重复(read-back)激光光束在一个光提取单元(OPU)中被分裂成为聚焦在相邻径向轨道上的许多分开的光束。利用N个光束的的一个OPU，对于盘的一个给定转速，(原则上)可以以N倍速率读取数据。在WO-A-98/037555(Zen Research)中描述了CD系统的一种多光束结构。此说明假定使用与一个衍射光栅结合的单个激光器来获得读出的多轨道，其被安排来以便并行地读取N个相邻轨道。这是指IC必须有N个数据输入并且能够同时处理N个数据流。在CD阅读器的环境中，具有分开读头的更精细配置也是已知的，例如从美国专利No.5,465,244(Kobayashi/Toshiba)中可知。

如果数据速率不是问题的话，多光束方法还产生减少驱动器功耗的可能性，至于给定的数据吞吐量，盘旋转速度可以与光束数目相关的一个因子成比例地被降低。这个方法对于便携式设备给出了显著的功耗利益，因为此类驱动器的功耗被轴发动机和驱动器所消耗的功率所支配。

一个DVD盘被设计来以线性形式被读取，并且虽然通过跳跃的随机存取是系统设计的一部分，但是意图是数据作为串流而被正常地读取，即，数据在轨道上从一个文件的开始到结尾都是连续的。在DVD(例如是一个CD)上所有数据被安排在从盘内半径运行到外半径的单个螺旋轨道。如果使用多轨道方法，则可以很容易看出：被个体拾取器所读取的数据实际上是来自同一线性流中的数据，只是被一个盘旋转暂时偏移而已，这是指对于一个N光束系统，一个盘旋转将产生数据的N个旋转值。来自各个获取中的数据在通向主应用程序上之前需要被重新集合到一个线性数据组中。在盘的一次旋转之后，重复头(read-back head)然后需要跳出N个槽以便开始获得下一相邻的数据块。

可是，当人们试图把多光束概念从CD扩展到DVD驱动器时出现一个问题。类似于CD-ROM，一个DVD盘上的数据被编制成为2K字节扇区。可是在CD系统为了差错保护本质上加上一个连续线性码的同时，DVD采用一个基于2维字块的方案，其中，为了差错保护目的，扇区被编制成为称为ECC帧的更大字块。每个ECC帧占用一个盘旋转的主要部分，尤其是螺旋的内半径处更是如此，并且相邻轨道上的帧边界未被对准。已知的DVD解码器假定从开始到结束接收一个完整的ECC帧，以便对该数据进行解码和校正。因此，由于每个OPU光束在它经受一个新的ECC帧开始之前一般将等待一段时间，所以用已知的DVD解码器无法实现多光束读出的理论好处。当然，利用软件和一个大数据缓冲器按照只是重复单个信道系统N次并随后重新加上数据的这种简单方式也可以解决上面的问题，但是这种解决方案导致大缓冲存储器的诸多要求，并且在一个200Hz(20x旋转速度系统)中，将强加对缓冲存储器带宽的重要需求。一个特别的问题是：无法在单个价格便宜的IC上把大量的存储器以及复杂高性能的逻辑电路轻易地提供在一起。

发明内容

本发明的一个目的是提供一种用于从数字存储媒体中读出数据的改进方法和设备。本发明的一个特定目的是实现从一个旋转存储媒体中重复读出的有效实施，同时对比如结合在DVD记录中的一个2维码进行解码。

根据对差错校正器中功能的理解以及通过把存储器划分为小而高带宽块(适合于集成)以及较大较低的带宽块(允许使用标准商品缓存器RAM)，发明者已经设计了对于实际多光束DVD系统(或者一个CD系统)的一个结构范围。这两种类型的存储块在此将分别被称为”本地”和”远程”存储器。可以想象，“远程”存储器通常将形成DVD驱动器内的用户数据缓存器的一部分，但是是在解码器IC本身之外部，但是本发明不局限于这样一个配置。远程存储器可以在芯片之外部，但是与用户数据缓存器相分离，或者它可以形成IC一部分上的紧密且较慢存储块的一部分，与高性能缓存器相分离。

本发明在第一方面中提供一种再现以第一序列记录的数据的方法，该数据加上了根据一个预确定数据块大小而被加上的一个差错保护码，每个差错保护块包括一系列的好几个子块，该方法包括下列步骤：

(a)并行地读取起始于所述第一序列内N个分开位置处的一组N个子序列，无需对所述字块或子字块边界限制就选择所述位置，N个子序列的那个组包含第一序列的一个连续部分；

(b)在所述读取步骤期间，识别每个子序列内形成数据块一部分的一系列子块，并且，如果没有来自字块开始的数据，则按照预确定规则处理子字块系列以便累加与所述字块有关的一个部分差错保护；

(c)在到达所述字块的末尾之后，对于子序列内的下一字块累加一个校正子；

(d)在所述读取步骤期间，随后在另一所述子序列中识别一系列子块并且处理所述子块以便累加所述校正子的剩余部分，所述子块形成其结尾部分已经被处理的那个字块的开始部分；和

(e)把所述校正子的剩余部分与储存的局部校正子组合以便获得该字块的一个完整校正子。

该方法还可以包括(f)跳到所述第一序列中的一个新的位置组并且并行地读取覆盖第一序列另一部分的另外一组N个子序列，所述另一部分与前面一个是连续的或者重叠的，同时步骤(d)包括在该另外一组子序列之中识别字块的所述开始部分。

所述子字块可以被认为是二维矩阵的行或组，步骤(b)包括对矩阵的各行执行一个内部纠错而在步骤(c)-(e)中把累积的校正子在一个外部校正处理中加到矩阵的各列。

利用分离的本地和远程存储来暂时存储校正子，可以执行该方法，所述局部校正子在步骤(b)中在本地存储中被累积；累积的局部校正子在步骤(c)被传送给所述远程存储器。

可以每次联合所述跳动步骤来执行所述转送步骤(c)。

在字块开始部分的读取期间，局部校正子可以被加上，在步骤(d)中所述局部校正子从远程存储器中被传送回到本地存储器用于在所述本地存储器中累加所述校正子的剩余部分。可替代地，可以远离所述本地存储器来加上所述局部校正子和累积的剩余部分。

本地存储器可以具有大约2N个校正子的空间。将需要3N-1个昂贵的校正子缓存器来实现相同的处理而不必在旋转期问把局部校正子转送到比较便宜的存储器。在具有少于5N/2甚至少于3N/2个校正子缓存器(取决于可用的存储器带宽)的系统中能够看到本发明的利益。在下面描述了一个具有2N个校正子缓存器的系统，它结合了本发明的校正子双缓冲技术。

记录在所述第一序列中的数据可以包括以螺旋的形式记录在类似盘的记录运载体(比如一个DVD)上的数据。

本发明在第二方面中提供一种在读出的多轨道数据中的数据检索的方法，该数据包括记录在光盘上的DVD数据，其中，对于被每个光束遇见的各个ECC帧的各部分计算出局部纠错校正子，被储存的同时其它ECC帧被解码并且被使用作为用于累加完整校正子的一个基础。

在一个优选实施例中，从校正子产生器中远程地存储局部校正子，并且当各自ECC帧的剩余部分被不同的光束遇见时被恢复，用于使用在累加完整的校正子中。

本发明还提供一种用于再现储存在一个记录运载体上的数据的设备，该设备包括：盘传送装置，包括：用于从该运载体中读取数据的一个拾取器，用于从该运载体中恢复数据的信号处理装置和用于按照包括在其中的纠错码来对从该运载体中读取的数据解码和纠错的一个解码器，其中，该拾取器可用于并行地读取多个信道以便恢复记录在该运载体上的第一序列数据的多个子序列，并且其中，该解码器被安排来执行如上述本发明的第一或第二方面所述的一个方法。

本发明还提供一种解码器，包括：用于并行地接收要被解码的第一序列数据的多个子序列的输入装置，并且其中，该解码器被安排来执行如上述本发明的第一或第二方面所述的一个方法。

该解码器可以包括一个集成电路，该集成电路包括内部和外部的纠错校正器，和用于存储每一信道至少一个外部纠错校正子的缓存器，以及在遇见数据字块的结尾之后用于把一个局部校正子转送给外存储器的装置。

附图说明

现在参考附图通过示例将更描述本发明的实施例，附图中：

图1示意性地说明了DVD的一个已知单光束再现设备的结构；

图2以模块示出了示意形成解码DVD数据的过程；

图3说明了一个DVD数据扇区格式；

图4说明了DVD中一个ECC帧的结构，包括16个数据扇区和纠错码字；

图5示意性地说明了一个多光束DVD再现设备的常规结构；

图6说明了从DVD中的光盘中读出多光束的过程；

图7以模块示出了形成根据本发明第一实施例的一个多光束DVD解码器电路，具有变体(a)和(b)；

图8更详细地示出了图7电路中的一个行缓冲器和内部差错校正器；

图9更详细地示出了图7电路中的一个行缓冲器和外部差错校正器；

图10更详细地示出了图7电路中的一个外部存储器接口；

图11示出了以模块形成根据本发明第二实施例的一个多光束DVD解码器电路；和

图12示出了以模块形成根据本发明第三实施例的一个多光束DVD解码器电路。

最佳实施方式DVD阅读器结构和纠错格式概述

图1示出了一个光盘再现设备的基本元件，在这种情况下，一个DVD ROM驱动器用于与一个主机一起使用或者是作为音频与视频题材的用户DVD播放器的一部分。关键的特征有：盘102的一个传送机构100、被已知类型的各个从动系统驱动并聚焦的一个光拾取器(OPU)104、预放大器106、处理和缓冲电路108以及与计算机、音频/视频重放系统或者其它主机的一个接口110。本公开主要关注处理和缓冲电路108，这样其他元件将不再更详细地描述了。

图2示出：一个DVD ROM系统的读取数据路径是由码元检测200、EFM+解调202、纠错204&206、存储缓存器208以及主机接口110组成的一个复杂结构。纠错按照两阶段来执行：内部纠错204和外部校正206。两种类型的纠错假定对于一个特定码字(212/216分别地)产生一个校正子(或者”特征标记”)。在内部纠错情况下，对于一行记录扇区，一个码字PI被给出，被储存在一行一个的缓存器210中。使用一个外部码字PO来在同一扇区的列上执行外部纠错。所产生的校正子然后被加到一个纠错模块(214/218)，其计算所有可校正差错的地址和数值。假定只是存在可校正的差错，则通过把获得的校正加到该错误的数据上来恢复原始数据。外部校正处理需要存取缓存器208，这必将中断经内部校正器从提取中到达的数据流。为了吸收这些中断而没有数据损失，则在行缓存器210的输出处提供一个FIFO缓存器220。把校正加到该数据上之后，则通过主机接口110把它传送给用户。

实际上，各个元件200-220可以通过专用于那个功能的电路来实现，或者它们可以由达到同一功能的可编程硬件和软件的适当组合来实现。

图3说明了储存在盘102上的数据的DVD数据扇区格式。原始的计算机数据被带入2048字节扇区中正如在CD-ROM中一样。每个DVD数据扇区是2064字节长并且包括12字节标识(ID)，其包含物理扇面地址&ID、数据以及四字节的纠错和检测码EDC。注意：这比一个CD-ROM扇区要短(2352字节)。

图4说明了如何使用一个RS(Reed-Solomon)乘积码来把如图3所示的16个扇区组合成为一个记录字块或者纠错码(ECC)帧。RS-PC是一个分组码，含意是：纠错(ERCO)操作在作为ECC帧的缓存数据块上。这是比使用在CD-ROM中的CIRC加上第三级(C3)保护更强大的(有效的)代码。纠错冗余度大约是13％(是CD的一半)。ECC帧包括16*13＝208行(每行内为182字节的数据(未示出))，数据被EFM+调制进行编码，并且两个32比特同步码(未示出)在每一行中的0和91字节位置之前被插入。

每个2064字节数据扇区占用遍及12行的ECC帧，每一行包括172个扇区数据字节和10 PI字节，它们是附加用于内部纠错的码字(奇偶性)。在每一ECC帧中有16个数据扇区。在每12行之后，第13行PO被附加。每一栏中的十六个PO字节形成ECC字块到达列的一个16字节外部保护码字。该代码操作在一个数据矩阵的行和列上，在行上给出一个T＝5校正码和在列上给出T＝8的校正码。

每91字节就插入的同步模型按照它们在字块中的位置而不同。特别地，每一记录扇区中被数据扇区的ID字段紧跟着的第一同步模型在ECC帧内是唯一的。用这种方式，EFM+解码器可以轻易地识别ECC帧内的行0、13、26…以及每13行的开始，在此将得到扇区ID字段。

我们发现使用于数据路径中的缓存器的尺寸代表了硬件实现中的一个显著的成本。DVD内码字对应由172数据字节加上10字节奇偶校验码组成的一行DVD记录扇区。这意味着图2中的行缓存器210至少为182字节长。实际上，这个行缓存器被用来存储在校正子产生期间的一个码字、被纠错的一个码字，并且担任输入和输出数据的缓存器。因此，可以假定缓存量的上限为182字节的4倍或者728字节。除了数据缓存器之外，需要校正子的一些存储量，其在内部校正的情况下等于10字节。

DVD外部码字对应于DVD记录扇区的列并且因此必须考虑一个更大的数据数量。因为在一个记录扇区中有172列(一行的长度)和192数据行，所以需要一个32K字节大小的缓存器。因为把这种尺寸的缓存器集成到一个IC中是昂贵的；而在这数据正被传送到一个外部DRAM存储器中时计算该校正子是更有效率的。这是可能的，因为校正处理只是基于校正子并且所有的校正被加在外部DRAM的读修改写操作中。这在图2中利用对缓存器的两个输入信道来指示，一个用于内部校正之后的数据而另外一个用于外部校正的结果。

在记录扇区的172列上执行纠错意味着16字节长的172个校正子必须被储存，这导致一个2752字节的存储要求。可是，由于在计算出的校正子被加到差错校正器的同时数据流仍然继续的这个事实，则需要典型容量为5K字节(大约为15％的ECC帧)的FIFO缓存器220。

除了如上所述的缓存器之外，在DVD ROM数据路径中还有许多计算字块，其贡献于此实施成本。最昂贵的块是差错校正器，它通常具有超过10,000门的门计算。EFM+解调器(经常被实现为ROM查询表)和校正子产生器明显较小并且每一个都有一个不足差错校正器尺寸20％的一个尺寸。因此，差错校正器经常被实现为内部和外部差错校正器中的一个共享资源。多光束系统

对于一个更快的总数据读出速度，可以想象一个多光束系统，如在诸如上述WO-A98/37555之类的CD-ROM系统中已经了解的。在一个多光束解码器(未说明)的过分单纯化的方法中，图2的整个数据路径对于一个N光束系统可以被重复N次，来自这N个信道的数据在一个大RAM缓存器中被再结合。这种方法的主要缺点是：纠错逻辑被重复N次并且ERCO缓存器(32k字节)和校正子RAMS(2k7字节)被重复N次，这导致一个非常昂贵的单芯片解码器。

图5说明了一个更改进的多光束系统，并且其中在介绍中提到的校正子双缓冲和局部校正子的一个可以被应用为优点。对于一个有N光束的多光束OPU 504，添加一个传统(或高旋转速度)DVD盘传送500与盘502，并且在N个并行信道中输出读出信号。虽然为了清楚在图5和6中只示出四个信道，但是N＝7将是接着的实施例中的一个典型数字。分开的预放大级506a、b、C、D被提供，每一信道一个，并且直到以及包括内部ERCO处理在内的类似信道处理被电路508a、b、C、D并行地执行。

通过缓存器管理块513中的存储器接口的适当控制，主ERCO缓存器可以被放置在外部SDRAM 514中，并且在信道之间可以共享差错校正器的一部分。与单个光束系统相比较，将稍后关于图10描述缓存器管理器的扩展功能。在图5的配置中，内部校正器是常规的，并且外部校正子产生(很高的存储器带宽)是片上，同时主缓存器是存储器514中的片外。一个共享外部校正器510被使用。这些特征相对于稍后的图被更详细地例证。根据外部ERCO电路的性能，可替代地，许多并行外部校正器可用来提高性能。可以通过调整这些参数来进行各种设计从而用复杂性和功率消耗来交换性能。

图6说明了DVD或CD的(夸大的)螺旋轨道上读出的多光束的处理。信道a、b、C和D与遵循着盘上四个相邻轨道的光束点相关。光束a是四个中最内侧的一个，而光束D是最外侧的。在这张图中，指出光束四处移动并且移到盘表面之外。当然，事实上，盘旋转同时OPU保持同一角位置，但是轨道径向向外。虽然相邻的点可以被认为是四个平行的轨道，但是必须记住它们实际上是只是在一个连续螺旋上的点，因此在一个旋转之后，光束a到达光束b开始的位置，等等。按照螺旋轨道放下的数据的单一线性序列在图6的底部被表示，ECC帧边界也被表示。

黑色圆圈表示第一次旋转开始处的光束位置。数据内部相应的位置表示在图底部的线性表示上。三角形表示在一个旋转之后光束的位置。矩形表示在一个旋转以及一个跳跃之后光束位置a′、b′等等。应该看出：由于跳跃延迟，数据被丢失，直到一个完整的盘旋转已经完成以前。为此缘故，最大跳跃实际上是N-1轨道，并且信道a在点a’处接替通过作为信道D的最近覆盖读取部分的部分路线。

应当指出，一般来说，在跳跃之后读出将通过一个ECC帧开始部分路线。在图6中用星号”*”标记的ECC帧只是部分地被任何一个光束读取并且这导致到达外部校正子产生器的部分数据或数据混乱。这在CD-ROM系统中没有这样一个问题，在此，纠错码是线性的，并且在跳到一个新的轨道位置之后在一个短的时间可以解码有效数据。可是在DVD中，解码在内部和外部ERCO处理之外获得有效数据之前需要一个完整的ECC帧。在最内的轨道半径处，每一旋转只有大约1.6ECC帧，因此，在即使一个给定光束遇见一个新的ECC帧开始之前几乎可以逝去一个旋转时间的2/3，并且解码器可以找出正在被读取的数据属于线性序列中的哪个位置。因此，从表面判断，在CD系统中常见的读出多光束的益处无法在DVD数据流的块编码结构中被实现。

可是发明者已经意识到扇区ID可以从内部校正器缓存器中被提取，每一ECC帧十六次，通过它，数据可以被正确定位到外部缓冲存储器中。在一个扇区ID被找到之前必须通过的线性轨道长度仅仅在4曲周围，因此，在跳到一个新轨道之后的延迟只是旋转周期的一个小分数。此外，承认一旦一个ECC帧内部的位置已知，则利用与记录扇区中的用户数据交织的外部奇偶性码字(PO)可以执行局部校正子产生。正如在Reed-Solomon码中已知的，校正子产生本质上包括每一接收行与一个预确定多项式函数的乘法，根据数据在块内的位置，该多项式函数(“alpha”)每次被提高一个幂。当一个扇区开始一被识别，则解码器因此就预加载校正子alpha-幂乘法器来与帧中的位置一致，这从扇区ID中已知。可以简单地从一个查询表中进行这个操作，因为只有16个开始位置是可能的(根据在ECC帧中这里只有可以被扇区ID字段确认的16行)。

在这种情况下，在图6中用”*”标记的在各个ECC帧的结尾处，只有一个局部校正子已经产生，那个帧的其余数据将不可用直到盘旋转完成为止。在一个旋转内，例如，信道b未完成帧的开始在信道a中被找到等等。在此期间，所有的干涉ECC帧需要解码。

在这里，重要的是实现在一个盘旋转开始的时候(例如正好在一个跳跃之后的a’处)产生局部校正子的一部分同时在一个盘旋转(b)的结尾处保持的信息变成可用。这意味着对于整个盘旋转必须储存局部校正子。校正子RAM(每一ECC帧大约2.7K字节)是一个宝贵的资源，因为它必须操作在很高的带宽上。16对于接收的每一信道字节，读修改写周期是必需的。为了最好地使用可用片上校正子RAM，在此公开的设备，校正子缓存器被动态地分配每一信道(每一光束)并且包含局部结果的缓存器被转储在主要流缓存器中的一个高速缓存区域中(图5中的存储器514)。当部分恢复的ECC帧的开始被再一次检测时在一个盘旋转之后高速缓存数据可以被检索。通过使用双缓冲的校正子可除去在内部和外部ERCO电路之间的FIFO缓存器，这在上面提及的我们悬而未决的申请[498224]中被更完整地解释。关于好几个替换实施例，该方法的进一步扩展/说明在下面被给出。多轨道DVD ROM系统的详细示例

如上面所解释的，为了降低旋转速度同时仍然保持或提高性能与吞吐量，在所建议的多轨道DVD ROM系统中从好几个平行轨道中读取数据。可是，不同的结构可以被想象，这取决于数据路径(图2)中的点，在该点处，从N个并行输入信道中收到的数据被再结合到单个数据流中。很显然，这种再合并的字块的位置对所导致的系统的成本和性能具有一个显著的影响。在第一详细实施例中，正好将在码元检测或EFM+解调之后执行再结合，这导致主解码其中电子设备事实上保持与单个点样系统无变化的这样一个系统。更高吞吐率和附加灵活性的其它解决方案也将被描述，可是，其把再结合移动在内部或外部差错校正器之后，允许最大性能和系统成本之间的更详细的交换。

根据再结合的位置如何，在此下列构造的选项被考虑：

●再结合在码元检测或EFM解调之后。

●使用一个多路复用器和外部校正子产生的修改处理。

●再结合在纠错之后并且在主缓存器管理器之前。

●数据路径逻辑的简单复制导致这样一个系统，它是基于ECC帧的--由于在每一跳跃之后花费等候一个ECC帧开始的时间，所以这是无效率的，并且将不被详细说明。

●外部校正子产生通过输入信道被执行如此以致对EDC帧(扇区)的对准是可能的。

●在内部纠错之后并且在外部纠错之前的再结合。

●对于部分校正的数据使用一个缓存器。

●使用一个多路复用器和修改的校正子产生。

以上全部替换选项在下列节中被讨论。上面提及的方法的最明显的是正好在码元检测或EFM+解调之后流再结合以及关于图7到10的第一实施例而被考虑。第二详细实施例(图11)在纠错之后应用数据流再结合。第三实施例(图12)在内部和外部差错校正器中间应用数据流再结合。通过在不十分需要时把局部校正子移动到比较便宜的存储位置，则局部校正子的高速缓存和检索能够被应用在所有这些中以便降低校正子缓冲要求。

标准DVD解码处理的功能块(图2)将在这些实施例中被了解。区别自然地出现在并行性开始活动的每一块的许多实例中以及在对于数据流和局部数据的再结合处理的附加结构性能和控制逻辑中。

为着要说明的目的，下列实际的示例是以下列假设为基础的：

●预期的用户数据速率：64*DVD(就在90M字节/秒下)。

●N＝7信道多轨道系统。

●基于EDC帧的数据再结合。

●在跳动和数据同步之后的系统效率已经被考虑：80％。

●在每一输入信道中所需要的性能：11.5*DVD，个体信道数据

速率＝几乎38M字节/秒。

第一示例-纠错之前的再结合

图7(a)示出了利用较少缓存器再结合的方框图，在此，多路复用器720被使用来把传入数据字节传送到EFM+解码器中。仅仅示出了前端的其替换配置(b)对于每个信道具有一个分开的EFM+解调器，并且该多路复用器馈送到内部差错校正器部分的行缓冲器中。两个变型的实施例的操作是类似的。可是，经过多路复用器的数据容量在情况(b)中将更少些。在下面参考图8描述行缓冲器与内部ERCO部分的详细结构及控制。提供一个动态校正子缓存器722，与外部ERCO电路相联系，这将参考图9更详细地描述。

正如在DVD数据格式的一般性讨论中提及的，每91个字节就被插入的EFM+同步字允许EFM+解码器识别ECC帧结构中的行与扇区的边界。本设备的设计者已经意识到这个重要的信息实际上在数据路径中的早一级是可用的。这允许数据(特别是局部数据)被立即引导到适当的缓冲器位置，而不是被丢弃地保存未决的它们自己扇区的较深解码。由EFM+解调器产生来识别行与扇区边界的各种标记被示出为图7(b)中的多路复用器的输出：

●数据[31：]，一次四个数据字节；

●Data_valid，表示有效数据是否存在；

●pi_row_start，表示一个新的Pi码字开始，

●edc_start，表示一个新的ECC记录扇区开始，和

●Channel_nr，指示当前数据所发起的那个输入信道。

这些被使用于图8的纠错电路中，在下面被更详细地描述。

在详细地讨论图8到10之前，将概括地描述这个配置的操作。一旦已经把包含一个PI码字的一整行传送到行缓冲器中，则校正子产生并被加到纠错模块。一旦在行缓冲器中都已经进行所有的校正，则可以把码字移交给外部差错校正器。注意：内部纠错处理的结果作为”提示”用于外部处理。例如，内部校正子可以显示整行数据的擦除。除了外部码字PO之外，这个信息可以被使用来定位列内的差错，这有助外部ERCO处理。

这种方法需要下列尺寸的一个内部行缓冲器：182字节的N个缓存器以便容纳传入的PI码字，(N-1)个缓存器等待处理，1个缓存器使用在内部校正子产生期间，1个缓存器使用于内部纠错处理中以及1个缓存器用于对外部差错校正器的数据传送。这总共为(2N+2)个缓存器。N＝7时，需要182字节的16个缓存器，导致2912字节的一个存储要求。除了物理存储空间之外，行缓冲器还必须包含控制输入多路复用器、产生物理缓存器的地址以及识别被完成以及准备用于校正的已完成行的逻辑。此外，控制逻辑必须确保校正被写回到正确的缓存器，完全正确的数据被转送到外部差错校正器并且未使用的缓存器空间被重新分配给输入缓冲器处理。

数据流再结合的缓存较少的实施意味着外部奇偶性码字PO从N个不同的记录扇区被送给外部校正器，因此导致N个校正子的同步产生。因此，需要附加的控制逻辑来把传入数据与一个特定校正子缓存器相关联，并且当一个特定校正子已经被完成时，把它移交给差错校正器。而且，控制逻辑必须确保校正被写入用户数据缓存器中的正确地址。

关于存储要求，很明显，校正子缓存器必须存储当前被计算出的N个校正子，被等候校正的N-1个校正子以及使用于当前纠错处理中的1个校正子。此外，可以看出，在一个跳跃的前与后，只有ECC扇区的一部分通过一输入信道被转发。这意味着在一个跳跃已经被完成之后，对于其第一行已经被丢失的那些ECC扇区计算出高达N-1个已被部分计算出的校正子。丢失的行在一个盘旋转结束处由一个邻近的输入信道读完该盘。相应的局部校正子可以被储存在校正子缓存器722中。可是，为了将这个片上缓存器的尺寸最小化，它们在这个新颖的系统中被储存在片外用户数据缓存器724中。如果所有校正子被本地地储存，则需要3N-1个校正子缓存器，导致总数为55040字节的缓冲大小。

当局部校正子被储存在外存储器中时，校正子缓存器数量减少为2N。如果等候校正的N-1个校正子也被储存在外存储器中，则也只有N+1个缓存器。在低性能系统中，也许可以把产生的N-1个校正子存储在外存储器中因此把缓存器数目减少为2。注意，所描述的校正子计算方法要求所有的传入数据字节被预先与正确的α值相乘。还要注意：外部用户数据缓存器的尺寸由大约2兆字节的在一个盘旋转上的数据数量的两倍来确定。这是因为校正的数据以一种非线性的方式被置入缓存器中并且只有在一完整盘旋转之后才可获得一串数据流。

基于上述给出的假设，在EFM解调之后，每一信道中的数据速率大约是18M字节/秒，它等同于超过120M字节/秒的总传送速率。为了对付这么高的数据速率，建议增加总线宽度如此以便获得一个较低的时钟频率。在这里，一个32比特的总线宽度是适当的。75MHz的时钟频率更有效来从各个信道中接收数据字节、把它们分组到一个32比特字以及把它们多路传输到数据流再结合块之外。PI码字和内部纠错的缓冲

现在参见图8，内部校正部分中的主要元件是行缓冲器710，它被用来把从EFM解调中进来的数据重建到PI码字中，识别完成的码字并且启动校正子产生，把校正子移交给差错校正器并且确保校正被写回到行缓冲器中。此外，数据在内部校正之后必须被转移给外部纠错部分。按照这些功能，行缓冲器710被概念地分开，如图8的用点线表示的边界所示。

特殊的重要性是行缓冲器的带宽。这是因为四个独立的任务读和写数据以高速存在于存储器之外。合并的数据速率被确定为：

●把传入数据缓冲到行缓冲器中：

●数据传送到校正子产生器：

●差错的校正：读修改写操作

●数据传送到外部纠错部分：

在假设存储器是32比特宽的并且差错校正器存取的每个字节必须被转化为32比特存取之下，则获得所需要超过100M字/秒的总带宽。这可以被实现为一个存储子系统，其以系统频率的两倍被定时或者被实现为两个交叉存储器实例。可替代地，双端口存储器可用于帮助所需要的36M字/秒的写入速率和66M字/秒的阅读速率。

除了行缓冲器之外，校正子产生和纠错模块也需要高数据吞吐量。校正子产生器的需求用PI码字速率被给出，它用11.5*DVD时间7个信道而被给出，7个信道每秒产生超过700000码字。为了把时钟频率降低到一个明智的数字，两个校正子产生器712a和712b以75MHz的工作频率并行地工作。这个时钟频率也是纠错模块的一个很好选择，纠错模块操作大约比校正子产生器快两倍。因此单个例子就够了。

现在更详细地描述行缓冲器和内部校正部分的四个任务：所有四个任务需要存取行缓冲器710。控制逻辑800a和800b被提供来控制缓存器仲裁的操作、校正子产生器和差错校正器、缓存器任务的控制。由图7(b)中的多路复用器721输出的标记被输入到控制逻辑。带宽按照一种固定的优先权方案被分配，在此，每一任务按照一种预定义顺序(例如一种round-robin方案)被服务。为了解释这四个任务，参考图8中的图：

1.把传入数据存储到行缓冲器中以使32比特传入数据与同一Pi码字的其他数据一起被储存。为了获得此：

●控制逻辑监控数据输入并且等候Data_valid信号(数据有效信号)。

●Channel_nr被使用来产生task_select信号(任务选择信号)。

●N＝7个输入信道的每一个被使用来产生缓冲器地址的一个专用地址计算单元(ACU)802a-g。缓存器偏移在一个新PI码字的开始处由控制逻辑800a来编程。在数据项已经被转送之后把一个计数器被加一。

2.在缓存器外部完成读取的PI码字并且产生一个校正子。为了对付64*DVD的吞吐量需求，两个校正子产生器部分712a、712b被提供：

●控制逻辑把已完成PI码字和基本地址的列表保持在缓存器中。

●已完成码字的列表按照先进先出的顺序被处理。

●基本地址被转送到校正子产生器ACU并且计数器被启用。

●这以一种交互的方式把数据字节转送到两个校正子产生器之一。

●在校正子产生器中产生的校正子字节被储存在寄存器组中直到差错校正器变得可用为止。

3.确保校正被写入校正位置中：

●来自两个校正子产生器之一的校正子被转送到差错校正器714。

●对于码字中的每一差错，一个差错地址和幅值被获取。为了计算行缓冲器中的地址，在时间纠错开始处已经被控制逻辑编程的一个缓存器偏移被附加。

●数据在行缓冲器之外被读出，利用差错校正器来执行一个XOR操作并且数据被写回到行缓冲器中(读修改写周期R-M-W)。

4.一旦已经完成内部纠错，则从缓存器读出数据并把它转送到外部差错校正器部分：

●一旦差错校正器已经完成一个码字的校正，则把它转送到外部差错校正器部分(716，718，图9)。

●为了从正确位置中读出数据，一个缓存器偏移由控制逻辑来编程同时在ACU 804内产生一个运行计数。

外部校正子处理和纠错

图9更详细地示出了外部校正子处理和纠错716、718、722。正如当前的差错校正器，PO码字的校正子产生是由于高带宽要求引起的一个问题。对于被转送到外部纠错部分的每个数据字节，16个校正子字节必须被读取、修改并写回到存储器中。由于以30M字节/秒的速率从内部校正部分中一次接收四个数据字节的这个事实把这个问题进一步复杂。为了克服与高吞吐量相关的问题，建议使用以75MHz运转的两个校正子产生器716a、716b。该模块的管道构造允许一个16字节校正子和一个数据项每个时钟周期都被处理。两个联合的发生器然后提供150M字节/秒的处理性能。

通过校正子缓存器722内的4个交叉存储器B0-B3的使用来提供两个校正子产生器的足够存储器带宽。两个存储器组被使用来读取两个校正子产生器的校正子，并且保持的两个组被使用来存储与前一数据项相关的两个修改的校正子。这导致安排在四组中的128比特(16字节)的一个存储器结构。(注意，如果存储器以两倍的系统频率(150MHz)而被操作，则组计数可以被降低为二。)

当使用四个存储器组时，对每个单独组的存取速率由每秒转送120兆字节数据的事实来确定。正如已经描述的，从两个不同的存储器组中执行两个同步读取，从而导致一个单组存取速率，其是传入数据速率的一半：60M字节/秒或者63兆存取。

迄今为止，已经说明：N＝7校正子缓存器722提供校正子实际产生的足够的存储器带宽。在这里，研究是否可把所有校正子高速缓存在外存储器中。如果这是可能的，则将只需要N＝7个校正子缓存器。校正子高速缓存中的第一个问题是从缓存器检索出已完成的校正子所需要的带宽。假定一个75MHz的时钟频率和一个63MHz的存取速率，则很明显85％的频带宽度被使用，15％仍然是可用的。可以说明：在两个以上的ECC帧同时被完成的情形中，没有足够的时间来从校正子缓存器中复制一个校正子到另一个位置中：需要大约35％的一个可用带宽。

当然，存储器带宽总是可以以原价被增加来适合。在本实施例中，除了局部校正子的高速缓存之外，校正子双缓冲器被使用。校正子的双缓冲是指两个校正子缓存器被用于每个信道，一个缓存器用于产生校正子组，另外一个包含已完成校正子--在它们被加到差错校正器去之前。一旦校正子已经被转发到差错校正器，则它随后被替换为从差错校正器中获得的差错幅值和位置。在上面提及的校正子双缓冲在我们的共同悬而未决的申请[ID 498224]中被请求。

在前一段落中，已经建议可以使用双缓冲，因此把缓存器数量增加为2N。正如已经解释的，从缓存器读出校正子并且校正信息被写回。所需要的附加带宽可以被计算出，并且得到结论：具有双缓冲的校正子缓存器具有用于校正子产生和纠错的足够带宽。由于存在N＝7个输入信道的这个事实，在7个ECC记录扇区的校正子同时被完成时，一种情形可能出现。这意味着在下一个校正子被完成之前所有7个扇区必须被校正。同样，可以计算出这里有绰绰有余的时钟周期可用于这7个ECC帧的校正。

在上述的图5和6的讨论中，概述了在此被建议的有效的多轨道系统工作在扇区(EDC)基础上。这很重要，因为每次执行一个跳跃时，检索数据对齐一个ECC帧是很不可能的。取而代之，数据传送以EDC扇区n开始并且在来自随后ECC帧的数据被处理之前以最后一帧15为结束。第一ECC帧扇区的剩余帧0…n-1在一个盘旋转结束处从邻近信道中被接收。这意味着N-1个局部校正子在一个跳跃之后可能被产生(第一信道或者对准一个ECC帧或者开始数据处理直到一个盘旋转的结束)。因为这些局部校正子不能被用于纠错，所以它们不需要占用昂贵的缓存器空间并且可以被转移到外存储器中。

如上面所解释的，每一信道有两个缓存器：一个用于计算当前的校正子和一个使用于校正处理中的校正子。为了释放被一个局部校正子占有的空间，在它花来计算下一校正子的时间期间它必须被转移到外存储器中。与12896可能的存储器存取相比，读取校正子需要172个缓存器存取，这意味着转送是不严厉的。注意：到外存储器中的频带宽度不是问题，因为部分地被校正的校正子的存在意味着差错校正器未运行并因此不需要用于校正的带宽。在已经产生局部校正子的丢失部分的时刻，它必须与已经被储存在外存储器中的第一部分结合。这要求读取外存储器外部的局部校正子，把它与从外存储器中检索的局部校正子合并并把它写回到校正子缓存器中。在时间的这一点上，可以开始纠错。从外存储器并进入校正子缓存器中的存储器带宽不应该成为问题，因为仅仅在一个跳跃开始之前只在一个盘旋转的结尾处才需要所述的校正子处理。注意，所述局部校正子处理需要把最初产生的校正子与根据第一EDC扇区数目而被提高一个幂的α进行预先相乘。这可以在数据被写回外存储器中之前进行。

图9中的方框图再一次示出了存在于外部校正部分中的四个任务：

1对于每个传入数据字节，必须更新一个16字节校正子：

●每个传入数据32比特被储存在一个锁存器中，两个数据字节在第一可用时钟周期中被利用，两个剩余字节在随后周期中被利用。

●两个校正子例如在组B2和B3外部被读取。同时，两个校正子产生器修改被分配给前一数据字节的校正子同时来自前一周期的结果被储存在组B0和B1中。

●同时，数据字节被转移到缓存器管理器中。这要求控制逻辑提供一个索引信号，其被用来把数据字节写入校正存储位置中。

2.纠错信息从校正子中被计算出：

●已完成的校正子组的列表被保持在控制逻辑中。

●一个校正子组的172个校正子被转移到差错校正器并且一旦纠错信息被获得，它就被转移回到校正子缓存器中。(在图9中这在校正子1发生时被说明，虽然校正子的地址当然将会变化。)

3.校正信息被写入外存储器中：

●一旦所有172组校正信息都已经从差错校正器中被获得，则差错幅值和地址被转送给缓存器管理器。(这仅仅是通过例子在图9中在校正子2N-2发生时被示出。)

●控制逻辑900产生一个索引信号，其指示该校正属于哪一个ECC扇区。

4.把局部校正子高速缓存在外存储器中：

●每当一个局部校正子组已经产生时，172个校正子从校正子缓存器中被读出并被转送到外存储器中。(在图9中在校正子2N-1发生时被示出。)在转送期间，与校正的α值相乘被(转送到外存储器中是非时间临界的)。

●这需要控制逻辑产生缓存器管理器的一个地址。

●控制逻辑监控传入ECC扇区的IDs并且一旦发现一个扇区与一个局部校正子组符合，则执行校正子计算直到它包含来自没有包含在被高速缓存在外存储器中的局部校正子中的EDC帧中的信息为止。

●第一局部校正子从外存储器中被检索并且与校正子缓存器中的第二局部校正子结合。这需要一个读修改写操作。

缓存器管理器

图10更详细地示出了缓存器管理器(相应于图5中的块513)，其接收来自DVD差错校正器(图9)中的数据和外部校正并且把它们存储在外部DRAM 920中或者其它存储器中。接口逻辑922管理从盘中读取的输入数据、校正、被检索并经主机接口流出的局部校正子的编址和转送(图5中的512)。

虽然在一个多轨道系统中缓存器管理器只保持一个数据输入和一个校正输入信道，但是这里仍然与单个信道系统有一个显著的区别。这是因为在多轨道系统中，在任何时间被转送的数据发源于N＝7个不同的ECC记录扇区。因此，缓存器管理器必须包含对于外部DRAM产生地址的N个地址计算单元(ACUs)924a-g。通过由外部纠错部分提供的一个索引信号来执行一个传入数据项与一个特定ACU的关联(图9)。在一个ACU内的地址产生是以与传入字节数相关的一个运行索引为基础的，一部分与EDC ID号相关，而一部分被控制CPU编程。用这种方式，可以安排在两个跳跃之间的数据被检索并被分类到外存储器中而不必进一步的CPU交互作用。

正如已经参考图6所解释的，一旦一个盘旋转的数据已经被读取，则就需要N-1个轨道的一个跳跃。为了建立正确的跳跃时间，设备监控存在于相应盘轨道上的所有EDC帧已经被无差错地检索并且被储存在DRAM中。为这目的，在本实施例中的缓存器管理器具有由控制逻辑926提供的下列特定的功能(替换设备当然是可能的)。

每个EDC帧由一个小寄存器文件中的单个比特(或由一组比特)来表示。这些比特指示每一EDC帧的状态包括：没有被接收，在转送中，数据和校正被接收，不可纠错。使用简单的逻辑操作，然后可了解在任何给定时间一个连续的EDC帧组是否已经被无差错地接收，并且因此应该执行一个跳跃。通过对可以作为解码器位于同一IC上的控制CPU的打断来发出跳动。同样地，当某些EDC帧是错误的时候一个中断应该产生。当然，在这种情况下，跳跃应该被延迟如此以致正被讨论的EDC帧在随后的盘旋转上被再一次读取，这一次是由不同的输入信道读取。

除了上面提及的功能之外，缓存器管理器还需要具有ACUs 928的一个附加的信道，用于局部校正子的高速缓存。这个信道只被使用于猝发转送并且应该具有比其他信道更高的优先级。这是因为对应的数据必须从只有有限可用带宽的外部校正子缓存器中读取并且被写入其中。

对外存储器的带宽要求在所述的64*系统中由从信道侧中检索数据的速率、外部校正的数目以及主机接口带宽来确定。如这章中前面所述，来自差错校正器的数据速率为120MByte/sec。平均而言，这也应该是主机接口数据速率。另外，对于局部校正子的高速缓存需要大约3.5MByte/sec的带宽(假定一个11.5*旋转速度，每秒执行大约110次跳跃，并且在每个跳跃之后16倍的172字节的6个局部校正子必须被读取和写入)。此外，对于需要把校正写入外存储器中的读修改写需要大约70MByte/sec(对于172*8个校正的最大值，每秒3567个ECC扇区，每个需要大约15个时钟周期)。这总共为315MByte/sec的一个带宽要求。

总结第一实施例的描述，我们看出这个实现的优点包括：

●对于原始数据的一起缝合不需要大的输入缓冲器。

●可用于用户数据的外存储器接口的全部性能。

●面积和功率效率(利用需要一个50MHz时钟来获得32*DVD性能的现有的解码器结构)。

●工作在EDC帧粒度上(如果地址产生和数据检查的更多复杂方案是可接受的，则可获得恰好的PI码字或者EFM帧粒度)。

●用于码元检测、EFM解调、内部和外部校正子产生、纠错以及主机接口的模块可以被再次使用而没有问题。

相对于传统的单轨道硬件，需要一些新的电路块。

●行缓冲器控制逻辑，其能够产生N输入数据流并且能够识别何时完成一个行并且何时校正子产生以及纠错必须被发出。

●保持一组校正子缓存器并把那些分配给输入信道的外部纠错部分中的控制逻辑。这个逻辑也需要来识别哪些校正子是完整的和可用于纠错。此外，用户数据缓存器的地址或者地址索引(数据和校正)必须被产生。

●缓存器管理器需要被使用于用户数据和校正的地址产生中的另外输入。外部差错校正器部分中的控制逻辑也可产生一地址或地址标引，其允许把当前用户数据或者校正与被分配给一个特定EDC或ECC帧的存储器相关联。取决于系统实现，可能需要附加的地址计算单元(ACUs)。

现在将描述两个替换系统，其中，再结合发生在DVD数据路径中的不同点处，并且其中校正子高速缓存再一次被应用。图11和12示出了与图7详图相同级的这些。技术读者将轻易地理解，附加的模块以及现有模块的适配在任何详细的实现中将是必要的。第二实例--基于EDC帧的数据流再结合

图11示出了基于EDC帧的一个替换多轨道读取路径。外部校正子计算可以在具有N个单独行缓冲器、N个内部ERCO校正子产生器和N个内部ERCO校正子缓存器的一个系统中被执行。对于内部纠错，当内部校正子变成可用的时，一个公共纠错电路依次被动态地使用。

正如相对于第一示例已经略述的，需要有2N或者大约28K字节的校正子存储器，假设N＝7并且局部校正子被转送到外存储器中。否则，将需要3N-1个来容纳其范围没有与跳动恰当对准的EDC扇区的局部校正子。正如在内部ERCO电路中，在这个示例中的外部差错校正器在信道之间被共享，能存取完整的并且正在校正子缓存器中等候的要被处理的校正子。到输入信道的校正子缓存器和部分产生的校正子的处理之间的关联是动态的，这并不是在一仲裁和控制逻辑950中被实现。

每一信道中的两个校正子缓存器952a和952b按照下列方式被使用：

●一个缓存器被用于当前校正子的计算。

●另外一个缓存器在这个时间期间被用于校正子对差错校正器的应用：

●一个校正子(16字节)从缓存器中被取出并被加到校正器。

●校正被写回到缓存器中。

●一旦所有的校正子已经被处理，则整个校正组被转送到用户数据缓存器(双缓冲器)。

●当在一个跳跃之后只有部分校正子被计算出时，则不可能开始纠错处理。在本例中

●部分校正的校正子组被储存在外存储器中。

●两个缓存器都可用于上述的标准校正处理。

●在这情况中，局部校正子的完成丢失的信息通过输入信道之一进来，

●第二局部校正子被计算出。

●一旦第二局部校正子包含来自第一部分中丢失的所有信息，则校正子产生被停止(对用户缓冲存储器的数据传送也可以被停止)。

●现在从外存储器中检索校正子的第一部分并且把它与当前使用的校正子缓存器中的第二作用结合。

●纠错开始。

●第二校正子缓存器按照正常的方式可用于校正子产生。

这个示例的优点是：

●利用来自现有数据路径结构中的块。

●可升级到高性能的系统，在此，x-性能只被存储器接口限制(一个32比特存储器接口允许大约64*DVD，一个64比特存储器接口允许高达128*DVD)。

●在区域和可能性能之间的交换。代替共享，通过增加并行纠错模块将是这样。

●可以通过把N个信道中的时钟频率保持为一个最小值来控制功耗。

●工作在EDC记录扇区上。

需要新的电路块用于：

●校正子缓存器处理的控制逻辑，特别是把局部校正子转送到外存储器以及从外存储器中转送。

●仲裁逻辑，用于内部和外部纠错部分中共享的纠错模块。

●其仲裁逻辑必须被扩展N-1个附加输入信道的现有缓存器管理器。

另一方面，实际的比特检测和纠错功能可以由现有的模块来完成。主机接口可以被再次使用而毫无变化。第三实例--在内部纠错之后的数据流再结合

正如关于图2所描述的，DVD解码路径包括码元检测、内部纠错、外部纠错以及用户数据缓冲。第一示例考虑在比特检测/EFM+解码之后的数据流再结合，而第二示例考虑仅仅在外部纠错之后的数据流再结合。现在描述第三种替换多光束DVD解码器结构，在此，数据流再结合发生在内部纠错之后。

图12示出了这种结构的一个方框图。熟练的读者现在将了解这张图中各个模块的功能。仅仅以不同ECC帧或字块的行为基础的内部校正在N个单独的信道中被执行。正如以前的结构，内部差错校正器可以被这N信道共享。已经执行内部校正之后，结果的数据(不仅仅是校正子)可以被储存在ECC帧被重建的一个缓存器960中。可替代地，使用一个多路复用器代替使用于第一实例(图7)中的缓存器，该数据可以被再结合。特别参考图10，早已详细描写了外部差错校正器部分中有关校正子处理的这些暗示。

总体上，可以说作为如图7和11所示的结构的一个混合物，这个构造没有提供任何特殊的利益或者缺点。最重要的缺点可能是：内部校正部分的成本相当高同时，外部纠错部分中的顺序校正限制了性能。

与常规设计相比较，图12的系统需要用于内部差错校正器模块的仲裁电路。或者，它还需要

●原始数据的缓存器；这个缓存器应该与用户数据缓存器集成以便保持引线数目为低。需要控制逻辑，其产生通过N输入信道被转送的数据的地址、识别来自整个盘旋转的所有数据是否已经被接收以及重建串行数据流。一个附加的输入信道也必须被加到用户数据缓存器。

或者

实际的比特检测、解调、校正子和纠错以及主机接口可以由现有的模块来完成。

上面的示例说明了局部校正子的高速缓存的使用特别地允许一个多光束DVD驱动器的有效实施而没有格外的成本。双缓冲也被看到，它可被用于与局部校正子的高速缓存组合。

本发明和在此公开的技术不局限为该DVD系统，也不限制为一般的光盘。特别地，使用基于块防止差错方案的其他系统可以被认识或想象，并且在此数据不同部分的并行处理导致局部校正子和校正的产生。

Claims

1.一种再现记录在第一序列中的数据的方法，该数据包含了根据一个预确定数据块大小而加上的一个差错保护码，每个差错保护块包括一系列的好几个子块，该方法包括下列步骤：

2.如权利要求1所述的方法，其中，该方法还包括(f)，跳到所述第一序列中的一个新的位置组并且并行地读取覆盖第一序列另一部分的另外一组N个子序列，所述另一部分与前面一个是连续的或者重叠的，同时步骤(d)包括识别在该另外一组子序列之中字块的所述开始部分。

3.如权利要求1或2所述的方法，其中，所述子字块被认为是二维矩阵的行或行组，步骤(b)包括对矩阵各行执行一个内部纠错，同时在步骤(c)-(e)中把累积的校正子在一个外部校正处理中加到到矩阵的各列。

4.如权利要求1到3任一项所述的方法，利用分离的本地和远程存储来暂时存储校正子，可以执行该方法，在步骤(b)中所述局部校正子在本地存储中被累积；累积的局部校正子在步骤(c)被传送给所述远程存储器。

5.如权利要求4所述的方法，其中，所述转送步骤(c)每次与所述跳动步骤联合被执行。

6.如权利要求1到5任一项所述的方法，其中，在字块开始部分的读取期间合并局部校正子，在步骤(d)中把所述局部校正子从远程存储器传送回到本地存储器，用于在所述本地存储器中累加所述校正子的剩余部分。

7.如权利要求6所述的方法，其中，所述局部校正子和该累积的剩余部分可以远离所述本地存储器而被合并。

8.如权利要求1到7任一项所述的方法，其中，该本地存储器提供少于5N/2校正子缓存器的缓存器。

9.如权利要求1到7任一项所述的方法，其中，该本地存储器提供少于3N/2校正子缓存器的缓存器。

10.如前任一权利要求所述的方法，其中，记录在第一序列中的数据包括以螺旋的形式记录在类似盘记录运载体上的数据。

11.一种在读出的多轨道数据中的数据检索的方法，该数据包括是记录在一个光盘上的数字万用光盘(DVD)，其中，对于被每一光束经受的不同纠错码(ECC)帧的各个部分计算出局部纠错的校正子，被储存的同时，其它ECC帧被解码并被使用作为用于累加完整校正子的一个基础。

12.如权利要求11所述的方法，其中该局部校正子从校正子产生器中被远程储存，并且当各自ECC帧的剩余部分被不同的光束遇见时被恢复，用于使用在累加完整的校正子中。

13.一种用于再现储存在一个记录运载体上的数据的设备，该设备包括：盘传送装置，包括：用于从该运载体中读取数据的一个拾取器，用于从该运载体中恢复数据的信号处理装置和用于按照包括在其中的纠错码来对从该运载体中读取的数据进行解码和纠错的一个解码器，其中，该拾取器可用于并行地读取多个信道以便恢复记录在该运载体上的第一序列数据的多个子序列，并且其中，该解码器被安排来实现如任何前面的权利要求所述的一个方法。

14.一种解码器，包括：用于并行地接收要被解码的第一序列数据的多个子序列的输入装置，并且其中，该解码器被安排来执行如权利要求1到12所述的一个方法。

15.如权利要求14所述的解码器，其中，该解码器可以包括一个集成电路，该集成电路包括：内部和外部的纠错校正器，和用于存储每一信道至少一个外部纠错校正子的缓存器，以及在遇见数据字块的结尾之后用于把一个局部校正子转送给外存储器的装置。