CN1417949A - 数字式锁相回路 - Google Patents
数字式锁相回路 Download PDFInfo
- Publication number
- CN1417949A CN1417949A CN 01134624 CN01134624A CN1417949A CN 1417949 A CN1417949 A CN 1417949A CN 01134624 CN01134624 CN 01134624 CN 01134624 A CN01134624 A CN 01134624A CN 1417949 A CN1417949 A CN 1417949A
- Authority
- CN
- China
- Prior art keywords
- frequency
- output
- phase
- digital phase
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种数字式锁相回路，具有前端分频器、数字相位转换器、数字模拟电压转换器、电压控制震荡器、高频震荡器、后端分频器、输出分频器与内建测试装置。此数字式锁相回路因为是数字模式以及可以利用预设的相位调整值，因此能有效的降低回锁时间。再加上因为整体电路中少了模拟锁相回路中的低通滤波器及内建测试装置体积较小，所以在整体面积方面可大幅降低。
Description
技术领域
本发明是有关于锁相回路，且特别是有关于一种数字式锁相回路(Digital Phase-Locked Loop Compiler)。
背景技术
请参照图1，其为普通的模拟式锁相回路(Analogy Phase-LockedLoop)装置方框示意图。普通的模拟锁相回路包括：分频器(Divider)102、112与114，相位频率侦测器(Phase FrequencyDetector)104，比较器(Comparator)106，低通滤波器(Low PassFilter)108，电压控制振荡器(Voltage Control Oscillator)110。在普通的模拟锁相回路中，因为普通的模拟锁相回路的信号为模拟信号，而模拟信号在做调整信号做回锁动作时，必须不断地调整，故回锁的时间较长，且普通的模拟锁相回路由于低通滤波器所占的面积过大，约整体电路的80％，所以对于整体的电路或增加其它电路，例如内建自我测试装置(Build-In Self-Test)实在非常不容易。所以普通的模拟锁相回路有下列缺点：
1.模拟锁相回路的回锁时间过长；
2.低通滤波器在整个电路所占的面积过大；
3.不易在模拟锁相回路中加入BIST以及其它电路。
发明内容
本发明的目的就是提供一种数字式锁相回路，以改善普通回锁时间过长，低通滤波器在整个电路所占的面积过大以及不易在模拟锁相回路中加入BIST以及其它电路等问题。
为达上述的目的，本发明提出一种数字式锁相回路，包括：前端分频器(Pre-Divider)、数字相位转换器(Phase Digital Converter)、数字模拟电压转换器(Digital to analog voltage converter)、电压控制振荡器(Voltage Control Oscillator)、高频振荡器(High FrequencyOscillator)、后端分频器(Post-Divider)与输出分频器(Out-Divider)。其中前端分频器用于根据前端调整值将输入频率下除成可比较输入频率。数字相位转换器连接至前端分频器的输出，用于根据可比较输入频率与反馈频率位与取样频率输出一相位调整值。数字模拟电压控制器连接至数字相位转换器的输出，用于根据相位调整值输出调整电压。电压控制振荡器连接至数字模拟电压控制器的输出，用于根据调整电压输出一输出频率。高频振荡器连接至数字相位转换器的输入与电压控制振荡器的输入，用于发出取样频率对可比较输入频率与反馈频率做取样。后端分频器连接至数字相位转换器的输入与电压控制振荡器的输出，用于根据后端调整值将输出频率下除成反馈频率。输出分频器连接至电压控制振荡器的输出，用于根据输出调整值将输出频率下除成一需要输出频率。
在本发明的一个较佳实施例中，还包括了一个内建测试装置(Build-In Self-Test)，此内建测试装置连接至前述数字相位转换器的输出，用于根据相位调整值测试数字式锁相回路。
在本发明的一个较佳实施例中，上述的数字相位转换器包括：相位频率侦测器(Phase Frequency Detector)、增减计数器(Up-DownConverter)、算术逻辑单元(Arithmetic Logic Unit)。其中相位频率侦测器连接至前端分频器的输出与后端分频器的输出，用于根据可比较输入频率与反馈频率输出数值改变信号。增减计数器连接至相位频率侦测器的输出与高频振荡器的输出，用于根据数值改变信号输出调整信号。算术逻辑单元连接至增减计数器与高频振荡器，用于根据调整信号输出相位调整值。
此外，上述取样频率为可比较输入频率的360倍，输出分频器可调整所输出的需要输出频率的责任周期，且反馈频率有一默认值，相位调整值为9位的数字信号。
另外，上述前端调整值可由数字式锁相回路根据输入频率而自动设定，后端调整值与输出调整值根据需要输出频率而设定。
本发明具有如下的优点：
1.本发明可有效的降低回锁时间；
2.因为少了模拟锁相回路中的低通滤波器，因此可大幅降低电路面积；以及
3.内建自我测试电路由于仅需比较数字信号，因此电路较为简单，也可降低所需的电路面积。
附图说明
图1为普通的模拟式锁相回路装置方框示意图；
图2为本发明的数字式锁相回路的一较佳实施例的装置方框示意图；
图3为根据图2的数字相位转换器的一较佳实施例的装置方框图；
图4A-4B为根据图3的增减计数器的一个较佳实施例的电路图；
图5为根据图3的相位调整值示意图。
102：分频器
104：相位频率侦测器
106：比较器
108：低通滤波器
110：电压控制振荡器
112：分频器
114：分频器
202：前端分频器
204：数字相位转换器
205：数字模拟电压转换器
206：电压控制振荡器
208：高频振荡器
210：后端分频器
212：输出分频器
214：内建测试装置
302：相位频率侦测器
304：增减计数器
306：算术逻辑单元
具体实施方式
请参照图2，其为本发明的数字式锁相回路装置一较佳实施例的方框示意图。本发明包括下列装置：前端分频器202、数字相位转换器204、数字模拟电压转换器205、电压控制振荡器206、高频振荡器208、后端分频器210、输出分频器212与内建测试装置214。其中前端分频器202用于根据前端调整值将输入频率下除成可比较输入频率。数字相位转换器204连接至前端分频器202的输出，用于根据可比较输入频率、反馈频率与取样频率输出一相位调整值。数字模拟电压控制器205耦接至数字相位转换器204的输出，用于根据相位调整值输出调整电压。电压控制振荡器206耦接至数字模拟电压控制器205的输出，用于根据调整电压输出一输出频率。高频振荡器208连接至数字相位转换器204的输入与电压控制振荡器206的输入，用于发出取样频率对可比较输入频率与反馈频率做取样。后端分频器210连接至数字相位转换器204的输入与电压控制振荡器206的输出，用于根据后端调整值将输出频率下除成反馈频率。输出分频器212连接至电压控制振荡器206的输出，用于根据输出调整值将输出频率下除成一需要输出频率。内建测试装置214连接至数字相位转换器204的输出，用于根据相位调整值测试数字式锁相回路。
假设电压控制振荡器206的模块有1MHz～10MHz、10MHz～100MHz、100MHz～200MHz与200MHz～300MHz等等，因为在本实施例中，最后的输出在模块100MHz～200MHz，所以选用的模块为100MHz～200MHz。
在本实施例中，预设的相位调整值在经过数字模拟电压控制器205处理后，会由数字模拟电压转换器205将相对应的调整电压输出至电压控制振荡器206。电压控制振荡器206会根据调整电压输出一个输出频率给后端分频器210。后端分频器210接收到此输出频率后，会根据后端调整值自动把输出频率下除成一个反馈频率，再将此反馈频率输送至数字相位转换器204。因此，若假设输入至前端分频器202的信号A的频率为30MHz，则前端分频器202即把信号A的频率根据前端调整值自动下除成可比较的频率1MHz，并将此可比较的频率输送给数字相位转换器204。高频振荡器208所输出的取样频率会在数字相位转换器204中对此可比较的频率与前述由预设的相位调整值所产生的反馈频率做取样。数字相位转换器204于处理对两者的取样结果后得到一个相位差，并将此相位差转换为相位调整值。在这之后，电压控制振荡器206可根据此相位调整值调整其所输出的输出频率。如此的重复动作，直到反馈频率与前述的可比较的频率相位相同为止。
而当反馈频率可比较的频率相位相同之后，内建测试装置就可以将最后产生的相位调整值与一个默认值相比较，以期测试此数字式锁相回路是否运作正常。
在本发明的一个较佳实施例中，相位调整值可为9位的数字信号，而取样频率的频率则为可比较的频率的360倍。此外，上述的前端调整值可由数字式锁相回路根据输入频率而自动设定，后端调整值与输出调整值根据需要输出频率而设定。
请参照图3，其为根据图2的数字相位转换器一较佳实施例的装置方框图。本发明的数字相位转换器包括：相位频率侦测器302、增减计数器304、算术逻辑单元306。其中相位频率侦测器302连接至前端分频器202的输出与后端分频器210的输出，用于侦测可比较输入频率与反馈频率的频率与相位。增减计数器304连接至相位频率侦测器302的输出与高频振荡器208的输出，用于根据可比较输入频率与反馈频率与取样频率输出调整信号。算术逻辑单元306连接至增减计数器304与高频振荡器208，用于根据调整信号输出相位调整值。其中增减计数器304的一个较佳实施例如图4A-4B所示。
当相位频率转换器302接收到前端分频器202所传来的可比较输入频率与后端分频器210传来的反馈频率后，高频振荡器208会发出取样频率对输入频率的相位与反馈频率的相位做取样，然后增减计数器304会发出调整信号，接着算术逻辑单元306就会根据调整信号发出相位调整值，请参照图5，其为根据图3的相位调整值示意图。逻辑运算单元312运算后得到的输入频率，即相位调整值。
在整个数字式锁相回路中，本发明利用一个高频振荡器输出一取样频率，对可比较输入频率与反馈频率作取样，其中取样频率的频率为可比较输入频率的360倍，然后比较两者的相位，得到一相位调整值，此相位调整值表示输入频率与反馈频率的相位差，因此本发明可以快速的达到回锁，再加上本发明可以预设一个相位调整值，所以达到回锁的时间将会更短。
此外，假设当普通要做自我测试时，普通的模拟式锁相回路必须加上模拟式的内建测试装置，此模拟式的内建测试装置与本发明的数字式的内建测试装置相比，其体积较大，再加上数字式锁相回路没有模拟式锁相回路中的低通滤波器，因此在整体面积方面可大幅降低。
Claims (9)
1、一种数字式锁相回路，其特征是，该锁相回路包括：
一前端分频器，用以根据一前端调整值将输入频率下除成一可比较输入频率；
一数字相位转换器，连接至该前端分频器的输出，用以根据该可比较输入频率与一反馈频率位与一取样频率输出一相位调整值；
一数字模拟电压转换器，连接至该数字相位转换器的输出，用以根据该相位调整值输出一调整电压；
一电压控制震荡器，连接至该数字模拟电压转换器的输出，用以根据该调整电压输出一输出频率；
一高频震荡器，连接至该数字相位转换器的输入与该电压控制震荡器的输入，用以发出该取样频率对该可比较输入频率与该反馈频率做取样；
一后端分频器，连接至该数字相位转换器的输入与该电压控制震荡器的输出，用以根据一后端调整值将该输出频率下除成该反馈频率；以及
一输出分频器，连接至该电压控制震荡器之输出，用以根据一输出调整值将该输出频率下除成一需要输出频率。
2、如权利要求1所述的数字式锁相回路，其特征是，该数字相位转换器，包括：
一相位频率侦测器，连接至该前端分频器的输出与该后端分频器的输出，用以根据该可比较输入频率与该反馈频率输出一数值改变信号；
一增减计数器，连接至该相位频率侦测器的输出与该高频震荡器的输出，用以根据该数值改变信号输出一调整信号；以及
一算术逻辑单元，连接至该增减计数器与该高频震荡器，用以根据该调整信号输出该相位调整值。
3、如权利要求1所述的数字式锁相回路，其特征是，该取样频率为该可比较输入频率的360倍。
4、如权利要求1所述的数字式锁相回路，其特征是，该反馈频率有一默认值。
5、如权利要求1所述的数字式锁相回路，其特征是，该些前端调整值由该数字式锁相回路根据该输入频率而自动设定。
6、如权利要求1所述的数字式锁相回路，其特征是，该后端调整值根据该需要输出频率而设定。
7、如权利要求1所述的数字式锁相回路，其特征是，该输出调整值根据该需要输出频率而设定。
8、如权利要求1所述的数字式锁相回路，其特征是，该相位调整值为9位的数字信号。
9、如权利要求1所述的数字式锁相回路，更包括一内建测试装置，连接至该数字相位转换器的输出，用以根据该相位调整值测试该数字式锁相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01134624 CN1417949A (zh) | 2001-11-07 | 2001-11-07 | 数字式锁相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01134624 CN1417949A (zh) | 2001-11-07 | 2001-11-07 | 数字式锁相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1417949A true CN1417949A (zh) | 2003-05-14 |
Family
ID=4672622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01134624 Pending CN1417949A (zh) | 2001-11-07 | 2001-11-07 | 数字式锁相回路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1417949A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7583774B2 (en) | 2003-12-17 | 2009-09-01 | Wolfson Microelectronics Plc | Clock synchroniser |
| CN101765974B (zh) * | 2007-07-23 | 2012-12-19 | 泰拉丁公司 | 混叠频率的锁相 |
| CN1610261B (zh) * | 2003-10-21 | 2013-07-31 | 阿尔特拉公司 | 用于可编程逻辑设备的可编程锁相环电路 |
-
2001
- 2001-11-07 CN CN 01134624 patent/CN1417949A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610261B (zh) * | 2003-10-21 | 2013-07-31 | 阿尔特拉公司 | 用于可编程逻辑设备的可编程锁相环电路 |
| US7583774B2 (en) | 2003-12-17 | 2009-09-01 | Wolfson Microelectronics Plc | Clock synchroniser |
| US7949083B2 (en) | 2003-12-17 | 2011-05-24 | Wolfson Microelectronics Plc | Clock synchroniser |
| US8537957B2 (en) | 2003-12-17 | 2013-09-17 | Wolfson Microelectronics Plc | Clock synchroniser |
| CN101765974B (zh) * | 2007-07-23 | 2012-12-19 | 泰拉丁公司 | 混叠频率的锁相 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1909376A (zh) | 相位及频率检测电路 | |
| CN1415137A (zh) | 用于扩频时钟系统的零延迟缓冲电路以及方法 | |
| JP2002518869A (ja) | 位相同期ループの帯域幅を調整する方法および装置 | |
| US11689214B2 (en) | Loop gain auto calibration using loop gain detector | |
| CN1545763A (zh) | 具有三模式环路滤波器充电的频率合成器 | |
| CN1801624A (zh) | 频率快速锁定装置、频率合成器以及频率快速锁定方法 | |
| KR20010091534A (ko) | 마스터-슬레이브 구조를 갖는 지연동기루프 회로 | |
| US8126079B1 (en) | High-speed serial data signal interface circuitry with multi-data-rate switching capability | |
| US6759838B2 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
| CN1520038A (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
| CN110708061A (zh) | 一种全数字亚采样锁相环及其频率范围锁定方法 | |
| CA2442721A1 (en) | Fractional-n frequency synthesizer with fractional compensation method | |
| CN101051838A (zh) | 输出脉宽受限的相位频率检测器及其方法 | |
| KR20170120514A (ko) | 신호 생성회로 및 신호 생성방법 | |
| CN1417949A (zh) | 数字式锁相回路 | |
| CN114710153A (zh) | 一种锁相环装置、锁相环装置的锁定方法及雷达系统 | |
| US7355462B1 (en) | Phase lock loop and method for operating the same | |
| CN110365331B (zh) | 一种用于集成锁相环的锁定检测装置 | |
| WO2015073659A1 (en) | Method and apparatus to calibrate frequency synthesizer | |
| US7292070B1 (en) | Programmable PPM detector | |
| CN1149739C (zh) | 锁相振荡电路 | |
| CN1494217A (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN1543074A (zh) | 能够消除偏移的锁相环系统 | |
| CN1263223C (zh) | 具有相位调节功能的半导体集成电路及使用其的系统 | |
| CN1551504A (zh) | 用于减少锁定电路的锁定时间的装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |