CN1415085A - 睡眠状态转换 - Google Patents

睡眠状态转换 Download PDF

Info

Publication number
CN1415085A
CN1415085A CN00818055A CN00818055A CN1415085A CN 1415085 A CN1415085 A CN 1415085A CN 00818055 A CN00818055 A CN 00818055A CN 00818055 A CN00818055 A CN 00818055A CN 1415085 A CN1415085 A CN 1415085A
Authority
CN
China
Prior art keywords
memory
software
processor
sleep state
wake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818055A
Other languages
English (en)
Other versions
CN100530043C (zh
Inventor
S·简
S·S·曹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1415085A publication Critical patent/CN1415085A/zh
Application granted granted Critical
Publication of CN100530043C publication Critical patent/CN100530043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种系统具有具备多种状态(包括唤醒状态和睡眠状态)的处理器、包括存储器控制器和各种存储器设备的存储器子系统，以及第二存储器。当从睡眠状态转换为唤醒状态时，第二存储器中的系统使用软件来对存储器控制器进行初始化。系统检测到来自唤醒事件的触发，并响应于该来自唤醒事件的触发来执行被存储在第二存储器中的软件，以便对存储器控制器进行初始化，然后，在初始化之后执行第一存储器以外的软件。

Description

睡眠状态转换
发明领域
本发明涉及睡眠状态转换。
背景技术
为了在处理器系统中实施低功耗“睡眠”状态，英特尔(INTEL(TM))利具他公司已提出“高级配置与功率接口说明书”(“ACPI”)。ACPI定义了操作系统与硬件之间的一个接口，该接口允许操作系统和硬件相互作用，同时允许操作系统和硬件的设计独立演变。本说明书的附录中再现了于1999年2月2日发行的修订本1.0b的ACPI说明书中有关S1和S2睡眠状态的描述。
RAM子系统也可以具有低功耗状态。在一些RAM子系统中，存储器控制器与使用特定协议的存储器芯片进行通信。存储器控制器是一种智能设备，它在开始从存储器芯片读取数据和将数据写到存储器芯片这项正常的操作之前被初始化。在由加利福尼亚州的Mountainview的RAMBUS(TM)公司开发的RDRAM(TM)RAM子系统中，存储器控制器包括一个RAMBUS ASIC CELL(“RAC”)，该单元控制与存储器芯片的电接口，执行多路复用和多路分解功能，并在跟存储器芯片的高速专用串行接口与处理器所用的较低速度并行接口之间转换数据。可以减少对RDRAM子系统的供电，以节省功率。在被断电之后，必须重新初始化RDRAM子系统。
发明概述
系统有一个具有包括唤醒状态和睡眠状态的多种状态的处理器、包括一个存储器控制器和存储器设备的存储器子系统，以及第二存储器。当从睡眠状态转换为唤醒状态时，系统使用第二存储器中的软件来初始化存储器控制器。系统检测来自唤醒事件的触发，并响应于该唤醒事件的触发来执行被存储在第二存储器中的软件，以便初始化存储器控制器，然后在初始化之后执行第一存储器以外的软件。
本发明的另一个方面，存储器子系统是基于RAM并且存储一些或所有的操作系统软件。初始化存储器控制器的软件被存储在BIOS存储设备中。在从唤醒状态转换为睡眠状态之前，操作系统控制对转换的准备。
附图简要说明
图1表示本发明的处理器系统的方框图。
图2是表示由图1中的系统执行的一组状态转换的流程图。
图3是表示由图1中的系统执行的到S1状态和从S1状态的转换的流程图。
图4是表示由图1中的系统执行的到S2状态和从S2状态的转换的流程图。
图5是表示另一种处理器系统的方框图。
图6表示另一种处理器系统。
详细描述
如图1所示，处理器10被连接到存储器的控制器中枢20。处理器可以是“奔腾”II型处理器、其他的通用处理器或专用控制器。处理器可以是工作站、桌面个人计算机、便携式计算机或电信、视频或图形设备的一部分。存储器的控制器中枢20被连接到主存储器30并对其加以控制。存储器的控制器中枢20也处理图形通信量，以及到和来自I/O控制器中枢的通信量。例如，主存储器30可以是RAMBUS存储器系统，该系统包括多个存储器模块，每个模块具有RDRAM存储器芯片。单独模块的尺寸与标准双列直插式存储器模块的尺寸同等。
存储器的控制器中枢20与使用被分组化的(packetized)协议的主存储器30相互作用。存储器控制器担任RAM总线与处理器10之间的翻译员，以便处理器不需要关注RAM结构或操作的细节。也可以采用其他的高速RAM技术，这些技术使用存储器的控制器来存取主存储器。
存储器的控制器中枢20和主存储器30由存储器时钟40计时。例如，可以使用双重相位计时按400MHZ来对主存储器进行有差别的计时，以便提供800MHZ的有效的时钟比率。处理器由处理器时钟50来计时。非易失性存储器60也经由I/O控制器中枢55被耦合到处理器50。非易失性存储器60可以是ROM、EPROM、EEPROM、有备用电池的RAM和类似物。非易失性存储器60，存储基本输入/输出软件(BIOS)，并可包括系统管理模式软件(SMM)。SMM也可以驻留在主存储器中。
非易失性存储器60存储被用来初始化存储器的控制器中枢20的初始化软件70。如果存在的话，初始化软件70可以是BIOS的一部分或SMM软件的一部分。在一些应用程序中，初始化软件可以独立于BIOS，例如在不具有处理器10以外的BIOS软件的系统中。存储器的控制器中枢20包括内部寄存器90，这些寄存器控制地址空间映射(“PAM寄存器”)。这些寄存器控制地址发生器是依赖非易失性存储器60获得指令和数据，还是依赖主存储器30。另一方面，PAM寄存器可以驻留在I/O控制器中枢55中或处理器中的一个分开的阱中，以便当处理器10被断电时，不会失去功率。显示器或图形控制器95被连接到处理器10。
处理器10可以包括高速缓冲存储器110，以加快存储器存取时间。高速缓冲存储器可以在处理器芯片或封装的内部，也可以在外部。I/O控制器55包含一个唤醒触发状态机器100，以便处理从处理器以外接收到的来自唤醒事件的触发。状态机器100也可以驻留在存储器的控制器中枢20或处理器10中。该状态机器使处理器能够在任何软件开始执行之前的某个时间响应于唤醒事件。
一旦系统运行，系统就处于唤醒状态，存储器的控制器中枢20被初始化，操作系统80的各个部分被载入主存储器30，系统处于正常的操作状态。
参考图2，操作系统可以确定应该节省功率，并且系统应该进入睡眠状态。可以根据例如，系统空闲超时、来自用户的请求、来自硬件设备的请求，以及例如，低电池或高温指示或来自应用程序的请求来引发这种确定。
在进入睡眠状态之前，操作系统在步骤200中准备转换。这种准备可以包括各种保管任务、高速缓冲存储器刷新、内容保存等。操作系统也可以确定哪些设备将被置于“睡眠”状态。在将系统设计成使功率节省最大化的情况下，整个系统可以被置于睡眠状态。在更简单的设计中，只有处理器和存储器子系统可被置于睡眠状态，而外围设备被充分供电或被关闭。操作系统也选择理想的睡眠状态，并在睡眠状态寄存器中设置一个或多个相应的位。例如，ACPI说明书包括为低等待时间返回唤醒状态提供的S1和S2睡眠状态。
在步骤210中，处理器转换为睡眠状态。实现该转换的一种方法是在睡眠使能寄存器中设置相应的位。然后，软件或硬件处理检测到这个位被设置，并发布睡眠信号到相应的部件。处理器时钟50被断电。通过切断设备本身的电源，或通过将引入的信号与每个芯片内部的内部分布线用电力断开，可以实现断电。例如，处理器时钟50可以在运行，但处理器可以用电力断开引入的时钟信号，所以，处理器的内部部件没有正在被计时。同样，单独的设备可以用这些设备内部的电路来被断电，以防止电力流向设备内的一些或所有部件。在RDRAM系统中，存储器的控制器中枢20、主存储器30和存储器时钟40被断电。当主存储器被断电时，其内容并没有失去，但主存储器设备转变为消耗极少功率的断电状态。当主存储器被断电时，主存储器20内的内部自我更新机制保存存储器内容。存储器时钟40也转换为低功耗状态。在低功耗状态中，可以或可以不移动物理功率。
在步骤220中，检测到一个来自唤醒事件的触发。该触发用信号通知处理器10应该恢复正常的操作。在一些应用程序中，这可能是返回全速、全功率模式。在其他的应用程序中，系统可能觉醒到一种更呆滞的状态，其中，处理器10可以不按全速运行。来自唤醒事件的触发可能由系统本身以外的一个来源例如，用户按“通电”或“恢复”键、从调制解调器引入的调用信号或其他电话接收器生成，或者，它可能由与一天中的某个特定时间或其他某个事件例如，预定的系统维修相联系的定时器生成。
响应于被检测到的来自唤醒事件的触发，系统在步骤230中初始化存储器控制器。在RDRAM系统中，这包括初始化RAC和RDRAM核心。在初始化期间所执行的其他功能可以是RAM总线驱动器的再校准、RAM总线时钟的同步和存储器控制器的一般重置。该初始化并不是专门由硬件来执行，而是涉及执行来自非易失性存储器60的初始化软件70。
在存储器的控制器中枢20被初始化之后，控制在步骤240中从初始化软件70被传递给存储在主存储器30中的操作系统80。现在，操作系统80处理来自唤醒事件的触发。该处理可包括恢复处理器环境、执行快速系统诊断或执行通常在唤醒事件之后被执行的其他程序。
图3表示实施具有RDRAM的S1睡眠状态的一个实施例。在正常的操作中，设置睡眠使能位来使处理器转变为S1睡眠状态。但是，在这个实施例中，系统管理模式软件被用来在睡眠状态与RDRAM之间进行调停。系统管理模式软件的一个部分被存储在非易失性存储器60中，该非易失性存储器也存储了BIOS(BIOS存储设备)。但是，系统管理模式软件不能对操作系统进行存取，操作系统无法直接跳越到系统管理模式软件内的程序。
考虑到对有效并完全地从操作系统变换到系统管理模式软件的控制，处理器被配置成响应于具有系统管理中断(SMI)的睡眠触发。为了实现这一点，操作系统在步骤300中将一个位写到寄存器。该寄存器告诉硬件响应于睡眠使能信号而不是响应于向睡眠状态的转换来生成一个SMI。响应于该SMI，处理器指导对系统管理模式软件的控制。在步骤310中，服务SMI的SMI处理程序刷新高速缓冲存储器。该高速缓冲存储器刷新避免了当指令提取时在L2高速缓冲存储器中发生统一的反写。如果执行这个步骤，则在发生从睡眠状态的处理器转换之前将没有进一步的存储器书写。接下来，如步骤320中所示，SMI处理程序设置PAM寄存器，以指向BIOS存储设备。PAM存有系统的地址空间映射。一旦PAM寄存器指向BIOS存储设备，就将从该设备而不是从RDRAM取出指令和数据。在步骤330中，SMI处理程序执行跳越/分支指令，该指令指向BIOS存储设备中的一个项目。
在步骤340中，SMI处理程序清除一个位，该位使处理器响应于睡眠使能而生成SMI。现在，处理器被配置成响应于睡眠使能信号而进入睡眠状态。在步骤350中，第二次设置睡眠使能位。但是，这次设置该位的是SMI处理程序，而不是操作系统。SMI处理程序也识别所需的睡眠模式。在这个实施例中，所需的睡眠模式是S1状态。处理器检测到睡眠使能位被设置，在步骤360中，系统转变为S1睡眠状态。处理器时钟和RDRAM时钟被断电。在这个实施例中，处理器和RDRAM子系统有其各自的时钟。在其他的实施例中，处理器和存储器子系统可使用与其各自的时钟相同的时钟。一旦RDRAM子系统被断电，它就要求重新初始化。
在步骤370中，一个来自唤醒事件的触发由硬件接收，该硬件用信号通知系统应该从睡眠状态返回唤醒状态。时钟返回到其通电状态。处理器恢复指令提取。在步骤380中，被取出的第一个指令是在转变为S1状态之后来自SMI处理程序的指令。然后，在步骤385中，SMI处理程序执行这些指令，以初始化RDRAM。在步骤390中，SMI处理程序然后设置PAM寄存器，以指向RDRAM中的一个项目。然后，SMI处理程序执行返回指令，控制转移到操作系统。在步骤395中，操作系统执行下一个指令，该指令在其中设置睡眠使能位的指令之后。系统已成功地从睡眠状态返回，并继续正常的操作。
图4表示使用S2状态的一个实施例。操作系统在步骤410中进入睡眠状态，并将BIOS所用的恢复地址存储在RDRAM中。操作系统在步骤420中刷新高速缓冲存储器，通过将S2状态写入睡眠类型的寄存器来识别睡眠状态，并通过将相应的信息写入睡眠使能寄存器来启动睡眠状态。在步骤430中，处理器和RDRAM时钟被断电。在S2状态中，功率实际上移到处理器10，以便处理器10不消耗有效功率或泄漏功率。
系统在步骤440中处于S2状态。在步骤450中，检测到一个来自唤醒事件的触发。功率被还原到时钟。处理器重置(CPURST#)也被宣称重置处理器。系统在步骤460中完成重置，并开始在位置FFFFFFF0h处执行软件。RAM寄存器被配置成指向BIOS存储设备，而不是遮盖RDRAM中的这个空间。换句话说，通过改变PAM寄存器来指向BIOS存储设备，硬件状态机器可以对应于唤醒事件。在步骤470中，BIOS初始化RDRAM。在步骤480中，BIOS重新指导PAM寄存器执行来自RDRAM的软件。在步骤410中，BIOS经由被存储在RDRAM中的恢复地址将控制传递到操作系统。在步骤490中，操作系统处理来自唤醒事件中断。在步骤495中，完成从睡眠状态的恢复，并恢复处于唤醒状态的正常操作。
图5表示在较大系统的环境例如，可能在桌面系统、便携式计算机、便携式通信设备、置顶盒或视频与图形控制器内的处理器与存储器子系统。处理器510和存储器控制器520被并入相同的芯片内。处理器经由通过存储器总线535的存储器控制器520与存储器530(较佳的是RDRAM)相互作用。存储器控制器520醒来，并且通过执行来自BIOS存储设备540的软件来对其进行初始化。在一些应用程序中，可能需要将BIOS存储设备并入与处理器510和存储器控制器520相同的芯片。
系统由电源545供电。在便携式系统中，电源545可能是电池。在桌面或置顶设备中，电源可能是驱动AC电线电源的DC电源。功率由电源控制电路550分配。电源控制电路响应于处理器，以便减少或切断到系统的各个部分的电力。电源控制电路550也可以将低功耗条件通知处理器510。如图所示，电源控制电路按独立于主总线560的一种方式与处理器连接。在其他的实施例中，电源控制电路可以被视作连接到主总线的任何其他的外围设备。在桌面系统中，主总线可能是PCI总线。在一些图形密集的系统中，显示器或图形控制器580可以具有到处理器的其自己的专门路径或高速路径。显示器或图形控制器580可以通过一个分开的总线被连接到处理器10或存储器的控制器中枢20，或者可以与处理器核心中的存储器控制器集成。高密度存储器590通常将会是硬盘驱动器。外围设备590将随特定的应用而变化。
参考图6，示出核心芯片集的三种不同的配置。配置1具有处理器610(CPU)、图形控制器620(GFX)和被集成到单个芯片640的存储器控制器630(也被称作“存储器的控制器中枢”或MCH)。I/O控制器中枢650(ICH)和视频控制器中枢655(VCH)被示作截然不同的芯片。VCH也可以被并入芯片640。ICH 650控制主总线例如，图5所示的主总线560的操作。ICH 650具有重置芯片640的输出(NRST)。ICH 650具有重置主总线例如，PCI总线的分开的输出(PCIRST#)。在配置2中，处理器610、GFX 620和MCH 630都在分开的芯片中。在配置3中，处理器610在其自己的芯片中。GFX 620和MCH 630在单个芯片中。在配置2和3中，CPU 610在ICH 650的控制下具有其自己的重置输入。
在配置1中，芯片640和它所有的部件在睡眠状态例如，S2状态中被断电。在配置2中，CPU 610和MCH 630被断电。保持对GFX 620的供电，以维持显示。换句话说，GFX 620可以被断电，以节省更多的功率。在配置3中，CPU 610、GFX 620和MCH 630被断电。除了停止时钟以外，减少对各个部件的供电大大减少了泄露电流。此外，ICH 650与其他部件之间的接口被隔离。这个接口不是PCI接口，而是基于通讯联系协议的接口。在每种配置中，为ICH供电。ICH具有从睡眠状态恢复所必需的硬件。减少或消除来自CPU 610、GFX 620和MCH630的S2状态中的泄露功率将用0.18微米处理技术等的一种实质的方法来延长电池的寿命。
所揭示的实施例只是起示范的作用。其他实施例在以下权利要求的范围内。
附录
在1999年2月2日发布的修订本1.0b的ACPI说明书中的S1和S2睡眠状态
9.1.1 S1睡眠状态
S1睡眠状态被定义为一种低唤醒等待时间睡眠状态。在这种状态中，不会失去系统环境(CPU或芯片集)，并且，硬件负责维持所有的系统环境，这包括CPU、高速缓冲存储器、存储器和所有芯片集I/O的环境。以下是S1睡眠状态实施替换的一些例子。
9.1.1.1 S1睡眠状态实施(例1)
这个例子提及IA处理器，该处理器通过维护STPCLK#信号来支持停止同意状态。当SLP_TYPx被编程为S1值(OEM选择一个值，然后将其放在\_S1对象中)并且SLP_Enx位随后被设置时，硬件可以通过维护STPCLK#信号到处理器来实施S1状态，从而使其进入停止同意状态。在这种情况下，系统时钟(PCI和CPU)仍然在运行。任何激活的唤醒事件应该使硬件不维护STPCLK#信号到处理器。
9.1.1.2 S1睡眠状态实施(例2)
当SLP_TYPx被编程为S1值并且SLP_Enx位随后被设置时，硬件将通过以下行动来实施S1状态
1.将处理器放入停止同意状态。
2.停止处理器的输入时钟，将处理器放入停止时钟状态。
3.将系统存储器放入自我更新或暂停更新状态。由存储器本身或通过在睡眠状态时期不被停止的其他某个参考时钟来维持更新。
4.停止所有的系统时钟(维护备用信号到系统PLL芯片)。通常，RTC将继续运行。
在这种情况下，系统中的所有时钟已经被停止(除了RTC的时钟以外)。当发生任何激活的唤醒事件时，硬件必须保存处理(重新启动系统时钟)。
9.1.2 S2睡眠状态
S2睡眠状态被定义为低唤醒等待时间睡眠状态。除了失去CPU和系统高速缓冲存储器环境(OS负责维持高速缓冲存储器和CPU环境)以外，该状态类似于S1睡眠状态。此外，在唤醒事件之后，控制从处理器的重置矢量开始。在设置SLP EN位之前，ACPI驱动器将刷新系统高速缓冲存储器。如果平台支持WBINVD指令(如FACP表格中的WBINVD和WBINVD_FLUSH标记所指出的)，则OS将执行WBINVD指令。如果平台不支持WBINVD指令以便刷新高速缓冲存储器，那么，ACPI驱动器将尝试使用FACP表格中的FLUSH_SIZE和FLUSH_STRIDE字段来手工刷新高速缓冲存储器。硬件负责维持芯片集和存储器环境。以下是S2睡眠状态实施的一个例子。
9.1.2.1 S2睡眠状态实施例子
当SLP-TYPx被编程为S2值(在\_S2对象中)并且然后设置SLP_EN位时，硬件将通过以下行动来实施S2状态
-停止系统时钟(唯一运行的时钟是RTC)。
-将系统存储器放入自我或暂停更新状态。
-切断CPU和高速缓冲存储器子系统的电源。
在这种情况下，当检测唤醒事件时，重置CPU，但是，核心逻辑和存储器维持它们的环境。执行控制从CPU的引导矢量开始。要求BIOS
-编程CPU的初始引导配置(例如，CPU的MSR和MTRR寄存器)。
-将高速缓冲存储器控制器初始化为其初始的引导尺寸和配置。
-使存储器控制器能够接受存储器存取。
-调用醒着的矢量。

Claims (30)

1.一种在包括处理器、第一存储器、第一存储器控制器和第二存储器的系统中用于在唤醒状态与睡眠状态之间转换的方法，其特征在于，包括
检测从睡眠状态转换为唤醒状态的触发，
响应于该检测来初始化第一存储器控制器，所述初始化包括执行第二存储器中的软件，以及
在初始化之后执行第一存储器中的软件。
2.如权利要求1所述的方法，其特征在于，还包括
在被存储在第一存储器中的软件控制下，为从唤醒状态转换为睡眠状态做准备，以及
转换为睡眠状态。
3.如权利要求2所述的方法，其特征在于，
所述被存储在第一存储器中的软件包括操作系统软件。
4.如权利要求2所述的方法，其特征在于，
所述第一存储器包括RDRAM。
5.如权利要求4所述的方法，其特征在于，
所述第一存储器控制器驻留在与处理器相同的芯片中。
6.如权利要求5所述的方法，其特征在于，
所述第二存储器中的软件包括BIOS软件。
7.如权利要求5所述的方法，其特征在于，
所述第二存储器中的软件包括不可由操作系统进行存取的软件。
8.如权利要求5所述的方法，其特征在于，
所述第二存储器中的软件包括系统管理模式软件。
9.如权利要求1所述的方法，其特征在于，
所述处理器和存储器控制器具有用于接收各自的时钟信号的输入，所述方法还包括防止在检测之前接收各自的时钟信号。
10.如权利要求2所述的方法，其特征在于，
所述准备包括
将处理器配置成响应于来自操作系统的一个睡眠触发信号而执行被存储在第二个存储器中的软件，
从操作系统接收第一睡眠触发信号，
响应于该接收来执行被存储在第二存储器中的软件，
将处理器重新配置成响应于睡眠触发信号而转换为睡眠状态，以及，
接收第二睡眠触发信号。
11.如权利要求10所述的方法，其特征在于，
所述被存储在第二存储器中的软件包括系统管理模式软件，所述方法还包括响应于对第一睡眠触发的接收而生成一个系统管理中断。
12.如权利要求10所述的方法，其特征在于，
所述初始化根据在转换为睡眠状态之前所执行的最后指令后面的指令来执行被存储在第二存储器中的软件。
13.如权利要求2所述的方法，其特征在于，
所述转换使处理器转入S1状态。
14.如权利要求2所述的方法，其特征在于，
所述转换使处理器转入S2状态。
15.如权利要求2所述的方法，其特征在于，
所述准备包括刷新高速缓冲存储器。
16.如权利要求2所述的方法，其特征在于，还包括
在初始化之前重置处理器。
17.一种在包括处理器、第一存储器、第一存储器控制器和第二存储器的一种系统中用于在唤醒状态与睡眠状态之间转换的方法，其中，所述处理器和存储器控制器具有用于接收各自的时钟信号的输入，所述第一存储器存储操作系统软件，其特征在于，包括
在操作系统软件的控制下，为从唤醒状态转变为睡眠状态做准备，所述准备包括将地址空间映射配置成在检测之后指向第二存储器，
防止对各自的时钟信号的接收，
转换为睡眠状态，
检测从睡眠状态转换为唤醒状态的触发，
响应于该检测来初始化第一个存储器控制器，初始化包括执行第二个存储器中的BIOS软件，
在初始化之后，执行操作系统软件。
18.如权利要求17所述的方法，其特征在于，还包括
将一个BIOS恢复地址存储在第一存储器中，以及
在使用被存储在第一存储器中的恢复地址进行初始化之后，将控制从BIOS转移到操作系统。
19.如权利要求18所述的方法，其特征在于，还包括
在检测之前切断对第一存储器控制器的供电。
20.一种系统，其特征在于，包括
具有唤醒状态和睡眠状态的处理器，
第一存储器，
第一存储器控制器，
第二存储器，以及
被存储在第二存储器中的软件，所述软件响应于用信号通知从睡眠状态转换为唤醒状态的触发信号来执行对第一存储器控制器的初始化。
21.如权利要求20所述的系统，其特征在于，
所述第一存储器存储操作系统软件，
所述第二存储器是非易失性存储器，
所述第二存储器存储BIOS软件，以及，
所述操作系统软件被配置成控制从唤醒状态到睡眠状态的转换。
22.如权利要求21所述的系统，其特征在于，
所述操作系统在从唤醒状态转换为睡眠状态之前，将一个BIOS恢复地址存储在第一存储器中，以及
在存储器控制器被初始化之后，BIOS将控制返回到使用被存储的BIOS恢复地址的操作系统。
23.如权利要求21所述的系统，其特征在于，
所述第一存储器包括RDRAM。
24.如权利要求21所述的系统，其特征在于，
所述第二存储器包括RAM。
25.如权利要求21所述的系统，其特征在于，还包括
系统管理模式软件，所述系统管理模式软件不可由操作系统进行存取，其中系统管理模式软件对第一存储器进行初始化。
26.如权利要求20所述的系统，其特征在于，
所述处理器、第一存储器和第一存储器控制器具有时钟输入，所述系统包括防止处理器、第一存储器和第一存储器控制器的内部计时的时钟禁止电路。
27.如权利要求20所述的系统，其特征在于，
所述处理器和第一存储器控制器驻留在一个共同的芯片内。
28.如权利要求20所述的系统，其特征在于，还包括
驻留在与所述处理器和第一存储器控制器相同的芯片中的高速缓冲存储器，其中操作系统被配置成在从唤醒状态转换为睡眠状态之前刷新高速缓冲存储器。
29.一种便携式计算机系统，其特征在于，包括
功率存储介质，
显示器，
处理器，
处理器时钟，
第一存储器，
第一存储器控制器，
第二存储器，
其中，所述系统包括唤醒状态和睡眠状态，
其中，所述处理器和第一存储器控制器在睡眠状态中不被计时，以及
其中，所述第二存储器中的软件响应于从睡眠状态到唤醒状态的转换来对第一个存储器控制器进行初始化。
30.如权利要求29所述的系统，其特征在于，还包括
使处理器、第一存储器控制器和第一存储器内部的功率流动不能进行的电路。
CNB008180555A 1999-11-05 2000-10-23 睡眠状态转换方法及系统 Expired - Fee Related CN100530043C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/434,973 1999-11-05
US09/434,973 US6571333B1 (en) 1999-11-05 1999-11-05 Initializing a memory controller by executing software in second memory to wakeup a system

Publications (2)

Publication Number Publication Date
CN1415085A true CN1415085A (zh) 2003-04-30
CN100530043C CN100530043C (zh) 2009-08-19

Family

ID=23726471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008180555A Expired - Fee Related CN100530043C (zh) 1999-11-05 2000-10-23 睡眠状态转换方法及系统

Country Status (10)

Country Link
US (3) US6571333B1 (zh)
EP (1) EP1228413B1 (zh)
JP (1) JP3701910B2 (zh)
CN (1) CN100530043C (zh)
AT (1) ATE510250T1 (zh)
AU (1) AU4609401A (zh)
HK (1) HK1052569B (zh)
SG (1) SG122817A1 (zh)
TW (1) TW498194B (zh)
WO (1) WO2001033322A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005045684A1 (fr) * 2003-10-23 2005-05-19 Nanjing E-Security Technology Company Dispositif et procede de traduction securisee de l'unite de calcul
CN101114189B (zh) * 2006-07-28 2010-05-26 佛山市顺德区顺达电脑厂有限公司 异步序列传输的系统唤醒方法
CN101772141A (zh) * 2008-12-30 2010-07-07 英特尔公司 降功率状态网络处理
CN101105711B (zh) * 2006-07-13 2011-03-23 国际商业机器公司 用于在主处理器与副处理器间分配处理功能的系统和方法
CN102037428A (zh) * 2008-05-22 2011-04-27 Ati技术无限责任公司 具有用于提供降低电源消耗的睡眠状态的次要存储器控制器的集成电路及方法
CN102592066A (zh) * 2011-01-14 2012-07-18 金鹏科技有限公司 一种适配于智能设备的指纹密码设备及其处理方法
CN104412224A (zh) * 2012-05-30 2015-03-11 先进微装置公司 在从低电力状态恢复时处理系统从易失性存储器的重新初始化
US9015501B2 (en) 2006-07-13 2015-04-21 International Business Machines Corporation Structure for asymmetrical performance multi-processors
CN105433904A (zh) * 2015-11-24 2016-03-30 小米科技有限责任公司 睡眠状态检测方法、装置及系统
CN105960633A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置、装置及电子设备
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance
CN107430424A (zh) * 2015-03-27 2017-12-01 英特尔公司 针对改进的混合睡眠功率管理的技术
CN108351781A (zh) * 2015-12-24 2018-07-31 英特尔公司 用于利用monitor和mwait架构的用户级线程同步的方法和设备
CN111124518A (zh) * 2019-12-24 2020-05-08 西安闻泰电子科技有限公司 一种系统睡眠控制电路及其控制方法

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW436685B (en) * 1999-06-14 2001-05-28 Via Tech Inc Computer system for accessing initialization dada and its method
US7325125B2 (en) * 1999-06-14 2008-01-29 Via Technologies, Inc. Computer system for accessing initialization data and method therefor
US6571333B1 (en) * 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US6886105B2 (en) * 2000-02-14 2005-04-26 Intel Corporation Method and apparatus for resuming memory operations from a low latency wake-up low power state
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
US7017056B1 (en) * 2000-07-31 2006-03-21 Hewlett-Packard Development Company, L.P. Method and apparatus for secure remote control of power-on state for computers
US6968219B2 (en) * 2001-08-15 2005-11-22 Qualcomm, Incorporated Method for reducing power consumption in bluetooth and CDMA modes of operation
US7020643B2 (en) * 2002-01-25 2006-03-28 Microsoft Corporation Method and system for clickpath funnel analysis
US6965763B2 (en) * 2002-02-11 2005-11-15 Motorola, Inc. Event coordination in an electronic device to reduce current drain
US7093115B2 (en) * 2002-12-19 2006-08-15 Intel Corporation Method and apparatus for detecting an interruption in memory initialization
JP3756882B2 (ja) * 2003-02-20 2006-03-15 株式会社東芝 情報処理装置及び情報処理方法
US8934597B2 (en) * 2003-03-12 2015-01-13 Infineon Technologies Ag Multiple delay locked loop integration system and method
US8749561B1 (en) 2003-03-14 2014-06-10 Nvidia Corporation Method and system for coordinated data execution using a primary graphics processor and a secondary graphics processor
TW591372B (en) * 2003-05-15 2004-06-11 High Tech Comp Corp Power control method of portable electronic device, portable electronic device and electronic system
DE10323861A1 (de) 2003-05-26 2004-12-30 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung, insbesondere zum Versetzen derselben in einen Stromsparmodus
US7363411B2 (en) * 2003-10-06 2008-04-22 Intel Corporation Efficient system management synchronization and memory allocation
US7493435B2 (en) * 2003-10-06 2009-02-17 Intel Corporation Optimization of SMI handling and initialization
US20050108585A1 (en) * 2003-11-19 2005-05-19 Yang Chiang H. Silent loading of executable code
US8385985B2 (en) * 2003-11-25 2013-02-26 Qualcomm Incorporated Method for reducing power consumption in a multi-mode device
US7340561B2 (en) * 2004-01-08 2008-03-04 Hewlett-Packard Development Company, L.P. Computer memory initialization
CN1332288C (zh) * 2004-01-09 2007-08-15 佛山市顺德区顺达电脑厂有限公司 电脑装置的中央处理器时脉速度实时调整方法
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
US20050278513A1 (en) * 2004-05-19 2005-12-15 Aris Aristodemou Systems and methods of dynamic branch prediction in a microprocessor
DE102004032237A1 (de) * 2004-07-02 2006-01-26 Infineon Technologies Ag Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
US7277990B2 (en) 2004-09-30 2007-10-02 Sanjeev Jain Method and apparatus providing efficient queue descriptor memory access
US20060067348A1 (en) * 2004-09-30 2006-03-30 Sanjeev Jain System and method for efficient memory access of queue control data structures
US7412596B2 (en) * 2004-10-16 2008-08-12 Lenovo (Singapore) Pte. Ltd. Method for preventing system wake up from a sleep state if a boot log returned during the system wake up cannot be authenticated
EP1653331B8 (en) 2004-10-29 2012-03-14 ST-Ericsson SA An apparatus and method for entering and exiting low power mode
US7418543B2 (en) 2004-12-21 2008-08-26 Intel Corporation Processor having content addressable memory with command ordering
US7555630B2 (en) * 2004-12-21 2009-06-30 Intel Corporation Method and apparatus to provide efficient communication between multi-threaded processing elements in a processor unit
US20060140203A1 (en) * 2004-12-28 2006-06-29 Sanjeev Jain System and method for packet queuing
US7467256B2 (en) * 2004-12-28 2008-12-16 Intel Corporation Processor having content addressable memory for block-based queue structures
US9384818B2 (en) 2005-04-21 2016-07-05 Violin Memory Memory power management
US7218566B1 (en) * 2005-04-28 2007-05-15 Network Applicance, Inc. Power management of memory via wake/sleep cycles
US8743019B1 (en) 2005-05-17 2014-06-03 Nvidia Corporation System and method for abstracting computer displays across a host-client network
US8839450B2 (en) 2007-08-02 2014-09-16 Intel Corporation Secure vault service for software components within an execution environment
US7953980B2 (en) 2005-06-30 2011-05-31 Intel Corporation Signed manifest for run-time verification of software program identity and integrity
US7519790B2 (en) * 2005-11-14 2009-04-14 Intel Corporation Method, apparatus and system for memory instructions in processors with embedded memory controllers
US7895309B2 (en) * 2006-01-11 2011-02-22 Microsoft Corporation Network event notification and delivery
JP2007249660A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 情報処理装置およびシステムステート制御方法
US8775704B2 (en) 2006-04-05 2014-07-08 Nvidia Corporation Method and system for communication between a secondary processor and an auxiliary display subsystem of a notebook
US9195428B2 (en) * 2006-04-05 2015-11-24 Nvidia Corporation Method and system for displaying data from auxiliary display subsystem of a notebook on a main display of the notebook
US7797555B2 (en) * 2006-05-12 2010-09-14 Intel Corporation Method and apparatus for managing power from a sequestered partition of a processing system
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
US7716504B2 (en) * 2006-07-13 2010-05-11 Dell Products L.P. System for retaining power management settings across sleep states
US20080072084A1 (en) * 2006-09-20 2008-03-20 Chao-Kuang Yang Method for Power Management
US7752474B2 (en) * 2006-09-22 2010-07-06 Apple Inc. L1 cache flush when processor is entering low power mode
TWI394369B (zh) * 2006-12-22 2013-04-21 Hon Hai Prec Ind Co Ltd 時序改善電路
US7822960B2 (en) * 2006-12-22 2010-10-26 Intel Corporation Platform management processor assisted resume
US9766672B2 (en) 2007-12-28 2017-09-19 Intel Corporation System for managing power provided to a processor or memory based on a measured memory consumption characteristic
US7971084B2 (en) 2007-12-28 2011-06-28 Intel Corporation Power management in electronic systems
US8736617B2 (en) 2008-08-04 2014-05-27 Nvidia Corporation Hybrid graphic display
US8799425B2 (en) * 2008-11-24 2014-08-05 Nvidia Corporation Configuring display properties of display units on remote systems
US20100138768A1 (en) * 2008-12-02 2010-06-03 Nvidia Corporation Simplifying Configuration Of Multiple Display Units For Common Use
WO2010077923A2 (en) * 2008-12-16 2010-07-08 The Regents Of The University Of Michigan Computer energy conservation with a scalable psu configuration
US8364601B2 (en) * 2008-12-31 2013-01-29 Intel Corporation Methods and systems to directly render an image and correlate corresponding user input in a secure memory domain
US9001071B2 (en) * 2009-02-23 2015-04-07 Novatek Microelectronics Corp. Energy-efficient touch panel device and related method
US9075559B2 (en) * 2009-02-27 2015-07-07 Nvidia Corporation Multiple graphics processing unit system and method
US9135675B2 (en) 2009-06-15 2015-09-15 Nvidia Corporation Multiple graphics processing unit display synchronization system and method
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC
US8766989B2 (en) * 2009-07-29 2014-07-01 Nvidia Corporation Method and system for dynamically adding and removing display modes coordinated across multiple graphics processing units
KR101596222B1 (ko) * 2009-08-25 2016-02-23 삼성전자주식회사 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
EP2299681B1 (en) * 2009-09-08 2019-05-15 HP Printing Korea Co., Ltd. Image forming apparatus and power control method thereof
US8780122B2 (en) 2009-09-16 2014-07-15 Nvidia Corporation Techniques for transferring graphics data from system memory to a discrete GPU
US9111325B2 (en) 2009-12-31 2015-08-18 Nvidia Corporation Shared buffer techniques for heterogeneous hybrid graphics
US8514611B2 (en) 2010-08-04 2013-08-20 Freescale Semiconductor, Inc. Memory with low voltage mode operation
US8806232B2 (en) * 2010-09-30 2014-08-12 Apple Inc. Systems and method for hardware dynamic cache power management via bridge and power manager
US8068373B1 (en) 2010-10-25 2011-11-29 Network Appliance, Inc. Power management of memory via wake/sleep cycles
TWI528162B (zh) 2011-01-26 2016-04-01 威盛電子股份有限公司 電腦系統及其作業系統切換方法
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
US8719609B2 (en) * 2011-10-12 2014-05-06 Apple Inc. Using latched events to manage sleep/wake sequences on computer systems
WO2013089685A1 (en) 2011-12-13 2013-06-20 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
US8230247B2 (en) * 2011-12-30 2012-07-24 Intel Corporation Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state
JP6007642B2 (ja) 2012-01-26 2016-10-12 株式会社リコー 情報処理装置、省電力制御方法、省電力制御プログラム
KR20150098649A (ko) 2012-12-22 2015-08-28 퀄컴 인코포레이티드 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소
JP6322891B2 (ja) * 2013-02-20 2018-05-16 日本電気株式会社 間欠動作に適した計算装置およびその動作方法
US9818379B2 (en) 2013-08-08 2017-11-14 Nvidia Corporation Pixel data transmission over multiple pixel interfaces
US9928110B2 (en) * 2014-03-31 2018-03-27 Cfph, Llc Resource allocation based on processor assignments
US9785447B2 (en) 2014-06-27 2017-10-10 Intel Corporation System standby emulation with fast resume
US10078356B2 (en) * 2015-08-20 2018-09-18 Intel Corporation Apparatus and method for saving and restoring data for power saving in a processor
US10360114B2 (en) * 2016-02-24 2019-07-23 Quanta Computer Inc. Hardware recovery systems
JP6859654B2 (ja) 2016-10-11 2021-04-14 株式会社リコー 機器、情報処理システム、情報処理方法及び情報処理プログラム
US20230418590A1 (en) * 2022-06-22 2023-12-28 Hewlett-Packard Development Company, L.P. Instruction updates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924169A (en) * 1987-12-17 1990-05-08 Dana Corporation Current regulator for a battery re-charging circuit
US5499384A (en) * 1992-12-31 1996-03-12 Seiko Epson Corporation Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device
US5608884A (en) * 1995-05-17 1997-03-04 Dell Usa, L.P. Commonly housed multiple processor type computing system and method of manufacturing the same
US5764999A (en) * 1995-10-10 1998-06-09 Cyrix Corporation Enhanced system management mode with nesting
US5692202A (en) * 1995-12-29 1997-11-25 Intel Corporation System, apparatus, and method for managing power in a computer system
US5657445A (en) * 1996-01-26 1997-08-12 Dell Usa, L.P. Apparatus and method for limiting access to mass storage devices in a computer system
JP3798476B2 (ja) 1996-08-30 2006-07-19 株式会社東芝 コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法
US5983353A (en) * 1997-01-21 1999-11-09 Dell Usa, L.P. System and method for activating a deactivated device by standardized messaging in a network
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US5919264A (en) * 1997-03-03 1999-07-06 Microsoft Corporation System and method for using data structures to share a plurality of power resources among a plurality of devices
US6125449A (en) * 1997-06-30 2000-09-26 Compaq Computer Corporation Controlling power states of a computer
US5958058A (en) * 1997-07-18 1999-09-28 Micron Electronics, Inc. User-selectable power management interface with application threshold warnings
WO1999019874A1 (en) 1997-10-10 1999-04-22 Rambus Incorporated Power control system for synchronous memory device
US6078290A (en) * 1998-01-06 2000-06-20 Trimble Navigation Limited User-controlled GPS receiver
US6122748A (en) * 1998-03-31 2000-09-19 Compaq Computer Corporation Control of computer system wake/sleep transitions
US6378056B2 (en) * 1998-11-03 2002-04-23 Intel Corporation Method and apparatus for configuring a memory device and a memory channel using configuration space registers
US6308285B1 (en) * 1999-02-17 2001-10-23 Compaq Computer Corporation Warm processor swap in a multiprocessor personal computer system
US6393573B1 (en) * 1999-07-14 2002-05-21 Visteon Global Technologies, Inc. Power management for automotive multimedia system
US6571333B1 (en) * 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005045684A1 (fr) * 2003-10-23 2005-05-19 Nanjing E-Security Technology Company Dispositif et procede de traduction securisee de l'unite de calcul
US8806228B2 (en) 2006-07-13 2014-08-12 International Business Machines Corporation Systems and methods for asymmetrical performance multi-processors
US9015501B2 (en) 2006-07-13 2015-04-21 International Business Machines Corporation Structure for asymmetrical performance multi-processors
CN101105711B (zh) * 2006-07-13 2011-03-23 国际商业机器公司 用于在主处理器与副处理器间分配处理功能的系统和方法
CN101114189B (zh) * 2006-07-28 2010-05-26 佛山市顺德区顺达电脑厂有限公司 异步序列传输的系统唤醒方法
CN102037428A (zh) * 2008-05-22 2011-04-27 Ati技术无限责任公司 具有用于提供降低电源消耗的睡眠状态的次要存储器控制器的集成电路及方法
CN101772141A (zh) * 2008-12-30 2010-07-07 英特尔公司 降功率状态网络处理
US8498229B2 (en) 2008-12-30 2013-07-30 Intel Corporation Reduced power state network processing
CN101772141B (zh) * 2008-12-30 2014-07-16 英特尔公司 用于降功率状态网络处理的方法和计算设备
US9223392B2 (en) 2008-12-30 2015-12-29 Intel Corporation Reduced power state network processing
CN102592066A (zh) * 2011-01-14 2012-07-18 金鹏科技有限公司 一种适配于智能设备的指纹密码设备及其处理方法
CN104412224A (zh) * 2012-05-30 2015-03-11 先进微装置公司 在从低电力状态恢复时处理系统从易失性存储器的重新初始化
CN104412224B (zh) * 2012-05-30 2018-01-09 先进微装置公司 在从低电力状态恢复时处理系统从易失性存储器的重新初始化
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance
CN105960633B (zh) * 2014-02-07 2020-06-19 株式会社半导体能源研究所 半导体装置、装置及电子设备
CN105960633A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置、装置及电子设备
CN107430424A (zh) * 2015-03-27 2017-12-01 英特尔公司 针对改进的混合睡眠功率管理的技术
CN107430424B (zh) * 2015-03-27 2021-04-06 英特尔公司 针对改进的混合睡眠功率管理的技术
CN105433904A (zh) * 2015-11-24 2016-03-30 小米科技有限责任公司 睡眠状态检测方法、装置及系统
US10610152B2 (en) 2015-11-24 2020-04-07 Xiaomi Inc. Sleep state detection method, apparatus and system
CN108351781A (zh) * 2015-12-24 2018-07-31 英特尔公司 用于利用monitor和mwait架构的用户级线程同步的方法和设备
CN108351781B (zh) * 2015-12-24 2024-01-23 英特尔公司 用于线程同步的方法和设备
CN111124518A (zh) * 2019-12-24 2020-05-08 西安闻泰电子科技有限公司 一种系统睡眠控制电路及其控制方法
CN111124518B (zh) * 2019-12-24 2024-01-30 西安闻泰电子科技有限公司 一种系统睡眠控制电路及其控制方法

Also Published As

Publication number Publication date
CN100530043C (zh) 2009-08-19
US20040225907A1 (en) 2004-11-11
US6571333B1 (en) 2003-05-27
ATE510250T1 (de) 2011-06-15
US6782472B2 (en) 2004-08-24
JP3701910B2 (ja) 2005-10-05
EP1228413A2 (en) 2002-08-07
JP2003519830A (ja) 2003-06-24
WO2001033322A3 (en) 2002-06-06
AU4609401A (en) 2001-05-14
US20030172313A1 (en) 2003-09-11
SG122817A1 (en) 2006-06-29
TW498194B (en) 2002-08-11
EP1228413B1 (en) 2011-05-18
HK1052569A1 (en) 2003-09-19
WO2001033322A2 (en) 2001-05-10
HK1052569B (zh) 2010-04-23

Similar Documents

Publication Publication Date Title
CN1415085A (zh) 睡眠状态转换
CN1191512C (zh) 动态改变控制存储器的功耗水平的池的尺寸的方法和设备
US7197652B2 (en) Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring
US6446213B1 (en) Software-based sleep control of operating system directed power management system with minimum advanced configuration power interface (ACPI)-implementing hardware
CN102566739B (zh) 多核处理器系统及其动态电源管理方法与控制装置
US7610497B2 (en) Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
US20030159076A1 (en) Keyboard controller providing power management for a portable computer system
US20090292934A1 (en) Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
CN1624628A (zh) 包括器件使用评估和功率状态控制的功率管理方法和系统
JPH06502510A (ja) 電源が限られているコンピュータにおける低速メモリ・リフレッシュ
US20120317571A1 (en) Super operating system for a heterogeneous computer system
EP2972826B1 (en) Multi-core binary translation task processing
US7650472B2 (en) Method for reducing memory power consumption
CN102768571A (zh) 基于pcm的数据中心的节能方法
CN1595375A (zh) 计算机数据保护方法及装置
US7634672B2 (en) Power saving method of central processing unit
US7272731B2 (en) Information handling system having reduced power consumption
CN106020424B (zh) 有功率效率的处理器体系结构
US20230086149A1 (en) Reducing memory power usage in far memory
CN1624626A (zh) 动态管理装置电源的结构及其方法
CN1773454A (zh) 电脑系统的唤醒及快捷启始应用程序的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1052569

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20151023

EXPY Termination of patent right or utility model